CN100559576C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100559576C
CN100559576C CNB2007101668890A CN200710166889A CN100559576C CN 100559576 C CN100559576 C CN 100559576C CN B2007101668890 A CNB2007101668890 A CN B2007101668890A CN 200710166889 A CN200710166889 A CN 200710166889A CN 100559576 C CN100559576 C CN 100559576C
Authority
CN
China
Prior art keywords
electrode layer
wiring
layer
semiconductor device
top wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101668890A
Other languages
English (en)
Other versions
CN101170091A (zh
Inventor
葛原刚
小邑笃
坚田满孝
成濑孝好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101170091A publication Critical patent/CN101170091A/zh
Application granted granted Critical
Publication of CN100559576C publication Critical patent/CN100559576C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体器件，包括衬底(2)、形成在衬底(2)中的元件(10、20、30)、形成在衬底(2)上的层间电介质膜(51、54、57、60)、布线层(52、55、58)和电极焊盘(62)。使布线层(52，55，58)形成为多层，并通过层间电介质膜(51、54、57、60)使其电连接到所述元件(10、20、30)。将电极焊盘(62)电耦合到布线层(52、55、58)的顶部布线层(58)。将顶部布线层(58)配置为兼作设置在电极焊盘(62)之下的电极层的顶部布线-电极层(58)。将顶部布线-电极层(58)的电极层设置在半导体元件(10、20、30)的正上方。使电极焊盘(62)和电极层形成为多层，以形成焊盘结构。

Description

半导体器件
技术领域
本发明涉及半导体器件、半导体器件的布线和形成布线的方法。
背景技术
已经提出的引线键合技术允许在半导体元件形成在电极焊盘下方的情况下将引线键合在半导体器件的电极焊盘上。在对应于JP-A-2003-518739的US 6261939中，将位于电极焊盘之下的布线层和层间电介质层的厚度提高到在1微米(μm)到2μm之间。在JP-A-H8-236706中，在电极焊盘下面布线层是多层的。由此，防止了层内裂纹以及半导体元件中的断裂。在对应于JP-3432284的US5502337中，在电极焊盘周围形成通路孔，但在电极焊盘的下方不形成通路孔。在对应于JP-A-2006-5325的US 2005/0258484A1中，使铜(Cu)电极焊盘暴露于绝缘膜或钝化膜，并且铜电极焊盘的表面涂覆有铝(Al)膜。因此，铜电极焊盘具有大厚度。在保护铜电极焊盘不受腐蚀损害的同时，铝膜还有助于减小传递到下层的键合冲击力。
然而，在US 6261939和JP-A-H8-236706的结构中，能否防止层内裂纹以及半导体元件中的断裂取决于各层的图案。并且已经证实并非总是能够防止层内裂纹以及半导体元件中的断裂。在US5502337的结构中，由于在电极焊盘的周围形成通路孔，因此必须相应地延伸功率元件(即半导体开关元件)的漏极和源极布线。结果，增大了布线的有效长度，并相应地增大布线电阻和布线的寄生电感。尤其，布线的布线电阻很可能变大，因为布线在最下层变得非常薄。
在US 2005/0258484A1的结构中，需要额外的工艺以形成涂覆有铝膜的铜电极焊盘。结果，相应地增加了制造步骤和成本。此外，由于铜电极焊盘朝向其顶部变窄，因此铜电极焊盘的顶部在引线键合过程中发生振动。因此，由于振动而使铜电极与半导体器件的附着力下降。振动可能引起层间电介质膜内的裂纹。此外，铜电极焊盘上的铝膜在引线键合过程中发生塑性变形，并且脱离铜电极焊盘的顶部。结果，铝膜被减薄，并且无法适当降低键合冲击力。
一种减少键合冲击力向下层传递的方法是提高上部布线层的厚度。最近，通常通过双镶嵌工艺(dual-damascene process)形成半导体器件的多层布线。在例如JP-3403058公开的双镶嵌工艺中，在形成在半导体衬底上的绝缘膜中形成布线沟槽和通孔沟槽。将诸如铜(Cu)的布线材料填充在布线沟槽和通孔沟槽中，从而将上部布线层通过通孔连接至下部布线层。因此，在同一步骤中形成上部布线层和通孔，从而可以减少形成布线所需的时间。
图21A-21C示出形成半导体器件的布线的常规方法。首先，如图21A所示，在其上形成下部布线层211的半导体衬底210上形成绝缘膜212。然后，通过光刻工艺形成用于通孔沟槽213的第一光刻胶图案。然后，通过采用光刻胶图案作为掩模将绝缘膜212蚀刻至预定深度。由此，形成通孔沟槽213。
然后，如图21B所示，通过采用第二光刻胶图案作为掩模蚀刻绝缘膜212，直到暴露下部布线层211为止。对应于第一光刻胶图案修整第二光刻胶图案的形状，使其宽度大于第一光刻胶图案的宽度。由此，形成布线光刻胶215，并使通孔沟槽213到达下部布线层211。
然后，如图21C所示，在通孔沟槽213和布线沟槽215中形成阻挡层216和籽晶层217。然后，将布线材料填充在通孔沟槽213和布线沟槽215中。阻挡层和籽晶层216、217防止布线材料扩散到绝缘膜212中。在填充之后，例如通过化学机械抛光(CMP)工艺去除过量的布线材料。由此，形成通孔218和上部布线层219。例如，通孔218具有1μm的厚度，上部布线层219具有1μm的厚度。
在包括互补金属氧化物半导体(CMOS)、双极型晶体管和功率元件(即，半导体开关元件)的组合集成电路(IC)中，需要增加上部布线层219的厚度，以吸收键合冲击力，提高散热，或者承受功率元件的增大的电流。
为了增加上部布线层219的厚度，必须相应地增加绝缘膜212的厚度。然而，当通过采用图21A-21C所示的常规方法形成具有厚度增加的绝缘膜212时，绝缘膜212的厚度有可能是不均匀的。
此外，由于相应地提高了绝缘膜212的蚀刻量，因此布线沟槽215的深度有可能是不均匀的。因此，要对绝缘膜212进行过蚀刻，以确保通孔沟槽213到达下部布线层211。如果对绝缘膜212进行过度地过蚀刻，则通孔沟槽213的深度将变得非常小，从而使通孔218变得非常薄。结果，下部布线层211和上部布线层219之间的距离变得非常小，从而有可能由于泄漏电流的增大而发生短路。
发明内容
考虑到上述问题，本发明的目的是提供一种半导体器件，其中适当地吸收键合冲击力，从而防止下层内的裂纹、以及位于半导体器件的键合部分之下的半导体元件中的断裂。
一种半导体器件包括半导体衬底、半导体元件、层间电介质膜、多个布线层和电极焊盘。在半导体衬底中形成半导体元件。将层间电介质膜设置在半导体衬底上。使多个布线层形成为多层，并将其通过层间电介质膜电耦合到半导体元件。将电极焊盘电耦合到所述多个布线层中的顶部布线层。将电极焊盘配置为键合到金属构件，用于将半导体元件电耦合到外部器件。
将顶部布线层配置为兼作设置在电极焊盘之下的电极层的顶部布线-电极层。利用具有第一杨氏模量值的第一材料形成顶部布线-电极层。利用具有小于第一杨氏模量值的第二杨氏模量值的第二材料形成电极焊盘。将顶部布线-电极层的电极层设置在半导体元件的正上方。使电极焊盘和电极层形成为多层，以形成焊盘结构。层间电介质膜包括绝缘膜，其包围顶部布线-电极层，以覆盖顶部布线-电极层的侧壁。
本发明的另一目的是提供半导体器件的布线。
本发明的另一目的是提供一种形成半导体器件的布线的方法。
附图说明
通过以下参考附图进行的详细说明，本发明的上述和其它目的、特征和优点将变得更加明显。在附图中：
图1是根据本发明第一实施例的半导体器件的截面图；
图2A是示出图1的半导体元件的键合引线与键合焊盘之间的位置关系的顶视图，图2B是图2A的截面图；
图3是示出在通过构图技术形成顶部布线-电极层时半导体器件的键合部分的截面图；
图4是示出在以各种方式形成顶部布线-电极层时半导体器件中的裂纹发生率的曲线的示图；
图5A-5C是示出在使铜布线暴露于水时所观察到的现象的示意图；
图6是示出半导体器件的寿命、工作温度和工作电压之间的关系的曲线的示图；
图7是示出半导体器件中的裂纹发生率和半导体器件的顶部布线-电极层的厚度之间的关系的曲线的示图；
图8是示出裂纹发生率和键合焊盘的厚度之间的关系的曲线的示图；
图9A是示出顶部布线-电极层的外边缘与键合引线和键合焊盘之间的接触面之间的距离和剪切应力之间的关系的曲线的示图，图9B是示出顶部布线-电极层的外边缘和所述接触面之间的距离的截面图；
图10是示出裂纹发生率和顶部布线-电极层的材料的杨氏模量值之间的关系的曲线的示图；
图11是示出裂纹发生率和键合焊盘的材料的杨氏模量值之间的关系的曲线的示图；
图12是示出材料和杨氏模量值之间的关系的表格；
图13是示出根据本发明第二实施例的半导体器件的顶部布线-电极层的布图的顶视图；
图14A是示出根据一种修改方案的半导体器件的键合部分的截面图，图14B是示出根据另一种修改方案的半导体器件的键合部分的截面图；
图15是示出根据另一种修改方案的半导体器件的键合部分的截面图；
图16A是示出根据本发明第三实施例的布线形成方法的第一层间电介质膜的形成过程的截面图，图16B是示出所述布线形成方法的通孔沟槽形成过程的截面图；
图17A是示出所述布线形成方法的第二层间电介质膜的形成过程的截面图；图17B、17C是示出所述布线形成方法的布线沟槽的形成过程的截面图；
图18是示出所述布线形成方法的布线成形过程的截面图；
图19A、19B是示出根据对第三实施例的修改的布线形成方法的截面图；
图20是示出根据对第三实施例的另一修改的布线形成方法的截面图；以及
图21A-21C是示出常规布线形成方法的截面图。
具体实施方式
参考图1，根据本发明第一实施例的半导体器件1包括集成到一起以形成集成电路的横向扩散金属氧化物半导体(LDMOS)10、互补金属氧化物半导体(CMOS)20和双极型晶体管30。半导体器件1是通过采用绝缘体上硅(SOI)衬底2形成的。
SOI衬底2具有这样的结构，即，通过绝缘体层4在硅衬底3的表面上设置作为有源层的硅层5。硅衬底3用作支持衬底，绝缘体层4例如可以是氧化硅膜。硅层5包括N+型层6和形成到N+层6的表面部分的n-型层7。在硅层5的第一、第二和第三区域中形成LDMOS 10、CMOS 20和双极型晶体管30。通过填充有绝缘膜9的沟槽8使第一、第二和第三区域彼此隔离。因此，使LOMOS 10、CMOS 20和双极型晶体管30彼此电隔离。
LDMOS 10包括设置到硅层5的N-型层7的表面部分的N型漏极区11、P型沟道区12和N+型源极区13。将N+接触层14形成到N型漏极区11的表面部分。将P型接触层15形成到P型沟道区12的表面部分。通过硅的局部氧化(LOCOS)氧化物膜16使N型漏极区11和P型沟道区12彼此电隔离。将栅电极18通过栅极绝缘膜17设置在P型沟道区12上。
CMOS 20包括形成在N-型层7中的N型阱层21、形成到N型阱层21的表面部分的P型层22、形成到P型层22的表面部分的N+型源极区23和形成到P型层22的表面部分的N+型漏极区24。将栅电极26通过N+型源极区23和N+型漏极区24之间的栅极绝缘膜25设置在P型层22上。尽管图1仅示出了CMOS 20的N沟道MOSFET，但是还形成了CMOS 20的P沟道MOSFET。
双极型晶体管30包括N+型集电极区31、P型基极区32、N+型发射极层33和P+型接触层34。N+型集电极区31穿过N-型层7，并连接到N+型层6。将P型基极区32形成到N-型层7的表面部分。将N+型发射极层33和P+型接触层34中的每一个形成到P型基极区32的表面部分。
布线结构50形成在SOI衬底2的表面上，其中如上所述形成每一个元件。布线结构50依次包括形成在SOI的硅层5上的硼磷硅酸盐玻璃(BSPG)膜51、第一布线层52、设置在BSPG膜51的接触孔中的第一接触部分53、第一绝缘膜54、第二布线层55、设置在第一绝缘膜54的通路孔中的第二接触部分56、第二绝缘膜57、顶部布线-电极层58、设置在第二绝缘膜57的通路孔中的第三接触部分59、第三绝缘膜60、作为钝化膜的P-SiN膜61和键合焊盘62。将键合焊盘62通过形成到P-SiN膜61的开口电连接到顶部布线-电极层58。将键合引线70电连接到布线结构50的键合焊盘62。
第一和第二布线层52、55用作每一包括LDMOS 10、CMOS 20和双极型晶体管30的元件的电源线、地线和连接线。
第一接触部分53包括阻挡层金属53a和设置在阻挡层金属53a上的钨(W)插塞53b。例如，利用钛和氮化钛(Ti/TiN)或者钽和氮化钽(Ta/TaN)的层合膜形成阻挡层金属53a。将第一接触部分53通过形成到BPSG膜51的接触孔电连接到LDMOS 10、CMOS 20和双极型晶体管30中的每一个。
第一布线层52包括阻挡层金属52a和设置在阻挡层金属52a上的铜(Cu)层52b。利用Ti/TiN或Ta/TaN的层合膜形成阻挡层金属52a。第二布线层55包括阻挡层金属55a和设置在阻挡层金属55a上的Cu层55b。利用Ti/TiN或Ta/TaN的层合膜形成阻挡层金属55a。
将第一布线层52设置在形成于第一绝缘膜54的第一原硅酸四乙酯(TEOS)膜54a中的布线沟槽中。形成第一绝缘膜54的氮化硅膜54b和第二TEOS膜54c，以覆盖第一布线层52。氮化硅膜54b和第二TEOS膜54c在预定位置处具有开口，通过所述开口将第二接触部分56电连接到第一布线层52。
第二接触部分56包括阻挡层金属56a和设置在阻挡层金属56a上的Cu层56b。利用Ti/TiN或Ta/TaN的层合膜形成阻挡层金属56a。
将第二布线层55设置在形成于第二绝缘膜57的第一TEOS膜57中的布线沟槽中。形成第二绝缘膜57的氮化硅膜57b和第二TEOS膜57c，以覆盖第二布线层55。氮化硅膜57b和第二TEOS膜57c在预定位置处具有开口，通过所述开口将所述第三接触部分59电连接到第二布线层55。
第三接触部分59包括阻挡层金属59a和设置在阻挡层金属59a上的Cu层59b。利用Ti/TiN或Ta/TaN的层合膜形成阻挡层金属59a。
顶部布线-电极层58包括阻挡层金属58a和设置在阻挡层金属58a上的Cu层58b。利用Ti/TiN或Ta/TaN的层合膜形成阻挡层金属58a。顶部布线-电极层58兼作每一包括LDMOS 10、CMOS 20和双极型晶体管30的元件的顶层的布线层和电极层。将顶部布线-电极层58掩埋在第三绝缘膜60中，从而使顶部布线-电极层58的所有侧壁均被第三绝缘膜60所包围。将顶部布线-电极层58的顶表面和第三绝缘膜60的顶表面设置在基本相同的水平面上。因此，顶部布线-电极层58的顶表面相对于第三绝缘膜60的顶表面基本上是平的。顶部布线-电极层58的厚度大于第一线路层52和第二布线层55中的每一个的厚度。
如上所述，顶部布线-电极层58兼作顶部布线层和电极层。通过这种方法，可以将顶部布线层构造为具有大厚度，从而与分别构造顶部布线层和电极层的情况相比，能够减小布线电阻。此外，在同一制造过程中形成顶部布线层和电极层，从而而可以简化制造过程。
将顶部布线-电极层58的一部分电连接到所述元件的一部分。大电流流经所述元件的这一部分。在从图1的上侧观看时，顶部布线-电极层58在该部分具有较大的面积(即，体积)。具体地，将顶部布线-电极层58的一部分电连接到LDMOS 10的N型漏极区11和N+型源极区13。在从图1的上侧观看时，顶部布线-电极层58在该部分处具有较大的面积。
顶部布线-电极层58还用作位于键合焊盘62的下层上的下部电极层。因此，利用具有大于或等于1.0×104kg/mm2的大杨氏模量值的材料形成顶部布线-电极层58。在本实施例中，Cu层58b用作顶部布线-电极层58的基础材料。或者，可以利用铜合金、钛(Ti)、钨(W)、镍(Ni)、铬(Cr)、钯(Pd)、铂(Pt)、锰(Mn)、锌(Zn)、掺杂硅、掺杂多晶硅等形成顶部布线-电极层58。此外，必须考虑顶部布线-电极层的可加工性、电导率和热导率，因为顶部布线-电极层58兼作顶部布线层。此外，必须考虑顶部布线-电极层58和金(Au)之间的相互扩散系数，因为键合引线70是利用金(Au)形成的。具体地，当顶部布线-电极层58和金(Au)之间的相互扩散系数小时，可以防止键合引线70的金的扩散。因此，优选利用铜(Cu)或铜合金形成顶部布线-电极层58。在这种情况下，可以通过采用铜(Gu)镶嵌工艺来实现布线的微制造和布线电阻的降低。
顶部布线-电极层58在引线键合过程中受到冲击力。冲击力沿垂直方向和横向施加到顶部布线-电极层58。将顶部布线-电极层58掩埋和固定在具有硬度的第三绝缘膜60中。第三绝缘膜60有效地防止顶部布线-电极层因冲击力而发生变形。例如，当在典型的键合条件下执行引线键合时，可以通过将顶部布线-电极层58的厚度设为大于或等于0.3微米(μm)，优选设为0.7μm而适当地防止顶部布线-电极层58的变形。在典型的键合条件下，利用4N_Au(即99.99％Au)或1％Pd_Au形成键合引线70，键合引线70的直径处在30μm和38μm之间，键合力处在25克和125克之间，超声功率处在75和255之间，温度为230摄氏度。超声功率的值表示典型的引线键合机的设定值。所述设定值取决于引线键合机的类型，并在75和225之间变化。
利用TEOS膜形成第三绝缘膜60，并将其设置在第二绝缘膜57和第三接触部分59上。第三绝缘膜60的厚度等于顶部布线-电极层58的厚度。将顶部布线-电极层58设置在形成于第三绝缘膜60中的沟槽中。
P-SiN膜61对应于钝化膜，并且例如可以利用化学气相淀积(CVD)膜形成该P-SiN膜。P-SiN膜61覆盖第三绝缘膜60和顶部布线-电极层58。P-SiN膜61具有其中设置键合焊盘62的开口。代替P-SiN膜，可以采用具有防潮性和电绝缘性的膜作为钝化膜。
将键合焊盘62通过形成在P-SiN膜61中的开口电连接到顶部布线-电极层58。将包括LDMOS 10、CMOS 20和双极型晶体管30的每一元件通过键合到键合焊盘62的引线电连接到外部器件。
利用其杨氏模量值使得其在引线键合过程中因冲击力而发生塑性变形的材料形成键合焊盘62。具体地，利用杨氏模量值小于顶部布线-电极层58的杨氏模量值的材料形成键合焊盘62。例如，利用杨氏模量值小于或等于8.0×103kg/m2的材料形成键合焊盘62。在本实施例中，利用铝(Al)形成键合焊盘62。或者，可以利用金(Au)、银(Ag)、铅(Pb)、锡(Sn)等形成键合焊盘62。
使键合焊盘62发生塑性变形以吸收引线键合过程中的冲击力。设置键合焊盘62的厚度，以便在将键合引线70引线键合到键合焊盘62之后通过键合焊盘62使键合引线70与顶部布线-电极层58隔离。简而言之，设置键合焊盘62的厚度，以便使键合引线70在引线键合过程中不穿透键合焊盘62。通过这种方法，键合焊盘62能够吸收引线键合过程中的冲击力。例如，在典型的键合条件下，当键合焊盘62的厚度大于或等于0.5μm时，键合焊盘62能够适当吸收引线键合过程中的冲击力。当键合焊盘62的厚度大于或等于1μm时，键合焊盘62能够确实地吸收引线键合过程中的冲击力。
在本实施例中，利用键合焊盘62和顶部布线-电极层58的电极层部分形成焊盘结构。如果顶部布线-电极层58和键合焊盘62均利用具有大杨氏模量值的材料而形成，则引线键合过程中的冲击力将被直接传递到顶部布线-电极层58。结果，层间电介质膜产生裂纹，元件发生断裂。相反，如果顶部布线-电极层58和键合焊盘62均利用具有小杨氏模量值的材料而形成，则顶部布线-电极层58和键合焊盘62均会因引线键合过程中的冲击力而发生塑性变形。结果，层间电介质膜产生裂纹，元件发生断裂。为了防止层间电介质膜内的裂纹以及元件中的断裂，利用具有小杨氏模量值的材料形成作为上层的键合焊盘62，利用具有大杨氏模量值的材料形成作为下层的顶部布线-电极层58。
顶部布线-电极层58和键合焊盘62形成在形成了包括LDMOS10、CMOS 20和双极型晶体管30的每一元件的单元部分的正上方。因此，可以在无需使接触部分53、56、59和布线层57延伸到单元部分之外的情况下，将每一元件电连接到顶部布线-电极层58和键合焊盘62。通过这种方法，可以减小布线电阻和寄生电感。此外，半导体器件1能够具有布线图案的高设计灵活度。
例如，可以利用金(Au)引线形成键合引线70。例如，可以通过超声引线键合将键合引线70电连接到键合焊盘62。键合引线70在其末端具有键合球，并且在键合球处引线键合到键合焊盘62。图2A、2B示出键合引线70的键合球与顶部布线-电极层58和键合焊盘62之间的位置关系。如图2A所示，键合球与键合焊盘62引线键合到一起的接触面71的外边缘与Cu层58b的外边缘在横向上相隔距离L1、L2。接触面71的外边缘与Cu层59b的外边缘在横向上相隔距离L3、L4。在本实施例中，将顶部布线-电极层58的宽度设置成使距离L1和L2中的每一个大于或等于1μm。优选将顶部布线-电极层58的宽度设置成使距离L3和L4中的每一个大于或等于1μm。
在根据本实施例的半导体器件1中，将顶部布线-电极层58设置在形成了作为功率元件(即功率半导体开关元件)的LDMOS 10的单元部分的正上方。顶部布线-电极层58兼作顶部布线层和电极层。将顶部布线层电连接到单元部分中的元件。电极层构成焊盘结构的一部分。
由于顶部布线-电极层58兼作顶部布线层和电极层，因此可以减小功率元件中的布线电阻。此外，顶部布线-电极层58的布线层具有大体积，从而可以有效地散热。此外，降低了在引线键合过程中冲击力向下部布线层的传递，从而可以防止层间电介质膜内的裂纹以及元件中的断裂。此外，由于在同一制造过程中形成顶层的布线层和电极层，因此能够简化制造过程。
因此，即使当在单元部分的正上方使布线层和键合焊盘62电连接时，也可以在没有额外的制造工艺的情况下防止键合焊盘62和下部布线层内的裂纹以及元件中的断裂。此外，由于减小了布线的有效长度，因此可以减小半导体器件1中的布线电阻和寄生电感。
根据本实施例，将顶部布线-电极层58的顶表面和第三绝缘膜60的顶表面设置在基本相同的水平面上，从而通过顶表面形成基本平坦的表面。当通过构图技术形成顶部布线-电极层58时，顶部布线-电极层58可以具有如图3所示的不同水平部分。如果将键合焊盘62和键合引线70设置在所述不同水平部分上，由于应力而在所述不同水平部分的拐角58c处出现晶间裂纹。结果，键合引线70中的金(Au)和键合焊盘62中的铝(Al)的相互扩散层进入产生裂纹的拐角58c，并蔓延到下部布线层。在本实施例中，将顶部布线-电极层58的顶表面和第三绝缘膜60的顶表面设置在基本相同的水平面上。通过这种方法，可以确保顶部布线-电极层58的阻挡能力，从而顶部布线-电极层58可以防止金(Au)和铝(Al)的相互扩散层向下部布线层蔓延。
此外，根据本实施例，由于顶部布线-电极层58的侧壁被第三绝缘膜60包围，因此可以在引线键合过程中防止顶部布线-电极层58横移(sway)。因此，可以限制顶部布线-电极层58与基底金属的附着力的下降。此外，可以防止层间电介质膜内的裂纹。此外，还可以限制由减薄的键合焊盘62所引起的涂覆能力的下降。
图4示出在制造半导体器件之后使该半导体器件处在250摄氏度(℃)的温度下持续1870分钟时的该半导体器件内的裂纹发生率的曲线。第一条曲线情况1表示利用铝(Al)形成顶部布线-电极层58的情况。第二条曲线情况2表示通过溅射生长厚度为2μm的的铜(Cu)层且以顶部布线-电极层58具有不同水平部分的方式通过对铜(Cu)层进行蚀刻来形成顶部布线-电极层58的情况。第三条曲线情况3表示通过电镀形成厚度为2μm的的铜(Cu)层且以顶部布线-电极层58的顶表面基本上平齐(与本实施例类似)的方式形成顶部布线-电极层58的情况。从图4中可以看出，通过使顶部布线-电极层58的顶表面基本平齐可以降低裂纹发生率。因此，即使在高温条件下也可以确保顶部布线-电极层58的阻挡能力。
根据本实施例，作为钝化膜的P-SiN膜61覆盖了除设置键合焊盘62的部分以外的顶部布线-电极层58。通过这种方法获得了以下述效果。
图5A-5C是示出在使铜布线暴露于水时所观察到的现象的示意图。当在高温和高湿度条件下使用半导体器件1时，使顶部布线-电极层58中的铜(Cu)电离，从而可能产生水的电解，如图5A所示。结果，铜变为阳极，而具有不同电势的相邻布线变为阴极。然后，如图5B所示，形成反应层(即，树枝状晶体)80，并且其从阳极生长到阴极。结果，如图5C所示，顶部布线-电极层58连接到相邻布线，从而发生短路。相反，根据本实施例，由于作为钝化膜的P-SiN膜61覆盖了除设置键合焊盘62的部分以外的顶部布线-电极层58，因此可以防止反应层80的形成。此外，可以防止顶部布线-电极层58的表面的氧化，并且可以防止来自工厂的污水。
图6示出当利用作为钝化膜的P-SiN膜61覆盖顶部布线-电极层58时的半导体器件1的寿命、工作温度和工作电压之间的关系。将半导体器件1的寿命定义为半导体器件1正常工作的时间段。具体地，将半导体器件1的寿命定义为一段时间，在这段时间后反应层80生长到250μm，从而使顶部布线-电极层58通过反应层80与相邻布线短路。从图6中可以看出，可以通过利用钝化膜覆盖顶部布线-电极层58来提高半导体器件1的寿命。
根据本实施例，将顶部布线-电极层58的厚度设为大于或等于0.3μm，优选为0.7μm，更优选为1μm。基于下述试验结果确定顶部布线-电极层58的厚度。
图7示出当顶部布线-电极层58的厚度从0μm变化到5μm、第三接触部分59的厚度固定为1μm、且键合焊盘62的厚度固定为1μm时的半导体器件1中的裂纹发生率的曲线。从图7中可以看出，随着顶部布线-电极层58的厚度变大，顶部布线-电极层58的变形变小，从而可以降低裂纹发生率。当顶部布线-电极层58的厚度增加到0.3μm时，裂纹发生率降至0.5％以下。当顶部布线-电极层58的厚度增加到0.7μm以上时，裂纹发生率变为0％。当顶部布线-电极层58的厚度增加到1μm时，裂纹发生率确实变为0％。因此，在本实施例中，将顶部布线-电极层58的厚度设为大于或等于0.3μm，优选为0.7μm，更优选为1μm。
顶部布线-电极层58的厚度的上限取决于某些因素，例如对顶部布线-电极层58的涂覆工艺的时间压力。然而，从降低裂纹发生率的角度来看，对于顶部布线-电极层58的厚度不存在上限。根据实验结果，即使当顶部布线-电极层58的厚度增加到5μm时，裂纹发生率也确实变为0％。
在利用具有大杨氏模量值的材料(例如，铜或铜合金)形成位于顶部布线-电极层58的下层上的第三接触部分59时，可以将接触部分59的厚度考虑在内。简而言之，当将顶部布线-电极层58和接触部分59的总厚度设为等于或大于0.7μm时，裂纹发生率确实降为0％。在本实施例中，由于利用铜形成接触部分59(即，铜层59b)，因此与利用具有小杨氏模量值的材料形成接触部分59的情况相比，能够减小顶部布线-电极层58的厚度。
根据本实施例，将键合焊盘62的厚度设为大于或等于0.5μm，优选为1μm。基于下述试验结果确定键合焊盘62的厚度。
图8示出当键合焊盘62的厚度从0μm变化到3μm、顶部布线-电极层的厚度固定为2μm、且第三接触部分59的厚度固定为1μm时的半导体器件1中的裂纹发生率的曲线。从图8中可以看出，随着顶部键合焊盘62的厚度变大，提高了由键合焊盘62吸收的冲击力，从而可以降低裂纹发生率。当键合焊盘62的厚度增加到0.5μm时，裂纹发生频降至0.5％以下。当键合焊盘62的厚度增加到1μm时，裂纹发生率变为0％。因此，在本实施例中，将键合焊盘62的厚度设为大于或等于0.5μm，优选为1μm。
键合焊盘62的厚度的上限取决于某些因素，例如对键合焊盘62的涂覆工艺的时间压力以及对键合焊盘62的构图工艺的精确度压力。但是，从降低裂纹发生率的角度考虑，对于键合焊盘62的厚度不存在上限。根据实验结果，即使当键合焊盘62的厚度增加到3μm时，裂纹发生率也变为0％。
根据本实施例，如图1和图2所示，设置顶部布线-电极层58的Cu层58b的宽度，从而使键合引线70的键合球与键合焊盘62之间的接触面71的外边缘与Cu层58b的外边缘在横向上至少相隔1μm。基于下述分析结果确定Cu层58b的宽度。
图9A示出对键合引线70的键合球的外边缘处的剪切应力的分析的模拟结果。在所述剪切应力分析中，如图9B所示，将由铝(Al)形成的键合焊盘62设置在由铜(Cu)形成的顶部布线-电极层58上，并且将由金(Au)形成的键合引线70设置在键合焊盘62上。通过改变键合引线70的键合球的外边缘与顶部布线-电极层58的外边缘之间在横向上的距离来执行剪切应力分析。
如图9A所示，当距离为零时，剪切应力最大。随着距离的增大，剪切应力降低。具体地，当距离沿正向增大时，剪切应力最终降为零。相反，当距离沿负向增大时，剪切应力不会下降到某一值以下。例如，当假设在大于4.8×10-5(N/μm2)的剪切应力下产生裂纹时，可以通过将所述距离设为大于或等于正1μm来使剪切应力降至4.8×10-5(N/μm2)以下。因此，在本实施例中，设置顶部布线-电极层58的Cu层58b的宽度，从而使键合引线70的键合球与键合焊盘62之间的接触面71的外边缘与Cu层58b的外边缘在横向上至少相隔1μm。
根据本实施例，利用具有大于或等于1.0×104kg/mm2的大杨氏模量值的材料形成顶部布线-电极层58。基于下述试验结果确定顶部布线-电极层58的杨氏模量值。
图10示出当第三接触部分59的厚度固定为1μm、键合焊盘62的厚度固定为1μm、顶部布线-电极层58的厚度固定为2μm、且顶部布线-电极层58的材料在锡(Sn)、铝(Al)、钛(Ti)、铜(Cu)和钨(W)之间变化时的半导体器件1中的裂纹发生率的曲线。从图10中可以看出，当利用具有小杨氏模量值的锡(Sn)或者铝(Al)形成顶部布线-电极层58时，裂纹发生率高。相反，当利用杨氏模量值大于锡(Sn)和铝(Al)中的每一个的杨氏模量值的钛(Ti)、铜(Cu)或者钨(W)形成顶部布线-电极层58时，裂纹发生率基本为零。钛(Ti)具有1×104kg/mm2的杨氏模量值，并且钛(Ti)的杨氏模量值小于铜(Cu)和钨(W)中的每一个的杨氏模量值。因此，在本实施例中，利用杨氏模量值大于或等于1×104kg/mm2的材料形成顶部布线-电极层58。
根据本实施例，利用具有小于或等于8.0×103kg/mm2的小杨氏模量值的材料形成键合焊盘62。基于下述试验结果确定键合焊盘62的杨氏模量值。
图11示出当第三接触部分59的厚度固定为1μm、键合焊盘62的厚度固定为1μm、顶部布线-电极层58的厚度固定为2μm、且键合焊盘62的材料在锡(Sn)、铝(Al)、钛(Ti)、铜(Cu)和钨(W)之间变化时的半导体器件1中的裂纹发生率的曲线。从图11中可以看出，当利用具有较大杨氏模量值的钛(Ti)、铜(Cu)或者钨(W)形成键合焊盘62时，裂纹发生率高。相反，当利用具有小杨氏模量值的锡(Sn)或者铝(Al)形成键合焊盘62时，裂纹发生率基本为零。铝(Al)具有8.0×103kg/mm2的杨氏模量值，并且铝(Al)的杨氏模量值大于锡(Sn)的杨氏模量值。因此，在本实施例中，利用杨氏模量值小于或等于8.0×103kg/mm2的材料形成键合焊盘62。
从图10、11中可以看出，裂纹发生率取决于形成顶部布线-电极层58和键合焊盘62的材料的杨氏模量值。因此，可以利用除图10、11所示的材料以外的其他材料形成顶部布线-电极层58和键合焊盘62。例如，可以利用图12所示的材料形成顶部布线-电极层58和键合焊盘62。
如上所述，在根据本实施例的半导体器件1中，顶部布线-电极层58的所有侧壁均被第三绝缘膜60包围，从而将顶部布线-电极层58掩埋和固定在第三绝缘膜60中。因此，可以减小由引线键合过程中的冲击力导致的顶部布线-电极层58的变形。
利用杨氏模量值大于或等于1×104kg/mm2的材料形成顶部布线-电极层58。将顶部布线-电极层58的厚度设为大于或等于0.3μm，优选为0.7μm，更优选为1μm。通过这种方法，适当地防止顶部布线-电极层58的变形，从而可以防止位于顶部布线-电极层58之下的元件和层间电介质膜内的裂纹。
利用杨氏模量值小于或等于8.0×103kg/mm2的材料形成键合焊盘62。将键合焊盘62的厚度设为大于或等于0.5μm，优选为1μm。通过这种方法，键合焊盘62适当地吸收引线键合过程中的冲击力，从而可以防止元件和层间电介质膜内的裂纹。
以下将说明半导体器件1的制造方法。按照常规方式将LDMOS10、CMOS 20和双极型晶体管30形成到SOI衬底2。按照常规方式形成布线结构50的BSPG膜51、第一布线层52、第一接触部分53、第一绝缘膜54和第二接触部分56。
在形成第二接触部分56之后，形成第二绝缘膜57的第一TEOS膜57，使得第一TEOS膜57的厚度近似等于稍后形成的第二布线层55的厚度。然后，通过光蚀刻工艺将第二布线层55的沟槽形成到第一TEOS膜57的预定位置。然后，形成阻挡层金属55a和Cu层55b。然后，通过CMP抛光工艺将第二布线层55设置在第一TEOS膜57a的沟槽内，其中第一TEOS膜57a用作阻止层。然后，形成氮化硅膜57b以覆盖第一TEOS膜57a和第二布线层55的表面。
然后，形成第二TEOS膜57c，使得第二TEOS膜57c的厚度近似等于稍后形成的第三接触部分59的厚度。例如，形成第二TEOS膜57c，使得第二TEOS膜57c的厚度大约为1μm。然后，通过光蚀刻工艺将第三接触部分59的沟槽形成到第二TEOS膜57c和氮化硅膜57b的预定位置。然后，形成阻挡层金属59a和Cu层59b。然后，通过CMP抛光工艺将第三接触部分59设置在氮化硅膜57b和第二TEOS膜57c的沟槽内，其中第二TEOS膜57c用作阻止层。
然后，形成第三绝缘膜60，使得第三绝缘膜60的厚度近似等于稍后形成的顶部布线-电极层58的厚度。具体地，形成第三绝缘膜60，使得顶部布线-电极层58的厚度大于或等于0.5μm，优选为1μm。然后，通过光蚀刻工艺将顶部布线-电极层58的沟槽形成到第三绝缘膜60的预定位置。然后，形成阻挡层金属58a和Cu层58b，其具有大杨氏模量值。然后，通过CMP抛光工艺将顶部布线-电极层58设置在第三绝缘膜60的沟槽中，其中第三绝缘膜60用作阻止层。由此，顶部布线-电极层58具有大厚度，并且顶部布线-电极层58的所有侧壁均被第三绝缘膜60包围。此外，作为CMP抛光工艺的结果，顶部布线-电极层58的顶表面相对于第三绝缘膜60的顶表面变得平齐。
然后，在形成P-SiN膜61之后，将键合焊盘62的开口形成到P-SiN膜61的预定位置。然后，形成具有小杨氏模量值的金属材料，并通过构图工艺使其成形为键合焊盘62。然后，将键合引线70引线键合到键合焊盘62。由此，制造根据本实施例的半导体器件。
以下将参考图13对本发明的第二实施例进行说明。如图13所示，第二实施例是指在其中形成顶部布线-电极层58的层上存在自由空间90的情况。自由空间90是除其中形成LOMOS 10、由CMOS20和双极型晶体管30构成的逻辑电路以及用于电连接逻辑电路的每一部分的键合焊盘62的区域之外的区域。
将顶部布线-电极层58的虚拟图案91形成到自由空间90，将键合焊盘62形成在虚拟图案91上，从而使键合引线70通过键合焊盘62可连接到顶部布线-电极层58。只要容纳半导体器件1的封装的管脚数量被允许，那么就能够通过键合引线70连接管脚和虚拟图案91。
根据第二实施例，将顶部布线-电极层58的虚拟图案91形成到自由空间90。通过这种方法，可以提高热容量和散热面积，从而可以有效地释放热量。此外，当将虚拟图案91连接到键合引线70时，还通过键合引线70散热。由此，提高了散热效率。此外，可以通过将顶部布线-电极层58的虚拟图案91形成到自由空间90而容易并准确地使顶部布线-电极层58平坦化。
(修改)
可以通过各种方式修改上述第一和第二实施例。在上述实施例中，通过使用SOI衬底2形成半导体器件1。在SOI衬底2中，绝缘膜9降低了热导率。顶部布线-电极层58补偿了热导率的降低。或者，可以通过使用诸如单晶硅(single silicon)衬底的其它衬底形成半导体器件1。
在上述实施例中，半导体器件1包括LDMOS 10、CMOS 20和双极型晶体管30。或者，半导体器件1可以包括消耗大电流(例如，至少10安培)的功率元件。
在形成于半导体器件1中的LDMOS 10、CMOS 20和双极型晶体管30之外或替代它们，半导体器件1可以包括位于其上的无源元件。
在上述实施例中，与顶部布线-电极层58一样，利用具有大杨氏模量值的材料形成第三接触部分59。或者，与键合焊盘62一样，可以利用具有小杨氏模量值的材料形成第三接触部分59。
在上述实施例中，利用具有大杨氏模量值的材料形成顶部布线-电极层58。或者，可以利用具有小杨氏模量值的材料形成顶部布线-电极层58的侧壁(例如，阻挡层金属58a)。
在上述实施例中，将键合焊盘62电连接到键合引线70，从而可以通过键合引线70将半导体器件1电连接到外部器件。或者，可以将键合焊盘62电连接到金属凸起。
在上述实施例中，顶部布线-电极层58的顶表面相对于第三绝缘膜60的顶表面基本平齐。“基本平齐”的含义包括顶部布线-电极层58的顶表面从第三绝缘膜60略微凹陷或突出的情况，如图14A和14B所示。
在上述实施例中，在形成作为钝化膜的P-SiN膜61之后形成键合焊盘62，并且键合焊盘62部分位于比P-SiN膜61所在的层更高的层上。或者，可以在形成P-SiN膜61之前形成键合焊盘62。当在P-SiN膜61之前形成键合焊盘62时，可以通过P-SiN膜61覆盖键合焊盘62，如图15所示。如前所述，利用具有小杨氏模量值的材料形成键合焊盘62，并且可以通过键合冲击力使其塑性变形。通过利用P-SiN膜61覆盖键合焊盘62，可以通过P-SiN膜61防止由于键合冲击力而导致的键合焊盘62的横向移动。
以下将参考图16A-18对本发明的第三实施例进行说明。第三实施例是指形成具有大厚度的布线层的方法。例如，可以采用根据第三实施例的布线形成方法，以形成半导体器件1的顶部布线-电极层58。
(第一层间电介质膜形成工艺)
首先，制备衬底110。如图16A所示，预先在衬底110的表面110a上形成下部布线层111。衬底110为硅衬底、SOI衬底等。利用铜(Cu)、铝(Al)、钼(Mo)等形成下部布线层111。下部布线层111可以设有用于防止扩散的阻挡层(未示出)。
然后，在衬底110的表面110a上形成第一层间电介质膜112。第一层间电介质膜112具有足以在其中形成通孔沟槽113和布线沟槽115的第一厚度t1。第一层间电介质膜112优选为低k膜，以降低串扰。在本实施例中，第一层间电介质膜112是具有3.5μm的第一厚度t1的二氧化硅(SiO2)膜，并且其通过化学气相淀积(CVD)工艺而形成。或者，第一层间电介质膜112可以是低k膜，例如SiOC膜、FSG膜、PSG膜、BPSG膜、SOG膜等。
(通孔沟槽形成工艺)
然后，在第一层间电介质膜112的表面上淀积光刻胶。然后，通过光刻工艺形成对应于用于连接下部布线层111和上部布线层119的通孔沟槽113的第一光刻胶图案。
然后，如图16B所示，通过使用第一光刻胶图案作为掩模沿厚度方向对第一层间电介质膜112实施第一各向异性蚀刻工艺。由此，形成具有宽度w1(例如，1μm)的通孔沟槽113。例如，通过调整干法蚀刻工艺中的条件，例如气体组成、压力和输出，来执行第一各向异性蚀刻。将第一各向异性蚀刻工艺中的蚀刻量设为第一厚度t1，从而使通孔沟槽113到达下部布线层111。在这种情况下，下部布线层111可以用作为蚀刻阻止层。由此，通孔沟槽113具有等于第一层间电介质膜112的第一厚度t1的均匀深度，并且通孔沟槽113的底部变平。在形成通孔沟槽113之后，通过常规工艺去除第一光刻胶图案。
(第二层间电介质膜形成工艺)
然后，如图17A所示，将第二层间电介质膜114形成在第一层间电介质膜112上，其中形成通孔沟槽113。将第二层间电介质膜114的第二厚度t2设为等于或小于第一层间电介质膜112的第一厚度t1。例如，第二层间电介质膜114为二氧化硅(SiO2)膜，并且具有2.5μm的第二厚度t2。可以利用不同的材料形成第一和第二层间电介质膜112和114。
还在通孔沟槽113的底部淀积第二层间电介质膜114，一直淀积到等于第二厚度t2的深度。结果，通孔沟槽113沿深度方向升高了等于第二层间电介质膜114的第二厚度t2的距离。还在通孔沟槽113的内表面上淀积第二层间电介质膜114。结果，在通孔沟槽113的内表面上形成倾斜部分113a，从而使通孔沟槽113朝向底部变窄。
在本实施例中，由于分别形成第一和第二层间电介质膜，因此通孔沟槽113可以具有小的纵横比。由此，尽管通孔沟槽113具有窄宽度，但是通孔沟槽113能够容易地抵达下部布线层111。
(布线沟槽形成工艺)
然后，在第二层间电介质膜114的表面上淀积光刻胶。然后，通过光刻工艺形成对应于用于上部布线层119的布线沟槽115的第二光刻胶图案。对应于第一光刻胶图案使第二光刻胶图案成形，并且将第二光刻胶图案的宽度设为大于第一光刻胶图案的宽度。
然后，如图17B所示，通过使用第二光刻胶图案作为掩模沿厚度方向对第二层间电介质膜114实施第二各向异性蚀刻。由此，形成具有宽度w2(例如，1.5μm)的布线沟槽115。例如，通过调整干法蚀刻工艺中的条件，例如气体组成、压力和输出，来执行第二各向异性蚀刻。将第二各向异性蚀刻工艺中的蚀刻量设为大于第二厚度t2的第三厚度t3。例如，第三厚度t3为5μm。
在第二各向异性蚀刻的早期阶段，根据第二光刻胶图案形成布线沟槽115。因此，在保持其形状的同时，使通孔沟槽113沿深度方向下降。
然后，当通孔沟槽113的底部到达下部布线层111时，下部布线层111用作蚀刻阻止层。因此，随着第二各向异性蚀刻工艺的进行，布线沟槽115的深度增加。此外，随着布线沟槽115的深度的增加，通孔沟槽113的深度减小。如图17C所示，当通孔沟槽113的深度变得等于厚度t4时，就完成了第二各向异性蚀刻工艺。
由此，将具有1.5μm的宽度和5μm的深度的布线沟槽115形成到第一和第二层间电介质膜112、114。将具有倾斜部分113a的通孔沟槽113形成到位于布线沟槽115的中央的第一层间电介质膜112。由于倾斜部分113a，通孔沟槽113以如下方式朝向底部变窄：通孔沟槽113具有1μm的顶部宽度w1以及处于0.5μm和0.8μm之间的底部宽度w3。
通过将第二各向异性蚀刻工艺中的蚀刻量设为大于第二层间电介质膜114的第二厚度t2，可以使通孔沟槽113的底部确实到达下部布线层111。此外，通过这种方法，通孔沟槽113可以具有等于厚度t4的均匀深度。
在形成布线沟槽115之后，通过常规工艺去除第二光刻胶图案。
(布线形成工艺)
然后，通过利用诸如铜(Cu)的导电布线材料填充通孔沟槽113和布线沟槽115来形成布线。
首先，在通孔沟槽113和布线沟槽115的内壁上形成阻挡层116。阻挡层116防止布线材料扩散到第一和第二层间电介质膜112、114中。例如，阻挡层116是通过PVD工艺或CVD工艺形成的氮化钽(TaN)层或氮化钛(TiN)层。
然后，在阻挡层116的表面上形成籽晶层117。在填充布线材料时，籽晶层117用作电极。例如，通过铜溅射形成籽晶层117。
然后，通过电镀以布线材料填充通孔沟槽113和布线沟槽115。在填充之后，通过CMP工艺去除沟槽113、115之外的过量布线材料，从而可以使上部布线层119平坦化。或者，可以通过诸如回蚀工艺的其它工艺使上部布线层119平坦化。
由于通孔沟槽113具有倾斜部分113a，因此与通孔沟槽113没有倾斜部分的情况相比，可以容易地将阻挡层116和籽晶层117形成到通孔沟槽113。因此，很好地形成籽晶层117，从而可以确保以布线材料填充通孔沟槽113。可以形成具有所期望的形状的通孔118。
由此，在第一和第二层间电介质膜112、114中形成具有1.5μm的宽度和5μm的厚度的上部布线层119。在第一层间电介质膜112中形成具有1μm的顶部宽度以及处于0.5μm和0.8μm之间的底部宽度的通孔118。
在本实施例中，布线材料为铜(Cu)。或者，布线材料可以是铝(Al)。在这种情况下，通过回流工艺以布线材料(即，铝)填充通孔沟槽113和布线沟槽115。
如上所述，在第一层间电介质膜形成工艺中，在衬底110的表面110a上形成第一层间电介质膜112。然后，在通孔沟槽形成工艺中，对第一层间电介质膜112进行各向异性蚀刻直到暴露下部布线层111为止，由此形成通孔沟槽113。然后，在第二层间电介质膜形成工艺中，在第一层间电介质膜112和通孔沟槽113上形成第二层间电介质膜114。然后，在布线沟槽形成工艺中，通过对第一和第二层间电介质膜112、114进行各向异性蚀刻而将通孔沟槽113和布线沟槽115连接起来。将第二层间电介质膜形成工艺和布线沟槽形成工艺重复一定的次数。然后，在布线形成工艺中，以布线材料填充通孔沟槽113和布线沟槽115，从而形成通孔118和上部布线层119。
通孔沟槽形成工艺确保通孔沟槽113具有等于第一层间电介质膜112的厚度的厚度。因此，通过将布线沟槽形成工艺中的蚀刻量设为大于第二层间电介质膜114的厚度，可以使通孔沟槽113确实到达下部布线层13。
通过这种方法，可以在不进行过蚀刻的情况下使通孔118具有所期望的厚度(即，深度)。因此，可以使下部和上部布线层111和119之间的第一层间电介质膜112保持足够的厚度，从而防止由于泄漏电流的增大而导致的短路。
根据本实施例，通孔118可以具有所期望的厚度，并且还可以形成具有大厚度的上部布线层119。
在第二层间电介质膜形成工艺中，将第二层间电介质膜114的厚度设为小于或等于第一层间电介质膜112的厚度。因此，可以减小连接通孔沟槽113和布线沟槽115所需的蚀刻量，从而可以使通孔沟槽113的厚度均匀。
在布线沟槽形成工艺中，将第一和第二层间电介质膜112、114蚀刻至大于第二层间电介质膜114的厚度的深度。通过这种方法，通孔沟槽113可以确实到达下部布线层111。
通孔沟槽113具有倾斜部分113a，从而使通孔沟槽113的宽度朝向下部布线层111变窄。通过这种方法，可以将阻挡层116和籽晶层117一直形成到通孔沟槽113的底部。因此，能够以布线材料确实地填充通孔沟槽113，从而使通孔118能够具有与通孔沟槽113相同的形状。
可以通过各种方式修改上述第三实施例。在第三实施例中，在通孔沟槽形成工艺中下部布线层111用作阻止层。或者，可以在下部布线层111的表面上预先形成蚀刻阻止层。利用相对于第一层间电介质膜112具有大蚀刻选择性的材料形成蚀刻阻止层。例如，可以利用氮化硅(Si3N4)或碳化硅(SiC)形成蚀刻阻止层。在布线形成工艺之前通过蚀刻工艺去除蚀刻阻止层。
在重复一定次数的第二层间电介质膜形成工艺和布线沟槽形成工艺之后，执行布线形成工艺。通过这种方法，可以增加上部布线层119的厚度。
例如，如图19A、19B所示，在形成最下层上的第二层间电介质膜114a且形成一次布线沟槽115之后，使第二层间电介质膜114b-114e彼此叠置。例如，第二层间电介质膜114b-114e中的每一个具有2μm的厚度。每当叠置第二层间电介质膜114b-114e中的一个时，执行第二层间电介质膜形成工艺和布线沟槽形成工艺，以形成布线沟槽115。在这种情况下，布线沟槽115的宽度朝向下部布线层111变窄。然后，在叠置顶层上的第二层间电介质膜114e之后，执行布线形成工艺。在布线形成工艺中，以布线材料填充通孔沟槽113和布线沟槽115。由此，形成通孔118和上部布线层119。在这种情况下，上部布线层119具有13μm的大厚度。
在形成上部布线层119之后，通过执行从第一层间电介质膜形成工艺到布线形成工艺的一系列工艺，而在上部布线层119上形成新的通孔和新的上部布线层。通过这种方法，可以增加上部布线层119的厚度。
例如，如图20所示，在形成通孔118a和上部布线层119a之后，执行从第一层间电介质膜形成工艺到布线形成工艺的一系列工艺，从而在上部布线层119a上依次叠置新的通孔118b和新的上部布线层119b。由此，可以增加上部布线层的厚度。如图20所示，由于上部布线层119a比下部布线层111宽，因此通孔118b可以宽于通孔118a。同样地，上部布线层119b可以宽于上部布线层119a。
可以将这样的变化和修改理解为处于由所附权利要求书所限定的本发明的范围内。

Claims (22)

1、一种半导体器件，包括：
半导体衬底(2)；
形成在所述半导体衬底(2)中的半导体元件(10、20、30)；
设置在所述半导体衬底(2)上的层间电介质膜(51、54、57、60)；
多个布线层(52、55、58)，通过所述层间电介质膜使其彼此分开，并且通过所述层间电介质膜(51、54、57、60)将其电耦合到所述半导体元件(10、20、30)；以及
电耦合到所述多个布线层(52、55、58)中的顶部布线层(58)的键合焊盘(62)，将所述焊盘(62)配置为与金属构件(70)键合，用于将所述半导体元件(10、20、30)电耦合到外部器件，
其中对所述顶部布线层(58)进行配置使其成为顶部布线-电极层(58)，该顶部布线-电极层(58)兼作设置在所述键合焊盘(62)之下的电极层，
其中利用具有第一杨氏模量值的第一材料形成所述顶部布线-电极层(58)，
其中利用具有小于所述第一杨氏模量值的第二杨氏模量值的第二材料形成所述键合焊盘(62)；
其中将所述顶部布线-电极层(58)设置在所述半导体元件(10、20、30)的正上方，
其中使所述键合焊盘(62)和所述电极层形成为多层，以形成焊盘结构，并且
其中所述层间电介质膜(51、54、57、60)包括绝缘膜(60)，所述绝缘膜(60)包围所述顶部布线-电极层(58)，以覆盖所述顶部布线-电极层(58)的侧壁，
其中所述金属构件(70)为键合引线(70)，
其中设置所述键合焊盘(62)的厚度，从而在将所述键合引线(70)引线键合到所述键合焊盘(62)之后，使所述键合焊盘(62)保持置于所述键合引线(70)和所述顶部布线-电极层(58)之间，
其中使所述顶部布线-电极层(58)的外边缘与所述键合引线(70)和所述键合焊盘(62)之间的接触面(71)的外边缘在平行于所述接触面(71)的方向上至少相隔1μm。
2、根据权利要求1所述的半导体器件，
其中所述第一材料为铜或铜合金，
其中所述第二材料为铝或铝合金，并且
其中利用金形成所述金属构件(70)。
3、根据权利要求1所述的半导体器件，还包括：
设置在所述层间电介质膜(51、54、57、60)中的通孔中的接触构件(59)，其位于所述顶部布线-电极层(58)的正下方，以将所述顶部布线-电极层(58)耦合到所述多个布线层(52、55、58)中的底部布线层(55)。
4、根据权利要求3所述的半导体器件，
其中利用具有大于所述第二杨氏模量值的第三杨氏模量值的第三材料形成所述接触构件(59)，并且
其中所述接触构件(59)的外边缘与所述键合引线和所述键合焊盘(62)之间的接触面的外边缘在平行于所述接触面的方向上至少相隔1μm。
5、根据权利要求3所述的半导体器件，
其中利用具有大于所述第二杨氏模量值的第三杨氏模量值的第三材料形成所述接触构件(59)，并且
其中所述顶部布线-电极层(58)的厚度等于或大于0.3μm。
6、根据权利要求4所述的半导体器件，
其中所述顶部布线-电极层(58)和所述接触构件(59)的总厚度等于或大于0.7μm。
7、根据权利要求1所述的半导体器件，
其中所述顶部布线-电极层(58)的厚度等于或大于0.5μm。
8、根据权利要求7所述的半导体器件，
其中所述顶部布线-电极层(58)的厚度等于或大于1μm。
9、根据权利要求1所述的半导体器件，还包括：
钝化膜(61)，其覆盖所述顶部布线-电极层(58)的顶表面，并具有其中设置所述键合焊盘(62)的开口。
10、根据权利要求1所述的半导体器件，还包括：
钝化膜(61)，其覆盖所述顶部布线-电极层(58)的顶表面和所述键合焊盘(62)的周边部分。
11、根据权利要求9所述的半导体器件，
其中采用化学气相淀积来淀积所述钝化膜(61)。
12、根据权利要求1-11中任一项所述的半导体器件，
其中所述顶部布线-电极层(58)的顶表面相对于所述绝缘膜(60)的顶表面是平的。
13、根据权利要求1所述的半导体器件，
其中所述半导体元件(10、20、30)包括功率元件(10、20、30)和逻辑电路，并且
其中将所述顶部布线-电极层(58)电连接到所述功率元件(10、20、30)和所述逻辑电路中的每一个。
14、根据权利要求1所述的半导体器件，
其中将所述半导体衬底(2)配置为绝缘体上硅衬底(2)，所述绝缘体上硅衬底(2)具有支撑衬底(3)、设置在所述支撑衬底(2)上的有源层(5)和置于所述支撑衬底(3)和所述有源层(5)之间的氧化物膜(4)，并且
其中通过形成在所述有源层(5)中并由绝缘构件(9)所填充的沟槽(8)将所述半导体元件(10、20、30)无源隔离。
15、根据权利要求1所述的半导体器件，
其中在形成所述顶部布线-电极层(58)的层上的除其中形成所述半导体元件以及所述键合焊盘的区域之外的区域存在自由空间(90)，并且
其中在所述自由空间(90)中形成由所述第一材料形成的虚拟图案(91)。
16、根据权利要求15所述的半导体器件，
其中将所述键合焊盘(62)连接到所述虚拟图案(91)，并且
其中所述虚拟图案(91)通过所述键合焊盘(62)连接到所述金属构件(70)。
17、根据权利要求1所述的半导体器件，
其中所述键合焊盘(62)由于键合力而发生塑性变形，其中所述键合力是当将所述金属构件(70)键合到所述键合焊盘(62)时而被施加到所述键合焊盘(62)的。
18、根据权利要求17所述的半导体器件，
其中所述第二材料的所述第二杨氏模量值小于或等于8.0×103kg/mm2。
19、根据权利要求17所述的半导体器件，
其中所述键合焊盘(62)的厚度大于或等于0.5μm。
20、根据权利要求17所述的半导体器件，
其中所述顶部布线-电极层(58)不会由于所述键合力而发生塑性变形。
21、根据权利要求19所述的半导体器件，
其中所述第一材料的所述第一杨氏模量值大于或等于1.0×104kg/mm2。
22、根据权利要求17所述的半导体器件，
其中将所述焊盘结构设置在所述半导体元件(10、20、30)的正上方。
CNB2007101668890A 2006-10-24 2007-10-23 半导体器件 Expired - Fee Related CN100559576C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP288715/2006 2006-10-24
JP288711/2006 2006-10-24
JP2006288711 2006-10-24
JP289982/2006 2006-10-25
JP150431/2007 2007-06-06

Publications (2)

Publication Number Publication Date
CN101170091A CN101170091A (zh) 2008-04-30
CN100559576C true CN100559576C (zh) 2009-11-11

Family

ID=39390643

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101668890A Expired - Fee Related CN100559576C (zh) 2006-10-24 2007-10-23 半导体器件

Country Status (1)

Country Link
CN (1) CN100559576C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367320A (zh) * 2012-04-03 2013-10-23 台湾积体电路制造股份有限公司 具有较小的过渡层通孔的互连结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5995508B2 (ja) * 2012-04-27 2016-09-21 キヤノン株式会社 半導体装置および半導体装置の製造方法
CN103390647A (zh) * 2012-05-10 2013-11-13 无锡华润上华半导体有限公司 一种功率mos器件结构
US9577023B2 (en) 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
JP2015032661A (ja) * 2013-08-01 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法および半導体装置の実装方法
JP6295065B2 (ja) 2013-11-20 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
KR102415952B1 (ko) 2015-07-30 2022-07-05 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
US9928333B2 (en) * 2015-07-30 2018-03-27 Samsung Electronics Co., Ltd. Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semicondutor device using the same
US10090244B2 (en) * 2016-07-27 2018-10-02 Qualcomm Incorporated Standard cell circuits employing high aspect ratio voltage rails for reduced resistance
CN111587538B (zh) * 2018-01-11 2022-03-11 株式会社村田制作所 开关模块
CN110729249B (zh) * 2019-11-15 2021-12-28 西安微电子技术研究所 一种焊盘下器件的双顶层金属cmos工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367320A (zh) * 2012-04-03 2013-10-23 台湾积体电路制造股份有限公司 具有较小的过渡层通孔的互连结构
CN103367320B (zh) * 2012-04-03 2016-01-13 台湾积体电路制造股份有限公司 具有较小的过渡层通孔的互连结构
US9553043B2 (en) 2012-04-03 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having smaller transition layer via

Also Published As

Publication number Publication date
CN101170091A (zh) 2008-04-30

Similar Documents

Publication Publication Date Title
CN100559576C (zh) 半导体器件
US7642653B2 (en) Semiconductor device, wiring of semiconductor device, and method of forming wiring
CN101924096B (zh) 硅通孔结构及其形成工艺
US5807783A (en) Surface mount die by handle replacement
CN100392807C (zh) 半导体装置的制造方法
US8704375B2 (en) Barrier structures and methods for through substrate vias
KR100400047B1 (ko) 반도체 소자의 본딩패드 구조 및 그 형성방법
US7569920B2 (en) Electronic component having at least one vertical semiconductor power transistor
US6897570B2 (en) Semiconductor device and method of manufacturing same
US9275936B2 (en) BEOL structures incorporating active devices and mechanical strength
TWI397972B (zh) Semiconductor device manufacturing method
US7863747B2 (en) Semiconductor chip, method of fabricating the same and semiconductor chip stack package
US20050127530A1 (en) Structure and method for fabricating a bond pad structure
CN1947245A (zh) 半导体结构
US9355953B2 (en) Vertical semiconductor MOSFET device with double substrate-side multiple electrode connections and encapsulation
US11183460B2 (en) Embedded die packaging with integrated ceramic substrate
CN1770437A (zh) 接合垫结构
US9761550B2 (en) Power semiconductor device with a double metal contact and related method
TWI757140B (zh) 具有氣隙的半導體封裝體及其製造方法
WO2011013091A2 (en) Semiconductor device including a stress buffer material formed above a low-k metallization system
US9337182B2 (en) Method to integrate different function devices fabricated by different process technologies
JP2002319587A (ja) 半導体装置
CN104347529A (zh) 半导体装置及其制造方法、以及半导体装置的安装方法
TW548852B (en) Semiconductor device
KR101084957B1 (ko) 구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111

Termination date: 20181023