KR101084957B1 - 구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅 - Google Patents

구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅 Download PDF

Info

Publication number
KR101084957B1
KR101084957B1 KR1020040023990A KR20040023990A KR101084957B1 KR 101084957 B1 KR101084957 B1 KR 101084957B1 KR 1020040023990 A KR1020040023990 A KR 1020040023990A KR 20040023990 A KR20040023990 A KR 20040023990A KR 101084957 B1 KR101084957 B1 KR 101084957B1
Authority
KR
South Korea
Prior art keywords
interconnect
power bus
delete delete
layer
integrated circuit
Prior art date
Application number
KR1020040023990A
Other languages
English (en)
Other versions
KR20040089496A (ko
Inventor
강승에이치.
크렙스롤랜드피.
스타이너커트조지
아유카와마이클씨.
머천트사일레시만신
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32096363&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101084957(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20040089496A publication Critical patent/KR20040089496A/ko
Application granted granted Critical
Publication of KR101084957B1 publication Critical patent/KR101084957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 파워 버스 상호연결 구조(power bus interconnect structure)가 알루미늄 패드 또는 접촉층에 형성되는 집적 회로 디바이스 구조체 및 그 구조체의 제조 방법에 관한 것이다. 하위 상호연결 레벨들을 상호연결하는 상호연결 구조는 상기 알루미늄 패드층에 형성될 수도 있다.
파워 버스 상호연결 구조, 알루미늄 패드층, 접촉층, 집적 회로 디바이스 구조체, 상호연결층

Description

구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅{Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures}
도 1a 내지 도 1c 및 도 2a 내지 도 2c는 동일 평면을 따라 취해진 종래의 듀얼 다마신 구조의 단면도.
도 3은 본 발명의 기술에 따라 구성된 집적 회로 디바이스용 패키지의 절개 사시도.
도 4a 및 도 4b는 종래의 플립-칩(flip-chip) 집적 회로 디바이스 구조체의 사시도.
도 5는 파워 버스를 포함하는 종래의 상호연결 구조를 공통 평면을 따라 취한 단면도.
도 6 내지 도 11은 본 발명의 기술에 따라, 파워 버스를 포함하는 상호연결 구조의 제조시의 연속 처리 단계들을 도시하는 공통 평면을 따라 취해진 단면도.
도 12는 집적 회로 디바이스의 종래의 상호연결 구조의 평면도.
도 13은 본 발명의 기술에 따라 구성된 상호연결 구조의 평면도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 디바이스 패키지 102 : 패키지 리드선
104 : 집적 회로 106 : 다이 부착 영역
110 : 본드 패드 112 : 상부면
114 : 본드 와이어 130 : 레벨 5 도전성 비아
132, 134 : 레벨 5 도전성 러너 135, 136 : 유전체층
137 : 에칭 정지층 140, 145 : 유전체 배리어층
141 : 배리어층 142 : 레벨 6 도전성 비아
144 : 유전체층 145, 152, 160 : 옥사이드층
146 : 파워 버스 149 : 제 1 패시베이션 스택
150, 154, 161 : 실리콘 니트라이드층 155 : 도전성 배리어층
156 : 알루미늄 패드 158 : 제 2 패시베이션 스택
본 특허출원은 2003년 4월 10일자로 출원된 발명의 명칭이 구리 기술에서의 알루미늄 패드 파워 버스(Aluminum Pad Power Bus in a Copper Technology)인 미국 특허 가출원 제60/462,504호의 장점을 청구한다.
통상적으로, 집적 회로(또는 칩)는 실리콘 기판과, 그 기판 내부의 도핑된 구역에 형성된 트랜지스터와 같은 반도체 디바이스를 포함한다. 상기 반도체 기판의 상위(상측)에 병렬-형태의 층들로 형성된 상호연결 구조(interconnect structure)는 디바이스들 사이에 전기 접속을 제공하여 전기 회로를 형성한다. 통상적으로, 일반적인 집적 회로에서 상기 디바이스들을 상호연결하기 위해서는 몇개(예를 들어, 6개 내지 9개)의 상호연결층들[각각 "M" 또는 금속화층(metallization layer)으로서 인용됨]이 필요하다. 상부 상호연결층은 상기 집적 회로 디바이스들을 패키지 구조체의 핀들 또는 리드선들과 같은 오프(off)-칩 외부 접점들에 상호연결하는 도전성 소자들(예를 들어, 본드 와이어 또는 솔더 볼)의 부착 지점으로서 기능하는 복수의 패드를 포함한다.
종래의 상호연결 시스템은 복수의 실질적으로 수직한 도전성 비아들(vias) 또는 플러그들 및 실질적으로 수평 도전성 상호연결층들을 포함하며, 수직하게 인접하는 두 개의 상호연결층 사이에는 유전체층이 배치된다. 상위 레벨의 도전성 비아들은 수직하게 인접하는 두 개의 상호연결층들을 상호연결한다. 제 1 또는 최하위 레벨의 도전성 비아들은 하위(하층)의 반도체 디바이스 구역을 상위의 상호연결층에 상호연결한다. 상기 상호연결 구조는 종래의 금속 증착, 포토리소그래픽 마스킹, 패터닝 및 에칭 기술을 사용하여 형성된다.
집적 회로 디바이스 및 상호연결 구조가 수축하고, 디바이스들이 높은 주파수의 아날로그 신호 및 높은 통신 속도의 디지털 신호를 전달할 때, 상호연결 구조는 불리하게도 신호 전파 시간을 더욱 지연시킬 수 있다. 또한, 디바이스들은 복잡성의 증가 및 기능성의 추가로 인해, 보다 많은 수의 상호연결 구조 또는 층들을 필요로 할 수 있다. 하지만, 종래의 상호연결 금속화 재료, 예를 들어 알루미늄은 신호 속도를 엄격하게 제한한다. 또한, 알루미늄 상호연결 구조와 디바이스 실리콘 구역들 사이의 접촉 저항은, 특히 회로 디바이스 및 상호연결 구조의 수가 증가함에 따라, 전체 회로 저항을 현저하게 증가시킨다. 마지막으로, 상호연결 라인의 폭이 수축하면, 개구들 또는 윈도우들에 도전성 재료를 증착하여 높은 종횡비(즉, 개구 직경에 대한 개구 깊이의 비율)의 도전성 비아들을 형성하는 것은 매우 곤란하다.
알루미늄 상호연결 구조의 공지된 단점들을 감안하여, 상호연결 재료로서 구리가 선택되고 있다. 구리는, 알루미늄보다 뛰어난 도전체(저항이 3.1 micro-ohm cm인 알루미늄에 비해, 구리는 저항이 1.7 micro-ohm cm임)이며, 일렉트로마이그레이션(알루미늄 상호연결부를 통과하는 전류에 의해 형성된 전기장 및 열적 구배로 인해 알루미늄 상호연결 구조가 얇아지다가 결국에는 분리될 수 있는 현상)에 덜 민감하고, 저온(그에 의해, 미리 형성된 도펀트 프로파일에 미치는 해로운 영향이 회피됨)에서 증착될 수 있으며, 높은 종횡비의 분야에서 사용하기에 적합하다.
집적 회로 디바이스의 구리 상호연결 구조를 형성하기 위한 한가지 기술로서는 다마신(damascene) 공정을 들 수 있다. 통상적으로, 구리 다마신 공정은 상호연결층 또는 금속화층의 도전성 수평 상호연결부[금속 러너(metal runner)로서 인용됨]와 도전성 수직 비아부를 일체로 형성한다. 구리 다마신 구조를 형성하기 위해, 홀 또는 윈도우가 유전체층에 형성되고, 이어서 금속 러너의 위에 트렌치가 형성된다. 후속 금속 증착 단계에서 개구 및 트렌치가 채워지고, 실질적으로 수직한 도전성 비아 및 실질적으로 수평 도전성 러너를 포함하는 완전한 금속층이 형성된다. 최종적으로 화학적/기계적 연마 단계에서, 증착된 금속은 인접하는 유전체층 표면에 대해 평탄화된다.
다양한 제조 단계들 중에 종래의 듀얼 다마신 공정의 일예는 도 1a 내지 도 1c에서 단면도로 도시된다. 도 1a에 도시된 바와 같이, 하위 레벨 상호연결부(12)상에는 유전체층(10)이 증착 또는 형성된다. 유전체층(10) 위에 형성된 포토레지스트층(16)은 내부에 개구(18)를 형성하기 위해 종래의 기술에 따라 패터닝 및 에칭된다. 이방성 에칭 공정에 의해, 개구(18)를 통해 상기 유전체층(10)에서 비아 홀 또는 윈도우(20)가 에칭된다. 포토레지스트층(16)은 제거되어 포토레지스트층(30)(도 1b 참조)으로 대체된 후에, 트렌치 패턴(32)을 형성하도록 패터닝 및 에칭된다. 이방성 에칭 공정은 트렌치(34)(도면에 대해 수직하게 연장됨)를 형성하는 동시에, 개구(18)를 하위 레벨 상호연결부(12)의 상부면(36)까지 연장시킨다. 홀 또는 윈도우(20)는 상부면(36)상에서 정지하여 상기 하위 레벨 상호연결부(12)를 노출시키도록 형성되거나(도 1b 참조), 선택적으로 상기 하위 레벨 상호연결부(12) 내로 부분적으로 연장하도록 과도하게 에칭될 수 있다.
도 1c에 도시된 바와 같이, 홀(20) 및 트렌치(34)는 구리와 같은 적절한 도전성 재료(40)로 동시에 채워진다. 표준 공정 기술에 따르면, 먼저 구리 기저층(seed layer)이 증착되고, 이어서 구리가 도금되어 홀(20) 및 트렌치(34)가 채워지게 된다. 따라서, 재료(40)는 하위 레벨 상호연결부(12)와 접촉하는 도전성 트렌치(42) 및 도전성 비아(44)를 형성한다. 또한, 재료(40)가 구리를 포함하면, 탄탈륨층 및/또는 탄탈륨-니트라이드층(또는 다른 내화 재료들 및 그들의 질화물)과 같은 배리어층이 구리 증착 이전에 홀(20) 및 트렌치(34)에 증착된다. 상기 배리어층 또는 배리어층들은 구리가 유전체층(10) 주위의 재료로 확산하는 것을 방지한다. 마지막으로, 증착 이후에, 유전체층(10)의 표면은 화학적/기계적 연마(CMP)와 같이 본 기술분야에 공지되어 있는 기술을 사용하여 필드 구역(48)으로부터 과잉의 금속(40)을 제거하도록 평탄화된다.
집적 회로 디바이스에 대한 종래의 듀얼 다마신 공정의 다른 예는 도 2a 내지 도 2c에 도시된다. 도 2a에 도시된 바와 같이, 제 1 에칭 정지층(60), 제 1 유전체층(62), 제 2 에칭 정지층(64), 제 2 유전체층(66) 및 에칭 마스크(68)를 포함하는 다수의 재료층들이 하위 레벨 상호연결부(58)상에 형성된다. 에칭 마스크(68)는 패터닝 및 에칭되어 내부에 개구(70)를 형성한다. 에칭 마스크 패턴을 사용하여, 제 1 이방성 에칭 공정은 제 2 에칭 정지층(64)을 통해 제 1 에칭 정지층(60)까지 아래로 연장되는 비아 개구(72)를 상기 제 2 유전체층(66)에 형성한다. 에칭 공정은 에칭액이 에칭 정지층(60)에 도달할 때 종료된다. 에칭 마스크(68)는 제거되고, 에칭 마스크(78)(도 2b 참조)가 제 2 유전체층(66) 위에 배치되어 상기 개구(70)보다 측방향으로 큰 개구(79)를 형성하도록 마스킹된다. 제 2 이방성 에칭 공정은 제 2 유전체층(66)에서 트렌치(80)를 에칭한다. 동시에, 비아 개구(72)는 에칭 정지층(60)을 통해 에칭함으로써 아래로 연장되고, 아래에 위치된 하위 레벨 상호연결부(58)에 이르게 된다. 이러한 기술에 따르면, 제 1 에칭액이 제 2 에칭액보다는 에칭 정지층(60)에 대한 선택도가 좋다. 다마신 공정을 완성하기 위해, 마스크(78)가 제거되고, 트렌치(80) 및 비아 개구(72)는 하위 상호연결부(58)와 접촉하는 도전성 러너(88) 및 도전성 비아(90)를 형성하는 적절한 도전성 금속으로 동시에 채워진다(도 2c 참조). 과잉의 도전성 재료는 본 기술분야에 공지된 CMP와 같은 기술을 사용하여 제 2 유전체층(66)의 필드 구역 표면(92)으로부터 제거된다.
반도체 소자들간의 신호 전달에 더불어, 알루미늄 또는 구리로 제조된 상기 상호연결 구조는 파워 버스 구조를 통해 다양한 디바이스 소자들에 전력을 공급하기 위해 필요하다. 대부분의 집적 회로에서, 파워 버스는 수직 도전성 비아 및 수평 상호연결층을 포함하는 부가적인 상호연결층으로서 형성된다. 통상적으로, 파워 버스는 상위 레벨의 상호연결 구조를 형성한다. 불리하게도, 부가적인 파워 버스 상호연결층은 모두 제조 비용 증가의 요인이 되는 마스크 단계들, 마스크 층들 및 공정 단계들의 수를 증가시킨다. 또한, 이러한 부가적인 공정 단계들은 공정 결함을 발생시키기 때문에 디바이스 수율을 저하시킬 수 있다.
파워 버스는 상기 신호 상호연결 구조에 비해 상대적으로 높은 전류를 통전하기 때문에, 일반적으로 파워 버스 상호연결층은 신호 상호연결층보다 큰 폭, 두께 및 피치를 갖는다. 또한, 파워 버스는 인접하는 디바이스들 및 상호연결 구조의 성능을 저하시킬 수 있는 기생 용량(parasitic capacitance) 및 소음원이기도 하다. 이러한 영향을 제한하기 위해, 파워 버스는 다른 디바이스 구조체들로부터 절연될 수 있지만, 그러한 절연 구조는 중요한 디바이스 영역을 소모하게 된다.
집적 회로 디바이스는 반도체 기판층 위에 형성된 멀티레벨 상호연결 금속화 시스템(multilevel interconnect metallization system)을 포함하고, 상기 금속화 시스템은 본드 패드 레벨(bond pad level)과 상기 본드 패드 레벨의 하위의 하나 이상의 상호연결 레벨들을 포함한다. 본드 패드 레벨은 상기 디바이스 외부로의 접속부로 각각 구성되는 복수의 접촉 패드와 패드들 중 하나 이상으로부터 하위 상호연결 레벨들 중 하나 이상까지 전력을 전달하도록 구성된 상호연결부를 포함한다.
본 발명은 첨부도면과 함께 취해지는 하기의 상세한 설명으로부터 보다 용이하게 이해될 것이며 그 장점 및 용도도 보다 분명해질 것이다.
일반적으로, 다양하게 기술된 디바이스의 특징부들은 실척으로 도시되지는 않았으며, 본 발명에 관련된 특징부가 강조하여 도시되었다. 도면 및 명세서 전반에 걸쳐 유사 참조번호는 유사 소자들을 지시한다.
본 발명에 따른 집적 회로 디바이스의 특정한 알루미늄 패드 파워 버스 또는 신호 루팅 기술을 상세하게 설명하게 전에, 근본적으로 본 발명이 소자들 및 방법 단계들의 신규하고 비-자명한 조합을 포함한다는 점에 유의해야 한다. 따라서, 이러한 소자들 및 단계들은 도면들에서는 종래의 소자들 및 단계들로 표현되며, 도면은 당업자에게는 자명한 구조적인 상세가 본원의 이점을 갖는 상세한 설명을 불명료하게 만들지 않도록 본 발명에 속하는 특징적인 상세만을 도시한다.
제조 이후에, 집적 회로는 칩 부착 구역을 포함하는 패키지 구조체와 집적 회로를 외부 구성요소들에 접속시키는 외부에 배치된 복수의 패키지 리드선에 부착된다. 패키지 리드선은 박형의 약한 상호연결 구조에 직접적으로 접속될 수 없기 때문에, 알루미늄 패드층 또는 본드 패드층으로서 인용되는 칩의 최종 또는 상부 금속화층은 본드 패드와 패키지 리드선의 내부 배치 접점 사이에 접속된 도전성 리드선 또는 와이어[통상적으로 골드(gold) 또는 그 합금으로 형성됨]를 통해 패키지 리드선에 접속하도록 복수의 본드 또는 접촉 패드를 포함한다.
본드 패드들은 집적 회로의 상부면에, 통상적으로 탄탈륨-니트라이드, 탄탈륨 또는 티타늄 니트라이드인 금속 배리어층에 이어서, 알루미늄층을 증착함으로써 형성된다. 알루미늄층은 종래의 마스킹, 패터닝, 및 에칭 단계에 의해 알루미늄 본드 패드를 한정한다. 일실시예에서, 포토리소그래픽 공정 도중에 알루미늄 반사를 감소시키기 위해 알루미늄층 위에는 반사방지(antireflective) 코팅층이 배치된다. 반사방지 코팅층의 재료는 티타늄-니트라이드 또는 실리콘 옥시니트라이드를 포함한다. 본드 패드들은 하위의 도전성 비아들을 통해 하나 이상의 하위 상호연결 구조 또는 회로 소자들에 접속된다. 상술한 다마신 공정 등에 의해 상호연결 구조가 구리로 형성되는 디바이스들에 대해서는, 골드 와이어는 구리 본드 패드에는 잘 부착되지 않는 것으로 공지되어 있기 때문에, 본드 패드들은 종래의 알루미늄으로 형성된다.
도 3은 패키지 리드선(102)들을 포함하는 디바이스 패키지(100)를 도시한다. 집적 회로(104)는 다이 부착 영역(106) 내에 부착된다. 본드 패드(110)들은 집적 회로(104)의 상부면(112)상에 형성되고, 골드 와이어(114)들에 의해 패키지 리드선(102)들에 접속된다. 일반적으로 본드 패드(110)들은 길이 및 폭이 각각 약 40 내지 80 미크론과 약 50 내지 150 미크론 사이에서 변한다. 정사각형 본드 패드들이 일반적이지만, 직사각형 본드 패드의 사용도 본 기술분야에 공지되어 있다.
플립-칩 또는 범프 본딩으로서 인용되는, 공지된 다른 패키지 구조체에 있어서, 도 3의 본드 와이어(114)들은 본드 패드(110)들에 형성된 증착된 솔더 범프(120)들로 대체된다. 도 4a 참조. 도 4b의 패키지(122)에 대한 접속은 상응하는 패키지 리드선에 차례로 접속되는 패키지(122)상의 수용 패드(124)들에 집적 회로(104)를 플립하고 범프(120)들을 납땜함으로써 달성된다. 도 4b의 예에서, 패키지 리드선들은 본 기술분야에 공지된 바와 같이, 볼(126)을 볼 그리드 어레이(ball grid array) 형태로 포함한다.
본드 패드(110)들이 형성된 금속화층에서는, 패키지 리드선(102)들이 집적 회로(104)에 대해 본드 와이어(114)들에 의해 접속되는지 또는 솔더 범프(120)들에 의해 접속되는지가 필요하다. 본 발명의 기술에 따르면, 알루미늄 패드층은 본드 또는 접촉 패드들과 파워 버스 또는 신호 루팅 상호연결 구조를 포함하고, 이를 통해 집적 회로 디바이스의 소자들에 전력이 분배되거나, 집적 회로에서 신호들이 경로 선택된다. 본드 패드(110)들을 형성하기 위해서는 항상 알루미늄 패드층이 필요하기 때문에, 본 발명에 의해 제조 공정에는 부가적인 공정 단계, 마스크 단계 또는 금속화 레벨들은 추가되지 않는다. 반대로, 하나의 금속화 레벨은 삭제될 수 있다. 듀얼 패시베이션 스택은 종래에 본드 패드들의 알루미늄 증착 이전에 구리 상호연결 구조 위로 형성되기 때문에, 본 발명은 구리 기술(즉, 다마신 상호연결 구조)과 함께 사용하기에 특히 적합하다. 따라서, 제 1 듀얼 패시베이션 스택은 하위(하층)의 상부 레벨 상호연결 구조와 알루미늄 패드층에 형성된 상위(상층)의 파워 버스 사이에 유효 절연 유전체를 형성한다.
도 5는 집적 회로 디바이스의 종래의 상호연결 금속화 구조의 단면도로서, 6 레벨의 금속 상호연결 구조의 상부 금속화 레벨 5 및 6 만을 도시한다. 본 예에서, 상호연결 구조는 구리 듀얼 다마신 상호연결 구조를 포함한다. 당업자라면, 본 발명의 기술이 6 레벨의 상호연결 구조 이외의 상호연결 구조를 갖는 집적 회로 디바이스에도 적용될 수 있다는 것을 이해할 것이다.
듀얼 다마신 공정에 따르면, 레벨 5 도전성 비아(130) 및 레벨 5 도전성 러너(132, 134)는 각각 유전체층(135, 136)에 미리 형성된 비아 개구 및 트렌치 내에 동시에 형성된다. 도전성 비아(130) 및 레벨 5 도전성 러너(132, 134)는 종래의 듀얼 다마신 공정에 따라 비아 개구 및 트렌치들의 개별적인 형성을 돕는 에칭 정지층(137)에 의해 분리될 수 있다. 그러나, 에칭 정지층(137)은 듀얼 다마신 소자로서 기능하지는 않는다. 도전성 비아(130)는 도 5에는 도시되지 않은 하위 상호연결 구조 또는 회로 소자에 접속된다. 유전체 배리어층(140)(예를 들어, 실리콘 니트라이드, 실리콘 카바이드 또는 그들의 조합을 포함하는 재료)은 레벨 5 도전성 러너(132, 134)의 노출된 상부면 및 유전체층(136) 위에 놓인다. 유전체 배리어층(140)은 다음 레벨의 도전성 비아의 제조를 위해 에칭 정지부로서 작용하며, 도전성 러너(132, 134)로부터 유전체층(136) 내로의 구리의 표면 상호확산(surface interdiffusion)을 방지하기 위한 확산 배리어로서 기능한다. 부가의 배리어층(141)은 유전체 재료 내로의 측방향 구리 확산을 방지하기 위해 다양한 형상의 구리를 둘러싼다.
유전체층(144)에 형성된 레벨 6 도전성 비아(142)들은 하위의 레벨 5 도전성 러너(132, 134)와 전기접촉한다. 유전체 배리어층(140)과 동일하게 기능하는 유전체 배리어층(145)은 유전체층(144) 위에 놓인다. 파워 버스(146)는 유전체층(144) 위의 옥사이드층(148)에 형성된다. 상술한 듀얼 다마신 공정에 따르면, 도전성 비아(142)들 및 파워 버스(146)는 미리 형성된 비아 개구들 및 트렌치들 내에 동시에 형성된다. 레벨 6 도전성 러너(132, 134)에 비해 파워 버스(146)에 필요한 단면적이 더욱 크다는 점에 유의해야 한다. 이는 파워 버스(146)가 도전성 러너(132, 134)에 의해 운반된 저전류 신호보다 높은 전류를 운반하는 경우에 바람직하다.
실리콘 니트라이드층(150), 옥사이드층(152) 및 실리콘 니트라이드층(154)을 포함하는 제 1 패시베이션 스택(149)은 파워 버스(146) 위에 형성된다. 제 1 패시베이션 스택(149)은 상술한 듀얼 패시베이션 구성의 제 1 층을 형성한다. 파워 버스(146)의 하위 구리를 노출시키기 위해 종래의 리소그래픽 및 플라즈마 에칭 공정에 의해 제 1 패시베이션 스택(149)에는 개구들이 형성된다. 예를 들어, 탄탈륨, 티타늄 니트라이드 또는 탄탈륨 니트라이드를 포함하는 도전성 배리어층(155)은 제 1 패시베이션 스택(149) 내의 개구들을 통해 노출된 파워 버스(146)의 구역들 위에 형성된다. 도전성 배리어층(155)은 파워 버스(146)로부터의 구리와 알루미늄 패드들로부터의 알루미늄의 혼합을 방지한다. 알루미늄층(보다 통상적으로는 알루미늄-구리 합금)은 배리어층(155) 위로 증착된 후에, 마스킹, 패터닝 및 에칭되어, 개구 내부에서 알루미늄 패드(156)를 형성하며 도전성 배리어층(155)을 통해 하위 파워 버스(146)와 접촉하는 블랭킷(blanket)이다.
알루미늄 패드(156)의 형성 이후에, 집적 회로 디바이스는 옥사이드층(160) 및 상위 실리콘 니트라이드층(161)을 포함하는 제 2 패시베이션 스택(158)에 의해 다시 패시베이션 처리된다.
상술한 바와 같이, 알루미늄 패드는 하위 구리 상호연결 구조와 도 3의 본드 와이어(114)들 또는 도 4의 금속 범프(120)들 사이의 접속 지점으로서 기능한다. 골드 본드 와이어 또는 솔더 볼과의 적절한 부착을 보증하기 위해, 부가의 하부-본드 또는 하부-볼/범프 야금층 및/또는 재료가 알루미늄 패드(156)의 위 및/또는 아래에 필요할 수 있다는 점은 본 기술분야에 공지되어 있다. 조립체가 완성되고 패키지된 칩이 작동 회로 내로 삽입되면, 알루미늄 패드(156)는 파워 버스(146)를 통해 집적 회로 디바이스의 소자들에 전력을 운반한다.
도 5에 도시된 다양한 층들의 두께(실척이 아님)는 본 기술분야에서는 통상적인 것이며, 다양한 재료층을 형성하는 기술도 또한 공지되어 있다.
도 5는 상호연결 구조의 구역만을 도시하고, 집적 회로 디바이스(도시되지 않음)의 다른 위치들에서, 알루미늄 패드(156)와 유사한 알루미늄 패드들은 패키지 리드선들에서 하위 구조에 신호를 전달하거나 하위 구조에서 패키지 리드선들에 신호를 공급하기 위한 하위의 도전성 러너 또는 도전성 비아들에 접속된다.
다마신 상호연결 구조의 최상부 상호연결 레벨만을 도시하는 도 6은 본 발명의 기술에 따라 집적 회로 디바이스의 상호연결 금속화 구조를 형성하기 위한 공정 단계들을 도시하는 일련의 단면도를 개시하는 도면이다. 도전성 비아(130)는 유전체층(135)에 형성되며 도 6에는 도시되지 않은 하위 상호연결 구조 또는 회로 소자에 접속된다. 도전성 러너(132, 134)는 유전체층(162)에 형성된다. 일실시예에서, 유전체층(162)은 실리콘 디옥사이드를 포함한다. 도 6 내지 도 11에 도시된 다양한 유전체층의 재료는 본 기술분야에 공지된 하기의 다른 적절한 재료들, 즉 플루오로-실리케이트 글래스(FSG), 옥사이드, 플루오르-도핑된 TEOS(테트라에틸 오르소실리케이트), 저-유전율 재료, 및 유기-실리케이트 글래스(OSG) 중 임의의 것을 포함할 수 있다. 또한, 도시 및 설명된 다양한 배리어층의 재료는 실리콘 카바이드, 실리콘 니트라이드, 인-도핑된 옥사이드 및 본 기술분야에 공지된 다른 재료들을 포함할 수 있다.
도 7에 도시된 바와 같이, 제 1 패시베이션 스택(149)[실리콘 니트라이드층(150), 옥사이드층(152) 및 실리콘 니트라이드층(154)을 포함]은 도전성 러너(132, 134) 및 유전체층(162) 위에 형성된다. 개구(163, 165)는 종래의 리소그래픽 및 유전체 에칭 기술에 의해 제 1 패시베이션 스택(149)을 통해 한정 및 형성된다.
도전성 배리어층(166)은 노출된 표면 위에 형성된다. 통상적으로 탄탈륨-니트라이드를 포함하는 배리어층(166)은 하위의 재료와 그 위에 형성되는 알루미늄 사이에서 접착층으로서 기능한다. 또한, 탄탈륨-니트라이드는 알루미늄 상호연결 구조에서 발생되는 공지된 전자이동 효과를 감소시키고 상위의 알루미늄 및 하위의 구리 사이에 확산 배리어를 제공한다.
알루미늄-구리 합금층(168)(또는 임의의 실시예에서는, 알루미늄-실리콘-구리 합금층)은 도 8에 도시된 바와 같이 증착된 블랭킷으로서 개구(163, 165)를 채운다. 알루미늄 패드(170)는 알루미늄층(168)상에서 수행된 패터닝, 마스킹 및 에칭 단계에 의해 개구(163) 내에 형성된다. 도 9 참조. 도전성 비아(172)는 개구(165) 내에 형성되어 러너(134)와 도전 접촉한다.
알루미늄 패드(170)를 형성하기 위해 사용된 것과 동일한 마스킹, 패터닝 및 에칭 단계들은 알루미늄층(168)에 파워 버스(174)를 형성한다. 또한, 파워 버스(174)를 형성하는 단계 중에, 알루미늄-구리 합금층(168)에는 신호 루팅 상호연결부들이 형성된다. 신호 상호연결부들은 도 9에는 도시되지 않지만, 도 9에 도시되지 않은 기판의 다른 구역들에 위치된다.
상위 패시베이션 스택(180)은 도 10에 도시된 바와 같이 형성된 옥사이드층(182) 및 실리콘 니트라이드층(184)을 포함한다. 알루미늄 패드(170)에 접근하기 위해 패시베이션 스택(180)에는 공지된 기술에 의해 개구들이 형성된다(도 10 또는 도 11에 도시되지 않은 다른 개구는 신호 루팅 상호연결부에 접근하기 위해 형성됨). 최종적인 구조는 도 11을 참조한다. 집적 회로 디바이스는 패키지와 알루미늄 패드(170)의 와이어 본딩 또는 범프 본딩을 패키지 리드선에 부착할 수 있는 상태로 된다.
본 발명에 의해 기술된 바와 같이 알루미늄 패드층에 파워 버스(174)를 형성하게 되면, 하나의 금속화층(즉, 본 발명의 기술이 구리 다마신 공정에 적용될 때의 구리층)과, 부가적인 공정 단계들 및 마스크에 대한 필요성이 제거된다. 도 5에 도시된 종래의 실시예는 금속화층, 즉 도 11에 도시된 바와 같은 본 발명에 따른 구조에서는 존재하지 않는 도전성 비아(142)를 포함하는 금속화층을 포함한다.
현재의 집적 회로는 약 1 미크론 이상의 두께를 갖는 알루미늄 패드들로 제조된다. 이러한 두께는 전류를 전달하기에 충분한 두께이며, 그에 따라 형성된 알루미늄 패드층 내의 파워 버스(174)는 본 발명의 제조 공정 단계들에 적절하고 용이하게 적용된다. 종래기술에 따른 알루미늄 패드들을 패터닝하기 위해 생성된 마스크는 최소한의 초과 비용으로 파워 버스 상호연결 구조용 패턴을 포함하도록 변형될 수 있다.
도 12는 종래의 집적 회로 구역에서 그 표면 위에 및 아래에 임의의 상호연결 구조를 도시하는 예시적인 평면도이다. 알루미늄 패드(190, 192)는 하위의(즉, 1 레벨 아래의) 금속화 레벨 도전성 러너(194, 196)에 각각 수직 도전성 비아(198, 200)를 통해 접속된다. 도전성 러너(194, 196)는 도 5의 파워 버스(146)를 나타낼 수 있다. 도전성 러너(194, 196) 아래의 상호연결 레벨에 배치된 도전성 러너(204)[도 5의 도전성 러너(132, 134)를 나타냄]는 도전성 비아(206)를 통해 도전성 러너(196)에 접속되며, 또한 도전성 비아(208)를 통해 부가적인 하위 상호연결 구조 및 소자들에 접속된다.
도 13은 본 발명의 기술에 따라 구성된 디바이스의 표면 위에 및 아래에 임의의 상호연결 구조를 도시하는 집적 회로 디바이스의 구역을 도시하는 예시적인 평면도이다. 당업자에 의해 이해될 수 있는 본 발명의 기술은, "n"이 상부 금속화 레벨을 나타내며 하위 레벨들은 n차 레벨, 예를 들어 n-1 또는 n-2 레벨로서 인용되는 경우에, 임의 수의 금속 상호연결층을 갖는 집적 회로 디바이스 구조에 적용될 수 있다.
알루미늄 패드(220)는 수직 도전성 비아(226, 224)를 통해 하위의 n-1 레벨 도전성 러너(222, 223)에 접속하기 위한 파워 버스(221)(금속화 레벨 "n", 즉 최상부 레벨에 형성됨)의 일체부위를 형성한다. 알루미늄 패드(220)가 상술된 바와 같은 패키지 리드선들을 통해 전력원에 접속되면, 파워 버스(221)[도 6의 파워 버스(174)를 나타낼 수 있음]는 집적 회로에 걸쳐 연속적인 전력 분배를 위해 하위 도전성 러너들(도 13에는 도시되지 않음)에 차례로 접속되는 도전성 러너(222, 223)에 전력을 전달 또는 분배한다. 파워 버스(221)가 단지 예시적인 목적으로서 n-1 금속화 레벨에만 접속되는 것으로 도시되었지만, 하위 금속화 레벨에의 접속은 연속적인 수직 도전성 비아들을 통해 이루어질 수 있다.
계속해서, 도 13을 참조하면, 알루미늄 패드(228)는 수직 도전성 비아들(232, 234 및 236)을 통해 하위의 n-1 레벨 도전성 러너(230)에 차례로 접속되는 상호연결 구조(229)의 일체부위를 형성한다. n-1 레벨 도전성 러너(230)는 도전성 비아(240)를 통해 n-2 레벨 도전성 러너(238)에 접속된다. 일실시예에서, 알루미늄 패드(228)는 집적 회로로의 신호를 패키지 리드선들을 통해 수신할 수 있으며, 알루미늄 패드(228)에 접속된 다양한 상호연결 구조를 통해 적절한 디바이스 소자들에 신호를 공급한다.
n-레벨 도전성 러너(244)는 알루미늄 패드(245)의 일체부위를 형성하고, 하위의 도전성 러너(250)(n-i 레벨, 여기서 i = 1 내지 n-1)에 접속되는 도전성 비아(247, 248)에 접속된다.
본 발명의 제 2 실시예에 따르면, 알루미늄 패드층은 하위의 구리층들을 위한 상호연결 구조를 제공하고, 여기서 상호연결 구조는 패드에 접속되지는 않는다. 예를 들어, 도 13의 디바이스 평면도에 도시된 바와 같이, 도전성 러너(280, 282)(예를 들어, 모두 n-1 레벨에 배치됨)는 도전성 비아(286, 288)를 통해 상호연결 구조(284)(알루미늄 패드층 n 에 형성됨)에 접속된다. 다른 예에서, 도전성 러너(250)와 도전성 러너(292)(예를 들어, 모두 n-1 레벨에 배치됨)는 도전성 비아(298, 296)를 통해 알루미늄 패드층(n)에 형성된 상호연결 구조(294)에 의해 접속된다. 따라서, 상술한 바와 같이 파워 버스 상호연결 구조를 제공하는 것에 더불어, 하위 구리층들의 상호연결 구조[예를 들어, 상호연결 구조(274)]도 알루미늄 패드층에 형성될 수 있다. 결과적으로, 하위의 상호연결층은 알루미늄 패드층을 상호연결 기능을 제공하도록 사용함으로써 제거될 수 있다.
본 발명이 바람직한 실시예들을 참조로 기술되었지만, 본 발명의 범위로부터 일탈함이 없이 다양한 변형이 이루어질 수 있으며 등가의 소자들이 변형의 소자들로 대체될 수 있다는 것을 당업자라면 이해할 것이다. 또한, 본 발명의 범위는 본원에서 설명하는 다양한 실시예들로부터 소자들의 임의의 조합을 포함한다. 또한, 본 발명의 본질적인 범위로부터 일탈함이 없이 그 기술에 적합한 특정한 상황에 적용되도록 변형이 취해질 수 있다. 그러므로, 본 발명은 본 발명을 수행하기 위해 고려된 최상의 방식으로서 기술된 특정한 실시예에 제한되는 것은 아니며, 특허청구범위 내에 속하는 모든 실시예들을 포함하는 것이다.
본 발명은 파워 버스 상호연결 구조가 알루미늄 패드 또는 접촉층에 형성되는 집적 회로 디바이스 구조체 및 그 구조체의 제조 방법을 제공하며, 하위 상호연결 레벨들을 상호연결하는 상호연결 구조는 알루미늄 패드층에 형성될 수도 있다.

Claims (25)

  1. 집적 회로 디바이스에 있어서,
    반도체 기판 위에 있는 금속화 상호연결 시스템(metallization interconnect system)으로서, 상기 금속화 상호연결 시스템은 유전체층 내에 위치한 적어도 제 1 및 제 2 상호연결 피처(interconnect feature)를 포함하는, 상기 금속화 상호연결 시스템;
    상기 금속화 상호연결 시스템 위에 위치한 파워 버스로서, 상기 파워 버스는 상기 제 1 상호연결 피처와 접촉하고 상기 집적 회로 디바이스 외부에 연결을 위해 구성된 제 1 접촉 패드 영역, 및 상기 제 2 상호연결 피처와 접촉하는 제 2 영역을 포함하는, 상기 파워 버스; 및
    상기 제 1 접촉 패드 영역의 적어도 일부를 노출하고 상기 제 2 영역을 보호하도록 상기 파워 버스의 적어도 일부 위에 있는 패시베이션층을 포함하는, 집적 회로 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 접촉 패드 영역의 상부 표면의 평면은 상기 제 2 영역의 상부 표면의 평면과 동일 평면이 아닌, 집적 회로 디바이스.
  3. 제 2 항에 있어서,
    상기 제 2 영역의 평면은 상기 제 1 접촉 패드 영역의 평면 위에 있는, 집적 회로 디바이스.
  4. 제 1 항에 있어서,
    상기 제 1 접촉 패드 영역은 직접 부착된 보드 와이어에 의해 상기 디바이스 외부에 연결을 위해 구성되는, 집적 회로 디바이스.
  5. 제 1 항에 있어서,
    상기 제 1 접촉 패드 영역은 직접 부착된 솔더 범프(solder bump)에 의해 상기 디바이스 외부에 연결을 위해 구성되는, 집적 회로 디바이스.
  6. 제 1 항에 있어서,
    상기 파워 버스는 알루미늄 및 구리의 합금을 포함하는, 집적 회로 디바이스.
  7. 제 6 항에 있어서,
    상기 금속화 상호연결 시스템은 구리를 포함하고, 상기 제 1 접촉 패드 영역은 상기 제 1 상호연결 피처에 접촉하고, 상기 제 2 영역은 상기 제 2 상호연결 피처에 접촉하는 영역들에서 상기 금속화 상호연결 시스템과 상기 파워 버스 사이에 위치한 배리어 재료를 포함하는, 집적 회로 디바이스.
  8. 제 1 항에 있어서,
    상기 금속화 상호연결 시스템은 서브-수평 도전성 러너들(sub horizontal conductive runners) 및 상위 및 하위 도전성 러너들을 상호연결하는 수직 도전성 비아들을 포함하는, 집적 회로 디바이스.
  9. 집적 회로 디바이스를 형성하는 공정에 있어서,
    반도체 기판 위에 있는 금속화 상호연결 시스템을 제공하는 단계로서, 상기 금속화 상호연결 시스템은 유전체층 내에 위치한 적어도 제 1 및 제 2 상호연결 피처를 포함하는, 상기 금속화 상호연결 시스템을 제공하는 단계;
    상기 금속화 상호연결 시스템 위에 파워 버스를 형성하는 단계로서, 상기 파워 버스는 상기 제 1 상호연결 피처와 접촉하고 상기 집적 회로 디바이스 외부에 연결을 위해 구성된 제 1 접촉 패드 영역, 및 상기 제 2 상호연결 피처와 접촉하는 제 2 영역을 포함하는, 상기 파워 버스를 형성하는 단계; 및
    상기 제 1 접촉 패드 영역의 적어도 일부를 노출하고 상기 제 2 영역을 보호하도록 상기 파워 버스의 적어도 일부 위에 있는 패시베이션층을 생성하는 단계를 포함하는, 집적 회로 디바이스 형성 공정.
  10. 제 9 항에 있어서,
    상기 제 1 접촉 패드 영역의 상부 표면의 평면은 상기 제 2 영역의 상부 표면의 평면과 동일 평면이 아닌, 집적 회로 디바이스 형성 공정.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020040023990A 2003-04-10 2004-04-08 구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅 KR101084957B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US46250403P 2003-04-10 2003-04-10
US60/462,504 2003-04-10
US10/675,258 2003-09-30
US10/675,258 US7566964B2 (en) 2003-04-10 2003-09-30 Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures

Publications (2)

Publication Number Publication Date
KR20040089496A KR20040089496A (ko) 2004-10-21
KR101084957B1 true KR101084957B1 (ko) 2011-11-23

Family

ID=32096363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023990A KR101084957B1 (ko) 2003-04-10 2004-04-08 구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅

Country Status (5)

Country Link
US (1) US7566964B2 (ko)
JP (2) JP5258142B2 (ko)
KR (1) KR101084957B1 (ko)
GB (2) GB2427074B (ko)
TW (1) TWI344685B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
TWI288463B (en) * 2006-04-26 2007-10-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate and semiconductor package having the substrate
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
JP2013229455A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPH02163960A (ja) * 1988-12-16 1990-06-25 Toshiba Corp 半導体装置
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
JPH05226584A (ja) * 1992-02-12 1993-09-03 Yamaha Corp 集積回路装置
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
JPH0831820A (ja) * 1994-07-19 1996-02-02 Sony Corp 半導体装置
US6331482B1 (en) * 1996-06-26 2001-12-18 Micron Technology, Inc. Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6261944B1 (en) * 1998-11-24 2001-07-17 Vantis Corporation Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
SG93278A1 (en) * 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
TW426980B (en) * 1999-01-23 2001-03-21 Lucent Technologies Inc Wire bonding to copper
JP2000216184A (ja) * 1999-01-25 2000-08-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
JP3542517B2 (ja) * 1999-04-27 2004-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6107185A (en) * 1999-04-29 2000-08-22 Advanced Micro Devices, Inc. Conductive material adhesion enhancement in damascene process for semiconductors
US6204165B1 (en) * 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
US6410435B1 (en) * 1999-10-01 2002-06-25 Agere Systems Guardian Corp. Process for fabricating copper interconnect for ULSI integrated circuits
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
EP1328973A2 (en) * 2000-10-03 2003-07-23 Broadcom Corporation High-density metal capacitor using dual-damascene copper interconnect
US6348732B1 (en) * 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
JP2002222928A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置
US6649993B2 (en) * 2001-03-16 2003-11-18 Agilent Technologies, Inc. Simplified upper electrode contact structure for PIN diode active pixel sensor
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability
JP2002329722A (ja) * 2001-04-27 2002-11-15 Nec Corp 半導体装置及びその製造方法
US6979896B2 (en) * 2001-10-30 2005-12-27 Intel Corporation Power gridding scheme
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US20030218259A1 (en) * 2002-05-21 2003-11-27 Chesire Daniel Patrick Bond pad support structure for a semiconductor device
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells

Also Published As

Publication number Publication date
GB2401245B (en) 2006-12-20
GB0404852D0 (en) 2004-04-07
GB2427074B (en) 2007-06-27
JP5258142B2 (ja) 2013-08-07
JP2004320018A (ja) 2004-11-11
KR20040089496A (ko) 2004-10-21
JP2012054588A (ja) 2012-03-15
GB2401245A (en) 2004-11-03
TW200503168A (en) 2005-01-16
GB0615199D0 (en) 2006-09-06
TWI344685B (en) 2011-07-01
US7566964B2 (en) 2009-07-28
US20040201101A1 (en) 2004-10-14
GB2427074A (en) 2006-12-13

Similar Documents

Publication Publication Date Title
US20210074636A1 (en) Patterning approach for improved via landing profile
US7592703B2 (en) RF and MMIC stackable micro-modules
US8390125B2 (en) Through-silicon via formed with a post passivation interconnect structure
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
US7777333B2 (en) Structure and method for fabricating flip chip devices
US9287345B2 (en) Semiconductor structure with thin film resistor and terminal bond pad
CN102867777B (zh) 在半导体衬底中形成接地硅通孔
US6762115B2 (en) Chip structure and process for forming the same
CN109192718B (zh) 多晶圆键合结构及键合方法
US20090224405A1 (en) Through via process
JP4125485B2 (ja) 新規なパッシベーション構造とその製造方法
US6677235B1 (en) Silicon die with metal feed through structure
US7186637B2 (en) Method of bonding semiconductor devices
JP4034482B2 (ja) 多層配線構造体及び半導体装置の製造方法
US20020068385A1 (en) Method for forming anchored bond pads in semiconductor devices and devices formed
JP2001313372A (ja) キャパシタ構造およびその製造方法
JP5429764B2 (ja) チップ及びチップの製造方法
JP2001244268A (ja) 集積回路
JP5701835B2 (ja) 相互接続構造体を有するチップ
JPH0577185B2 (ko)
JP2012129570A (ja) チップの製造方法
JP2002270686A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8