CN109192718B - 多晶圆键合结构及键合方法 - Google Patents

多晶圆键合结构及键合方法 Download PDF

Info

Publication number
CN109192718B
CN109192718B CN201810988451.9A CN201810988451A CN109192718B CN 109192718 B CN109192718 B CN 109192718B CN 201810988451 A CN201810988451 A CN 201810988451A CN 109192718 B CN109192718 B CN 109192718B
Authority
CN
China
Prior art keywords
unit
wafer
layer
bonding
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810988451.9A
Other languages
English (en)
Other versions
CN109192718A (zh
Inventor
叶国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810988451.9A priority Critical patent/CN109192718B/zh
Publication of CN109192718A publication Critical patent/CN109192718A/zh
Priority to US16/249,118 priority patent/US10930619B2/en
Application granted granted Critical
Publication of CN109192718B publication Critical patent/CN109192718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种多晶圆键合结构及键合方法。所述多晶圆键合结构包括第一单元和第二单元，第一单元中的各晶圆的金属层与第一单元互连层电连接，第一单元中的第一键合层与所述第一单元互连层电连接，第二单元中的第二键合层与第二单元的金属层电连接，且第一键合层与第二键合层相接触以实现电连接，由此实现第一单元互连层、第一键合层、第二键合层以及各晶圆的金属层的电连接，无需采用外部引线结构，多晶圆键合结构的互连结构均设置于晶圆内部，相比于现有技术来说，互连距离短，信号传输速率快，功耗低，有利于实现高密度多晶圆集成以及多功能晶圆集成。

Description

多晶圆键合结构及键合方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种多晶圆键合结构及键合方法。
背景技术
在高度集成化的半导体发展的趋势下，三维封装技术是提高集成度和信号互连速度的有效途径。常见的三维封装形式有两种，一种为基于引线键合的芯片堆叠，采用外部引线的方式实现互连；另一种为封装堆叠，通过器件之间的焊球焊接等实现互连。然而，芯片堆叠和封装堆叠方式所采用的引线键合及焊球焊接的互连距离较长，信号传输慢，信号延迟较大，且功率损耗较大。另外，引线和焊球也占用了较大的封装空间，不利于提高集成密度。
发明内容
本发明的目的在于减小晶圆间的互连距离，从而提高传输速率，降低功耗。
本发明的另一目的在于减小了多晶圆封装体积，提高了晶圆的集成度。
为解决上述技术问题，本发明提供的多晶圆键合结构，包括：第一单元和第二单元；所述第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，所述第二单元包括至少一个晶圆，所述第一单元上晶圆与所述第二单元相互键合；所述多晶圆键合结构中每个晶圆均包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；
所述第一单元中还包括第一单元TSV孔以及填充在所述第一单元TSV孔中的第一单元互连层，所述第一单元互连层通过所述第一单元TSV孔分别与所述第一单元上晶圆和第一单元下晶圆的金属层电连接；所述第一单元上晶圆还包括覆盖所述第一单元互连层的第一钝化层、贯穿所述第一钝化层的第一引出孔以及填充在所述第一引出孔中的第一键合层，所述第一键合层与所述第一单元互连层相接触以实现电连接；所述第二单元中与所述第一单元上晶圆相键合的晶圆还包括第二钝化层、贯穿所述第二钝化层的第二引出孔以及填充在所述第二引出孔中的第二键合层，所述第二键合层与所述第二单元的金属层电连接；所述第一键合层与所述第二键合层相接触以实现电连接；
所述多晶圆键合结构还包括第一沟槽和引出层，所述第一沟槽贯穿所述多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于所述最顶层的晶圆的金属层上方，所述最顶层的晶圆的金属层与所述第二键合层电连接，所述引出层形成于所述第一沟槽底部并与所述最顶层的晶圆的金属层电连接。
本发明还提供多晶圆键合方法，包括：
提供第一单元，所述第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，所述第一单元上晶圆和第一单元下晶圆均包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；所述第一单元中还包括第一单元TSV孔以及填充在所述第一单元TSV孔中的第一单元互连层，所述第一单元互连层通过所述第一单元TSV孔分别与所述第一单元上晶圆和第一单元下晶圆的金属层电连接；所述第一单元上晶圆还包括覆盖所述第一单元互连层的第一钝化层、贯穿所述第一钝化层的第一引出孔以及填充在所述第一引出孔中的第一键合层，所述第一键合层与所述第一单元互连层相接触以实现电连接；
提供第二单元，所述第二单元包括至少一个晶圆，所述第二单元的晶圆包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；所述第二单元中需与所述第一单元上晶圆相键合的晶圆还包括第二钝化层、贯穿所述第二钝化层的第二引出孔以及填充在所述第二引出孔中的第二键合层，所述第二键合层与所述第二单元的金属层电连接；
将所述第一单元和第二单元键合，所述第一单元上晶圆与所述第二单元相互键合，所述第一键合层与所述第二键合层相接触以实现电连接；
形成第一沟槽和引出层，所述第一沟槽贯穿所述多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于所述最顶层的晶圆的金属层上方，所述最顶层的晶圆的金属层与所述第二键合层电连接，所述引出层形成于所述第一沟槽底部并与所述最顶层的晶圆的金属层电连接。
本发明提供一种多晶圆键合结构及键合方法。所述多晶圆键合结构包括第一单元和第二单元，第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，第二单元包括至少一个晶圆，第一单元上晶圆与第二单元相互键合；第一单元中的各晶圆的金属层与第一单元互连层连接，第一单元中的第一键合层与所述第一单元互连层电连接，第二单元中的第二键合层与第二单元的金属层电连接，且第一键合层与第二键合层相接触以实现电连接，由此实现第一单元互连层、第一键合层、第二键合层以及各晶圆的金属层的电连接，无需采用外部引线结构，多晶圆键合结构的互连结构均设置于晶圆内部，相比于现有技术来说，互连距离短，信号传输速率快，功耗低，有利于实现高密度多晶圆集成以及多功能晶圆集成。
另外，形成第一沟槽和引出层，引出层形成于第一沟槽底部并与最顶层的晶圆的金属层电连接，通过在第一沟槽底部形成引出层省去了常规工艺中先在整个沟槽中填充金属层(例如铜)之后再做引出层中的填充金属层(例如铜)工序，有利于降低成本。
附图说明
图1为本发明实施例一的第一单元的剖面示意图；
图2为本发明实施例一的多晶圆键合结构的剖面示意图；
图3为本发明实施例二的第二单元的剖面示意图；
图4为本发明实施例二的多晶圆键合结构的剖面示意图；
图5为本发明实施例三的多晶圆键合结构的剖面示意图；
图6为本发明实施例四的第四单元的剖面示意图；
图7为本发明实施例四的多晶圆键合结构的剖面示意图；
图8为本发明实施例五的多晶圆键合结构的剖面示意图；
图9为本发明实施例六的相互键合的第三单元和第四单元的剖面示意图；
图10为本发明实施例六的多晶圆键合结构的剖面示意图；
图11为本发明实施例七的多晶圆键合结构的剖面示意图；
图12为本发明实施例八的多晶圆键合结构的剖面示意图；
图13为本发明实施例九的多晶圆键合结构的剖面示意图。
其中，附图标记如下：
1000-第一单元；1030-第一单元TSV孔；1040-第一单元互连层；1010-第一单元下晶圆；1011-衬底；1012-介质层；1013-金属层；1014-刻蚀停止层；1015-第一单元下晶圆钝化层；1016-第一单元第一连接孔；1017-第一单元第一连接层；1016’-第一单元第二连接孔；1017’-第一单元第二连接层；1018-刻蚀停止层；1019a-第一单元下钝化层；1019b-第一单元下引出孔；1019c-第一单元下键合层；1020-第一单元上晶圆；1021-衬底；1022-介质层；1023-金属层；1024-刻蚀停止层；1025-绝缘层；1026-隔离层；1027-第一钝化层；1028-第一引出孔；1029-第一键合层；
2027-第二钝化层；2028-第二引出孔；2029-第二键合层；
2100-第二单元；2111-衬底；2112-介质层；2113-金属层；2114-刻蚀停止层；
2200-第二单元；2230-第二单元TSV孔；2240-第二单元互连层；2210-第二单元下晶圆；2211-衬底；2212-介质层；2213-金属层；2214-刻蚀停止层；2215-第二单元下晶圆钝化层；2216-第二单元下连接孔；2217-第二单元下连接层；2218-刻蚀停止层；2220-第二单元上晶圆；2221-衬底；2222-介质层；2223-金属层；2224-刻蚀停止层；2225-绝缘层；2226-隔离层；2227-第二单元上钝化层；2228-第二单元上引出孔；2229-第二单元上键合层；
2300-第二单元；2311-衬底；2312-介质层；2313-金属层；2314-刻蚀停止层；2315-第二单元连接孔；2316-第二单元连接层；2317-刻蚀停止层；2318-第二单元上钝化层；2319-第二单元上引出孔；2320-第二单元上键合层；2321-第二单元下钝化层；2322-第二单元下引出孔；2323-第二单元下键合层；
3000-第三单元；3011-衬底；3012-介质层；3013-金属层；3014-刻蚀停止层；3015-第三单元钝化层；3016-第三单元引出孔；3017-第三单元键合层；
4000-第四单元；4030-第四单元TSV孔；4040-第四单元互连层；4010-第四单元下晶圆；4011-衬底；4012-介质层；4013-金属层；4014-刻蚀停止层；4015-第四单元下晶圆钝化层；4016-第四单元下连接孔；4017-第四单元下连接层；4018-刻蚀停止层；4019a-第四单元下钝化层；4019b-第四单元下引出孔；4019c-第四单元下键合层；4020-第四单元上晶圆；4021-衬底；4022-介质层；4023-金属层；4024-刻蚀停止层；4025-绝缘层；4026-隔离层；4027-第四单元上钝化层；4028-第四单元上引出孔；4029-第四单元上键合层；
5001-第一沟槽；5002-引出层；5003-第一开孔。
具体实施方式
以下结合附图以及具体实施例对本发明提供的多晶圆键合结构及键合方法作进一步详细说明。根据下面说明，本发明的优点以及特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种多晶圆键合结构，包括第一单元和第二单元；
所述第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，所述第二单元包括至少一个晶圆，所述第一单元上晶圆与所述第二单元相互键合；所述多晶圆键合结构中每个晶圆均包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；
所述第一单元中还包括第一单元TSV孔以及填充在所述第一单元TSV孔中的第一单元互连层，所述第一单元互连层通过所述第一单元TSV孔分别与所述第一单元上晶圆和第一单元下晶圆的金属层电连接；所述第一单元上晶圆还包括覆盖第一单元互连层的第一钝化层、贯穿所述第一钝化层的第一引出孔以及填充在所述第一引出孔中的第一键合层，所述第一键合层与所述第一单元互连层相接触以实现电连接；所述第二单元中与所述第一单元上晶圆相键合的晶圆还包括第二钝化层、贯穿所述第二钝化层的第二引出孔以及填充在所述第二引出孔中的第二键合层，所述第二键合层与所述第二单元的金属层电连接；所述第一键合层与所述第二键合层相接触以实现电连接；
所述多晶圆键合结构还包括第一沟槽和引出层，所述第一沟槽贯穿所述多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于所述最顶层的晶圆的金属层上方，所述最顶层的晶圆的金属层与所述第二键合层电连接，所述引出层形成于所述第一沟槽底部并与所述最顶层的晶圆的金属层电连接。
本发明实施例还提供多晶圆键合方法，包括：
提供第一单元，所述第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，所述第一单元上晶圆和第一单元下晶圆均包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；所述第一单元中还包括第一单元TSV孔以及填充在所述第一单元TSV孔中的第一单元互连层，所述第一单元互连层通过所述第一单元TSV孔分别与所述第一单元上晶圆和第一单元下晶圆的金属层电连接；所述第一单元上晶圆还包括覆盖所述第一单元互连层的第一钝化层、贯穿所述第一钝化层的第一引出孔以及填充在所述第一引出孔中的第一键合层，所述第一键合层与所述第一单元互连层相接触以实现电连接；
提供第二单元，所述第二单元包括至少一个晶圆，所述第二单元的晶圆包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；所述第二单元中需与所述第一单元上晶圆相键合的晶圆还包括第二钝化层、贯穿所述第二钝化层的第二引出孔以及填充在所述第二引出孔中的第二键合层，所述第二键合层与所述第二单元的金属层电连接；
将所述第一单元和第二单元键合，所述第一单元上晶圆与所述第二单元相互键合，所述第一键合层与所述第二键合层相接触以实现电连接；
形成第一沟槽和引出层，所述第一沟槽贯穿所述多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于所述最顶层的晶圆的金属层上方，所述最顶层的晶圆的金属层与所述第二键合层电连接，所述引出层形成于所述第一沟槽底部并与所述最顶层的晶圆的金属层电连接。
本发明实施例提供的多晶圆键合结构无需采用外部引线结构，多晶圆键合结构的互连结构均设置于晶圆内部，相比于现有技术来说，互连距离短，信号传输速率快，功耗低，有利于实现高密度多晶圆集成以及多功能晶圆集成。
另外，形成第一沟槽和引出层，引出层形成于第一沟槽底部并与最顶层的晶圆的金属层电连接，通过在第一沟槽底部形成引出层省去了常规工艺中先在整个沟槽中填充金属层(例如铜)之后再做引出层中的填充金属层(例如铜)工序，有利于降低成本。
实施例一
图1为本实施例的第一单元的剖面示意图，图2为本实施例的多晶圆键合结构的剖面示意图。如图1和图2所示，本实施例提供一种多晶圆键合结构，包括相互键合的第一单元1000和第二单元2100。第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2100包括包括一个第二单元晶圆，本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020和第二单元晶圆，第二单元晶圆作为多晶圆键合结构中最顶层的晶圆。
具体如图1所示，第一单元上晶圆1020包括衬底1021、位于衬底1021表面的介质层1022以及嵌设于介质层1022中的金属层1023；第一单元下晶圆1010包括衬底1011、位于衬底1011表面的介质层1012以及嵌设于介质层1012中的金属层1013。第一单元1000还包括第一单元TSV孔1030以及填充在第一单元TSV孔1030中的第一单元互连层1040，第一单元互连层1040通过第一单元TSV孔1030分别与第一单元上晶圆1020的金属层1023和第一单元下晶圆1010的金属层1013电连接；第一单元上晶圆1020还包括覆盖第一单元互连层1040的第一钝化层1027、贯穿第一钝化层1027的第一引出孔1028以及填充在第一引出孔1028中的第一键合层1029，第一键合层1029与第一单元互连层1040相接触以实现电连接。
其中，第一钝化层1027例如是氮化硅层，氮化硅层为硬膜能较好的保护晶圆表面，在第一单元互连层1040和第一钝化层1027之间还分布有隔离层1026，用于缓解第一钝化层1027的应力，所述隔离层1026例如是氧化硅层，氧化硅层致密性好，表面覆盖性好，用于提高氮化硅层的粘合力，同时缓解氮化硅层的应力，防止由于氮化硅层应力过大可能导致的晶圆上的芯片断裂。
具体如图2所示，第二单元2100包括一个第二单元晶圆，第二单元晶圆与第一单元上晶圆1020相互键合。第二单元晶圆包括衬底2111、位于衬底2111表面的介质层2112以及嵌设于介质层2112中的金属层2113。第二单元晶圆还包括覆盖其介质层2112的第二钝化层2027、贯穿第二钝化层2027和部分介质层2112的第二引出孔2028，以及填充第二引出孔2028的第二键合层2029，第二键合层2029与金属层2113电连接。
第一键合层1029与第二键合层2029相接触以实现电连接。
继续参考图2，所述多晶圆键合结构还包括第一沟槽5001和引出层5002，第一沟槽5001贯穿第二单元晶圆的衬底2111和部分介质层2112，并位于金属层2113上方，金属层2113与第二键合层2029电连接，引出层5002形成于第一沟槽5001底部并与金属层2113电连接。
进一步的，本实施例的多晶圆键合结构还包括第一开孔5003，第一开孔5003位于第一沟槽5001的底部且与第一沟槽5001连通，第一开孔5003位于金属层2113上方且暴露金属层2113，引出层5002通过第一开孔5003与金属层2113电连接，所述引出层5002的材料例如是铝。
本实施例，还提供一种多晶圆键合方法，包括：
提供第一单元1000，第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第一单元1000还包括第一单元TSV孔1030以及填充在第一单元TSV孔1030中的第一单元互连层1040，第一单元上晶圆1020还包括覆盖第一单元互连层1040的第一钝化层1027、贯穿第一钝化层1027的第一引出孔1028以及填充在第一引出孔1028中的第一键合层1029，第一键合层1029与第一单元互连层1040相接触以实现电连接。
提供第二单元2100，第二单元2100包括一个第二单元晶圆，第二单元晶圆包括衬底2111、位于衬底2111表面的介质层2112以及嵌设于介质层2112中的金属层2113。第二单元晶圆还包括覆盖其介质层2112的第二钝化层2027、贯穿第二钝化层2027和部分介质层2112的第二引出孔2028，以及填充第二引出孔2028的第二键合层2029，第二键合层2029与金属层2113电连接。
将所述第一单元1000和第二单元2100键合，第一单元上晶圆1020与第二单元晶圆相互键合，第一键合层1029与第二键合层2029相接触以实现电连接。
形成第一沟槽5001和引出层5002，第一沟槽5001贯穿第二单元晶圆的衬底2111和部分介质层2112，并位于金属层2113上方，金属层2113与第二键合层2029电连接，引出层5002形成于第一沟槽5001底部并与金属层2113电连接。
进一步的，形成第一沟槽5001和引出层5002的过程中还包括：形成第一开孔5003，第一开孔5003位于第一沟槽5001的底部且与第一沟槽5001连通，第一开孔5003位于金属层2113上方且暴露金属层2113，引出层5002通过第一开孔5003与金属层2113电连接，所述引出层5002的材料例如是铝。
进一步的，引出层5002的形成工艺包括：
沉积引出层，所述引出层填充第一开孔5003并覆盖第一沟槽5001的表面以及最顶层的晶圆的表面；
形成光阻，所述光阻填充第一沟槽5001并覆盖所述引出层的表面；
曝光及显影形成图形化的光阻，所述图形化的光阻覆盖所述第一沟槽的底部；
以所述图形化的光阻为掩模，采用干法刻蚀去除未遮挡的引出层；
去除图形化的光阻。
本实施例中，将3个晶圆(第一单元下晶圆1010、第一单元上晶圆1020和第二单元晶圆)键合，第一单元1000(两晶圆含TSV结构)与第二单元2100通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元晶圆的金属层2113引出端)相接触(端对端)实现电连接。
实施例二
图3为本实施例的第二单元的剖面示意图，图4为本实施例的多晶圆键合结构的剖面示意图。如图3和图4所示，一种多晶圆键合结构，包括相互键合的第一单元1000和第二单元2200，第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2200包括相互键合的第二单元上晶圆2220和第二单元下晶圆2210；第二单元上晶圆2220与第一单元上晶圆1020相互键合。本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020、第二单元上晶圆2220，以及第二单元下晶圆2210，第二单元下晶圆2210作为多晶圆键合结构中最顶层的晶圆。
本实施例的第一单元1000的结构与实施例一相同，在此不予赘述。
具体如图3所示，第二单元2200包括相互键合的第二单元上晶圆2220和第二单元下晶圆2210；第二单元上晶圆2220包括衬底2221、位于衬底2221表面的介质层2222以及嵌设于介质层2222中的金属层2223；第二单元下晶圆2210包括衬底2211、位于衬底2211表面的介质层2212以及嵌设于介质层2212中的金属层2213。第二单元2200还包括第二单元TSV孔2230以及填充在第二单元TSV孔2230中的第二单元互连层2240，第二单元互连层2240通过第二单元TSV孔2230分别与第二单元上晶圆2220的金属层2223和第二单元下晶圆2210的金属层2213电连接。
继续参考图4所示，第二钝化层2027位于第二单元上晶圆2220中并覆盖第二单元互连层2240，第二引出孔2028贯穿第二钝化层2027，第二键合层2029填充第二引出孔2028并与第二单元互连层2040电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
其中，第二钝化层2027例如是氮化硅层，氮化硅层为硬膜能较好的保护晶圆表面。进一步的，在第二单元互连层2040和第二钝化层2027之间还分布有隔离层2226，隔离层2226例如是氧化硅层，氧化硅层致密性好，表面覆盖性好，用于提高氮化硅层的粘合力，同时缓解氮化硅层的应力，防止由于氮化硅层应力过大可能导致的晶圆上的芯片断裂。
本实施例，还提供一种多晶圆键合方法，包括：
提供第一单元1000，第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第一单元1000还包括第一键合层1029；
提供第二单元2200，第二单元2200包括相互键合的第二单元上晶圆2220和第二单元下晶圆2210；第二单元2200还包括第二键合层2029；
将所述第一单元1000和第二单元2200键合，第二单元上晶圆2220与第一单元上晶圆1020相互键合，第一键合层1029与第二键合层2029相接触以实现电连接。
形成第一沟槽5001和引出层5002，第一沟槽5001贯穿第二单元下晶圆2210的衬底2211和部分介质层2212，并位于金属层2213上方，金属层2213与第二键合层2029电连接，引出层5002形成于第一沟槽5001底部并与金属层2213电连接。
本实施例中，将4个晶圆(第一单元下晶圆1010、第一单元上晶圆1020、第二单元上晶圆2220，以及第二单元下晶圆2210)键合，第一单元1000(两晶圆含TSV结构)与第二单元2200(两晶圆含TSV结构)通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元互连层2040引出端)相接触(端对端)实现电连接。
实施例三
图5为本实施例的多晶圆键合结构的剖面示意图；如图3和5所示，本实施例的多晶圆键合结构包括依次键合的第一单元1000、第二单元2200和第三单元3000。第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2200包括相互键合的第二单元上晶圆2220和第二单元下晶圆2210，第三单元3000包括第三单元晶圆，第二单元上晶圆2220与第三单元晶圆键合，第二单元下晶圆2210与第一单元上晶圆1020相互键合。本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020、第二单元下晶圆2210、第二单元上晶圆2220、第三单元晶圆，第三单元晶圆作为多晶圆键合结构中最顶层的晶圆。
本实施例的第一单元1000的结构与实施例一相同，在此不予赘述。
本实施例的第二单元2200的结构与图3所示的实施例二中第二单元类似，区别之处在于，第二单元下晶圆2210还包括贯穿其衬底2211且暴露出其金属层2213的第二单元下连接孔2216，以及填充在第二单元下连接孔2216中的第二单元下连接层2217；第二钝化层2027位于第二单元下晶圆2210中并覆盖第二单元下连接层2217。优选的，第二钝化层2027与第二单元下连接层2217之间分布有刻蚀停止层2218。第二引出孔2028贯穿第二钝化层2027并且与第二单元下连接孔2216连通，第二键合层2029填充第二引出孔2028并通过第二单元下连接层2217与第二单元下晶圆2210的金属层2213电连接；第二单元上晶圆2220还包括覆盖第二单元互连层2240的第二单元上钝化层2227、贯穿第二单元上钝化层2227的第二单元上引出孔2228，以及填充第二单元上引出孔2228的第二单元上键合层2229，第二单元上键合层2229与第二单元互连层2240电连接。
本实施例的第三单元晶圆包括衬底3011、位于衬底3011表面的介质层3012、嵌设于介质层3012中的金属层3013、覆盖介质层3012的第三单元钝化层3015、贯穿第三单元钝化层3015和部分介质层3012的第三单元引出孔3016，以及填充在第三单元引出孔3016中的第三单元键合层3017。
第三单元键合层3017与金属层3013电连接；第三单元键合层3017与第二单元上键合层2229相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
优选的，第三单元晶圆的介质层3012中嵌设分布有覆盖其金属层3013的刻蚀停止层3014，用以作为形成第三单元引出孔3016的刻蚀停止层。
本实施例，还提供一种多晶圆键合方法，包括：
提供第一单元1000，第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第一单元1000还包括第一键合层1029；
提供第二单元2200，第二单元2200包括相互键合的第二单元上晶圆2220和第二单元下晶圆2210；
形成第二单元下连接孔2216，所述第二单元下连接孔2216贯穿所述第二单元下晶圆的衬底2211且暴露出其金属层2213；
形成第二单元下连接层2217，所述第二单元下连接层2217填充所述第二单元下连接孔2216；
形成第二钝化层2027，所述第二钝化层2027位于所述第二单元下晶圆2210中并覆盖所述第二单元下连接层2217；
形成第二引出孔2028，所述第二引出孔2028贯穿所述第二钝化层2027并且与所述第二单元下连接孔2216连通；
形成第二键合层2029，所述第二键合层2029填充所述第二引出孔2028并通过所述第二单元下连接层2217与金属层2213电连接；
形成第二单元上钝化层2227，所述第二单元上钝化层2227位于所述第二单元上晶圆2220中并覆盖所述第二单元互连层2240；
形成第二单元上引出孔2228，所述第二单元上引出孔2228贯穿所述第二单元上钝化层2227；
形成第二单元上键合层2229，所述第二单元上键合层2229填充所述第二单元上引出孔2228并与所述第二单元互连层2240电连接；
提供第三单元3000，第三单元3000包括第三单元晶圆，第三单元晶圆还包括第三单元键合层3017；
将所述第二单元下晶圆2210与所述第一单元上晶圆1020键合，将所述第二单元上晶圆2220与所述第三单元晶圆键合，所述第三单元键合层3017与所述第二单元上键合层2229相接触以实现电连接；所述第一键合层1029与所述第二键合层2029相接触以实现电连接。
形成第一沟槽5001和引出层5002，第一沟槽5001贯穿第三单元晶圆的衬底3011和部分介质层3012，并位于金属层3013上方，引出层5002形成于第一沟槽5001底部并与金属层3013电连接。
本实施例中，将5个晶圆(第一单元下晶圆1010、第一单元上晶圆1020、第二单元下晶圆2210、第二单元上晶圆2220、第三单元晶圆)键合，第一单元1000(两晶圆含TSV结构)与第二单元2200(两晶圆含TSV结构)通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元下晶圆的金属层2213引出端)相接触(端对端)实现电连接；第三单元3000与第二单元2200(两晶圆含TSV结构)通过第三单元键合层3017(第三单元的金属层3013引出端)与第二单元上键合层2229(第二单元互连层2240引出端)相接触(端对端)实现电连接。
实施例四
图6为本实施例的第四单元的剖面示意图，图7为本实施例的多晶圆键合结构的剖面示意图。如图6和图7所示，一种多晶圆键合结构，包括依次键合的第一单元1000、第二单元2300和第四单元4000。
第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2300包括一个第二单元晶圆，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010。本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020、第二单元晶圆、第四单元上晶圆4020，以及第四单元下晶圆4010，第四单元下晶圆4010作为多晶圆键合结构中最顶层的晶圆。
本实施例的第一单元1000的结构与实施例一相同，在此不予赘述。
具体如图6所示，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010；第四单元上晶圆4020包括衬底4021、位于衬底4021表面的介质层4022以及嵌设于介质层4022中的金属层4023；第四单元下晶圆4010包括衬底4011、位于衬底4011表面的介质层4012以及嵌设于介质层4012中的金属层4013。第四单元4000还包括第四单元TSV孔4030以及填充在第四单元TSV孔4030中的第四单元互连层4040，第四单元互连层4040通过第四单元TSV孔4030分别与第四单元上晶圆4020的金属层4023和第四单元下晶圆4010的金属层4013电连接。
继续参考图7，第二单元2300包括一个第二单元晶圆；第二单元晶圆包括衬底2311、位于衬底2311表面的介质层2312、嵌设于介质层2312中的金属层2313、贯穿衬底2311并暴露金属层2313的第二单元连接孔2315、填充在第二单元连接孔2315中的第二单元连接层2316、覆盖第二单元连接层2316的第二单元上钝化层2318、贯穿第二单元上钝化层2318的第二单元上引出孔2319，以及填充第二单元上引出孔2319中的第二单元上键合层2320。第二单元上键合层2320通过第二单元连接层2316与第二单元晶圆的金属层2313电连接。第二钝化层2027位于所述第二单元晶圆中且覆盖其介质层2312，第二引出孔2028贯穿第二钝化层2027和部分介质层2312，第二键合层2029填充第二引出孔2028并与金属层2313电连接。
优选的，第二单元连接层2316与第二单元上钝化层2318之间分布有刻蚀停止层2317，用以作为形成第二单元上引出孔2319的刻蚀停止层。
优选的，在介质层2312中分布有覆盖金属层2313的刻蚀停止层2314。
第四单元上晶圆4020还包括覆盖第四单元互连层4040的第四单元上钝化层4027、贯穿第四单元上钝化层4027的第四单元上引出孔4028以及填充在第四单元上引出孔中4028的第四单元上键合层4029，第四单元上键合层4029与第四单元互连层4040电连接；
进一步的，第四单元上钝化层4027例如是氮化硅层，氮化硅层为硬膜能较好的保护晶圆表面。
进一步的，在第四单元互连层4040和第四单元上钝化层4027之间还分布有隔离层4026，隔离层4026例如是氧化硅层，用于缓解第四单元上钝化层4027例如是氮化硅层的应力。
第四单元上键合层4029与第二单元上键合层2320相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
本实施例中，将5个晶圆(第一单元下晶圆1010、第一单元上晶圆1020、第二单元晶圆、第四单元上晶圆4020，以及第四单元下晶圆4010)键合，第一单元1000(两晶圆含TSV结构)与第二单元2300通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元晶圆的金属层2313下引出端)相接触(端对端)实现电连接；第四单元4000(两晶圆含TSV结构)与第二单元2300通过第四单元上键合层4029(第四单元互连层4040引出端)与第二单元上键合层2320(第二单元晶圆的金属层2313上引出端)相接触(端对端)以实现电连接。
实施例五
图8为本实施例的多晶圆键合结构的剖面示意图。如图8所示，一种多晶圆键合结构，包括依次键合的第一单元1000、第二单元2300和第四单元4000。第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2300包括上下键合的两个第二单元晶圆，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010。本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020、两个第二单元晶圆、第四单元上晶圆4020，以及第四单元下晶圆4010，第四单元下晶圆4010作为多晶圆键合结构中最顶层的晶圆。
本实施例的第一单元1000的结构与实施例一相同，在此不予赘述。
本实施例的第四单元4000的结构与实施例四相同，在此不予赘述。
继续参考图8，第二单元2300包括上下键合的两个第二单元晶圆；
本实施例五的第二单元晶圆与实施例四中的第二单元晶圆相同，在此不予赘述。
每个第二单元晶圆均包括位于介质层2312上的第二单元下钝化层2321、贯穿第二单元下钝化层2321和部分介质层2312的第二单元下引出孔2322，以及填充第二单元下引出孔2322中的第二单元下键合层2323；第二单元下键合层2323与第二单元晶圆的金属层2313电连接。
在靠近第一单元上晶圆1020的第二单元晶圆中，第二单元下钝化层2321作为第二钝化层2027，第二单元下引出孔2322作为第二引出孔2028，第二单元下键合层2323作为第二键合层2029；
靠近第四单元的第二单元晶圆中的第二单元下键合层2323与第四单元上键合层4029相接触以实现电连接，两个第二单元晶圆中的第二单元上键合层2320相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
本实施例中，将6个晶圆(第一单元下晶圆1010、第一单元上晶圆1020、两个第二单元晶圆、第四单元上晶圆4020，以及第四单元下晶圆4010)键合，第一单元1000(两晶圆含TSV结构)与第二单元2300通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元晶圆的金属层2313下引出端)相接触(端对端)实现电连接；第四单元4000(两晶圆含TSV结构)与第二单元2300通过第四单元上键合层4029(第四单元互连层4040引出端)与第二单元下键合层2323(第二单元晶圆的金属层2313下引出端)相接触(端对端)以实现电连接。
实施例六
图9为本实施例的相互键合的第三单元和第四单元的剖面示意图；图10为本实施例的多晶圆键合结构的剖面示意图。如图9和图10所示，一种多晶圆键合结构，包括依次键合的第一单元1000、第二单元2300、第四单元4000和第三单元3000。第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2300包括一个第二单元晶圆，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010，第三单元3000包括第三单元晶圆。本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020、第二单元晶圆、第四单元下晶圆4010、第四单元上晶圆4020、以及第三单元晶圆，第三单元晶圆作为多晶圆键合结构中最顶层的晶圆。
本实施例的第一单元1000的结构与实施例一相同，在此不予赘述。
本实施例的第二单元2300的结构与实施例四相同，在此不予赘述。
本实施例的第三单元3000的结构与实施例三相同，在此不予赘述。
具体如图9所示，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010；第四单元上晶圆4020包括衬底4021、位于衬底4021表面的介质层4022以及嵌设于介质层4022中的金属层4023；第四单元下晶圆4010包括衬底4011、位于衬底4011表面的介质层4012以及嵌设于介质层4012中的金属层4013。第四单元4000还包括第四单元TSV孔4030以及填充在第四单元TSV孔4030中的第四单元互连层4040，第四单元互连层4040通过第四单元TSV孔4030分别与第四单元上晶圆4020的金属层4023和第四单元下晶圆4010的金属层4013电连接。
第四单元下晶圆4010还包括贯穿衬底4011且暴露金属层4013的第四单元下连接孔4016、填充在第四单元下连接孔4016中的第四单元下连接层4017、覆盖第四单元下连接层4017的第四单元下钝化层4019a、贯穿第四单元下钝化层4019a的第四单元下引出孔4019b，以及填充在第四单元下引出孔4019b中的第四单元下键合层4019c；第四单元下引出孔4019b与第四单元下连接孔4016连通，第四单元下键合层4019c通过第四单元下连接层4017与第四单元下晶圆的金属层4013电连接；
优选的，在介质层4012中分布有覆盖金属层4013的刻蚀停止层4014；
优选的，第四单元下钝化层4019a与四单元下连接层4017之间分布有刻蚀停止层4018。
第四单元上晶圆4020还包括覆盖第四单元互连层4040的第四单元上钝化层4027、贯穿第四单元上钝化层4027的第四单元上引出孔4028，以及填充第四单元上引出孔4028的第四单元上键合层4029，第四单元上键合层4029与第四单元互连层4030电连接。
进一步的，第四单元上钝化层4027例如是氮化硅层，氮化硅层为硬膜能较好的保护晶圆表面。
进一步的，在第四单元互连层4040和第四单元上钝化层4027之间还分布有隔离层4026，隔离层4026例如是氧化硅层，氧化硅层致密性好，表面覆盖性好，用于提高氮化硅层的粘合力，同时缓解氮化硅层的应力，防止由于氮化硅层应力过大可能导致的晶圆上的芯片断裂。
优选的，在介质层4022中分布有覆盖金属层4023的刻蚀停止层4024。
第三单元键合层3017与第四单元上键合层4029相接触以实现电连接。
继续参考图10，第四单元下键合层4019c与第二单元上键合层2320相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
本实施例中，将6个晶圆(第一单元下晶圆1010、第一单元上晶圆1020、第二单元晶圆、第四单元下晶圆4010、第四单元上晶圆4020、以及第三单元晶圆)键合，第一单元1000(两晶圆含TSV结构)与第二单元2300通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元晶圆的金属层2313下引出端)相接触(端对端)实现电连接；第四单元4000(两晶圆含TSV结构)与第二单元2300通过第四单元下键合层4019c(第四单元下晶圆的金属层4013引出端)与第二单元上键合层2320(第二单元晶圆的金属层2313上引出端)相接触以实现电连接。
实施例七
图11为本实施例的多晶圆键合结构的剖面示意图。如图11所示，一种多晶圆键合结构，包括依次键合的第二单元2100、第一单元1000、第四单元4000和第三单元3000。第二单元2100包括第二单元晶圆，第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010，第三单元3000包括第三单元晶圆。本实施例中，从下至上依次堆叠第二单元晶圆、第一单元上晶圆1020、第一单元下晶圆1010、第四单元下晶圆4010、第四单元上晶圆4020、以及第三单元晶圆，第三单元晶圆作为多晶圆键合结构中最顶层的晶圆。
本实施例的第二单元2100的结构与实施例一相同，在此不予赘述。
本实施例的相互键合的第三单元和第四单元的结构与实施例六相同，在此不予赘述。
本实施例的第一单元1000的结构与图1所示的实施例一中第一单元类似，区别之处在于，第一单元1000还包括贯穿第一单元下晶圆1010和部分介质层1022的第一单元第一连接孔1016、填充在第一单元第一连接孔1016中的第一单元第一连接层1017、覆盖第一单元第一连接层1017的第一单元下钝化层1019a、贯穿第一单元下钝化层1019a的第一单元下引出孔1019b以及填充在第一单元下引出孔1019b中的第一单元下键合层1019c。第一单元下引出孔1019b与第一单元第一连接孔1016连通；第一单元下键合层1019c通过第一单元第一连接层1017与第一单元上晶圆的金属层1023电连接。
第四单元下键合层4019c与第一单元下键合层1019c相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
本实施例中，将6个晶圆(第二单元晶圆、第一单元上晶圆1020、第一单元下晶圆1010、第四单元下晶圆4010、第四单元上晶圆4020、以及第三单元晶圆)键合，第一单元1000(两晶圆含TSV结构)与第二单元2100通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元晶圆的金属层2113引出端)相接触(端对端)实现电连接；第四单元4000(两晶圆含TSV结构)与第一单元1000(两晶圆含TSV结构)通过第四单元下键合层4019c(第四单元下晶圆的金属层4013引出端)与第一单元下键合层1019c(第一单元上晶圆1020的金属层1023引出端)相接触(端对端)以实现电连接。
实施例八
图12为本实施例的多晶圆键合结构的剖面示意图。如图12所示，一种多晶圆键合结构，包括依次键合的第二单元2100、第一单元1000、第四单元4000和第三单元3000。第二单元2100包括第二单元晶圆，第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第四单元4000包括相互键合的第四单元上晶圆4020和第四单元下晶圆4010，第三单元3000包括第三单元晶圆。本实施例中，从下至上依次堆叠第二单元晶圆、第一单元上晶圆1020、第一单元下晶圆1010、第四单元下晶圆4010、第四单元上晶圆4020、以及第三单元晶圆，第三单元晶圆作为多晶圆键合结构中最顶层的晶圆。
本实施例的第二单元2100的结构与实施例一相同，在此不予赘述。
本实施例的相互键合的第三单元和第四单元的结构与实施例六相同，在此不予赘述。
本实施例的第一单元1000的结构与图1所示的实施例一中第一单元类似，区别之处在于，所述第一单元1000还包括贯穿第一单元下晶圆的衬底1011和部分介质层1012的第一单元第二连接孔1016’、填充在第一单元第二连接孔1016’中的第一单元第二连接层1017’、覆盖第一单元第二连接层1017’的第一单元下钝化层1019a、贯穿第一单元下钝化层1019a的第一单元下引出孔1019b以及填充在第一单元下引出孔1019b中的第一单元下键合层1019c。第一单元下引出孔1019b与第一单元第二连接孔1016’连通；第一单元下键合层1019c通过第一单元第二连接层1017’与第一单元下晶圆的金属层1013电连接。
第四单元下键合层4019c与第一单元下键合层1019c相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
本实施例中，将6个晶圆(第二单元晶圆、第一单元上晶圆1020、第一单元下晶圆1010、第四单元下晶圆4010、第四单元上晶圆4020、以及第三单元晶圆)键合，第一单元1000(两晶圆含TSV结构)与第二单元2100通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(第二单元晶圆的金属层2113引出端)相接触(端对端)实现电连接；第四单元4000(两晶圆含TSV结构)与第一单元1000(两晶圆含TSV结构)通过第四单元下键合层4019c(第四单元下晶圆的金属层4013引出端)与第一单元下键合层1019c(第一单元下晶圆1010的金属层1013引出端)相接触(端对端)以实现电连接。
综合实施例六至八，均包括第一单元1000(两晶圆含TSV结构)，其中实施例六中第一键合层1029为第一单元互连层1040引出端、实施例七中第一单元下键合层1019c为第一单元上晶圆1020的金属层1023引出端、实施例八中第一单元下键合层1019c为第一单元下晶圆1010的金属层1013引出端。
可以得出，本发明实施例可从第一单元1000(两晶圆含TSV结构)中的三个金属层(第一单元上晶圆1020的金属层1023、第一单元下晶圆1010的金属层1013、第一单元互连层1040)中的任意一个引出键合层与其他单元键合实现电连接，灵活性较高。相应的可灵活应运在含类似两晶圆组成的TSV结构的其他键合单元中。
实施例九
如图13所示，本发明实施例九的多晶圆键合结构包括依次键合的第一单元1000、第二单元2300和第三单元3000依次键合；
第一单元1000包括相互键合的第一单元上晶圆1020和第一单元下晶圆1010，第二单元2300包括第二单元晶圆，第三单元3000包括第三单元晶圆。本实施例中，从下至上依次堆叠第一单元下晶圆1010、第一单元上晶圆1020、第二单元晶圆、以及第三单元晶圆，第三单元晶圆作为多晶圆键合结构中最顶层的晶圆。
本实施例的第一单元1000的结构与实施例一相同，在此不予赘述。
本实施例的第二单元2300的结构与实施例四相同，在此不予赘述。
本实施例的第三单元3000的结构与实施例三相同，在此不予赘述。
第三单元键合层3017与第二单元上键合层2320相接触以实现电连接；第一键合层1029与第二键合层2029相接触以实现电连接。
本实施例中，将4个晶圆(第一单元下晶圆1010、第一单元上晶圆1020、第二单元晶圆、以及第三单元晶圆)键合，第一单元1000(两晶圆含TSV结构)与第二单元2300通过第一键合层1029(第一单元互连层1040引出端)与第二键合层2029(金属层2313引出端)相接触(端对端)实现电连接。
本发明实施例一至九中的多晶圆键合结构均包括第一沟槽5001和引出层5002，第一沟槽5001贯穿多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于最顶层的晶圆的金属层上方，引出层5002形成于第一沟槽5001底部并与最顶层的晶圆的金属层电连接。通过在第一沟槽底部形成引出层省去了常规工艺中先在整个沟槽中填充金属层(例如铜)之后再做引出层中的填充金属层(例如铜)工序，有利于降低成本。
进一步的，本发明实施例一至九中的多晶圆键合结构均还包括第一开孔5003，第一开孔5003位于第一沟槽5001的底部且与第一沟槽5001连通，第一开孔5003位于最顶层的晶圆的金属层上方且暴露最顶层的晶圆的金属层，引出层5002通过第一开孔5003与最顶层的晶圆的金属层电连接。
本发明实施例一至九中的多晶圆键合结构为本发明的典型多晶圆键合结构，在堆叠的多晶圆总厚度允许的条件下，本发明实施例一至九中的多晶圆键合结构，可以重复堆叠键合各自实施例的多晶圆键合结构，也可以在实施例一至九中的多晶圆键合结构中组合堆叠不同实施例的多晶圆键合结构组成最终的多晶圆键合结构。
本发明实施例的多晶圆键合结构中，其中的晶圆可以为功能相同的晶圆，也可以为功能不同的晶圆，不同功能的晶圆键合封装在一起，使得多晶圆键合结构的产品功能更加优良和多元化。
应理解，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，不同晶圆的中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线以及通孔等等。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的结构相对应，所以描述的比较简单，相关之处参见结构部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (21)

1.一种多晶圆键合结构，其特征在于，包括第一单元和第二单元；
所述第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，所述第二单元包括至少一个晶圆，所述第一单元上晶圆与所述第二单元相互键合；所述多晶圆键合结构中每个晶圆均包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；
所述第一单元中还包括第一单元TSV孔以及填充在所述第一单元TSV孔中的第一单元互连层，所述第一单元互连层通过所述第一单元TSV孔分别与所述第一单元上晶圆和第一单元下晶圆的金属层电连接；所述第一单元上晶圆还包括覆盖所述第一单元互连层的第一钝化层、贯穿所述第一钝化层的第一引出孔以及填充在所述第一引出孔中的第一键合层，所述第一键合层与所述第一单元互连层相接触以实现电连接；所述第二单元中与所述第一单元上晶圆相键合的晶圆还包括第二钝化层、贯穿所述第二钝化层的第二引出孔以及填充在所述第二引出孔中的第二键合层，所述第二键合层与所述第二单元的金属层电连接；所述第一键合层与所述第二键合层相接触以实现电连接；
其中，所述第一单元TSV孔包括第一单元TSV上开孔、第一单元TSV中开孔和第一单元TSV下开孔；所述第一单元TSV中开孔贯穿所述第一单元上晶圆的衬底且暴露出所述第一单元上晶圆的金属层；所述第一单元TSV下开孔贯穿所述第一单元上晶圆和部分所述第一单元下晶圆的介质层且暴露出所述第一单元下晶圆的金属层；所述第一单元上晶圆的衬底背面设置有绝缘层；所述第一单元TSV上开孔贯穿部分厚度的所述绝缘层，所述第一单元TSV上开孔分别与所述第一单元TSV中开孔和所述第一单元TSV下开孔连通；所述第一单元互连层填充所述第一单元TSV上开孔、所述第一单元TSV中开孔和所述第一单元TSV下开孔；所述多晶圆键合结构还包括第一沟槽和引出层，所述第一沟槽贯穿所述多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于所述最顶层的晶圆的金属层上方，所述最顶层的晶圆的金属层与所述第二键合层电连接，所述引出层形成于所述第一沟槽底部并与所述最顶层的晶圆的金属层电连接。
2.如权利要求1所述的多晶圆键合结构，其特征在于，
所述第二单元包括一个第二单元晶圆，所述第二单元晶圆与所述第一单元上晶圆相互键合；所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；所述第二单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
3.如权利要求1所述的多晶圆键合结构，其特征在于，
所述第二单元包括相互键合的第二单元上晶圆和第二单元下晶圆；所述第二单元还包括第二单元TSV孔以及填充在所述第二单元TSV孔中的第二单元互连层，所述第二单元互连层通过所述第二单元TSV孔分别与所述第二单元上晶圆和第二单元下晶圆的金属层电连接。
4.如权利要求3所述的多晶圆键合结构，其特征在于，
所述第二钝化层位于所述第二单元上晶圆中并覆盖所述第二单元互连层，所述第二引出孔贯穿所述第二钝化层，所述第二键合层填充所述第二引出孔并与所述第二单元互连层电连接；
所述第二单元下晶圆作为所述多晶圆键合结构中最顶层的晶圆。
5.如权利要求3所述的多晶圆键合结构，其特征在于，
所述多晶圆键合结构还包括第三单元，所述第三单元包括第三单元晶圆；所述第二单元上晶圆与所述第三单元晶圆键合，所述第二单元下晶圆与所述第一单元上晶圆相互键合；
所述第二单元下晶圆还包括贯穿其衬底且暴露出其金属层的第二单元下连接孔，以及填充在所述第二单元下连接孔中的第二单元下连接层；
所述第二钝化层位于所述第二单元下晶圆中并覆盖所述第二单元下连接层，所述第二引出孔贯穿所述第二钝化层并且与所述第二单元下连接孔连通，所述第二键合层填充所述第二引出孔并通过所述第二单元下连接层与所述第二单元下晶圆的金属层电连接；
所述第二单元上晶圆还包括覆盖所述第二单元互连层的第二单元上钝化层、贯穿所述第二单元上钝化层的第二单元上引出孔，以及填充所述第二单元上引出孔的第二单元上键合层，所述第二单元上键合层与所述第二单元互连层电连接；
所述第三单元晶圆还包括覆盖其介质层的第三单元钝化层、贯穿所述第三单元钝化层和部分所述第三单元晶圆的介质层的第三单元引出孔，以及填充在所述第三单元引出孔中的第三单元键合层，所述第三单元键合层与所述第三单元晶圆的金属层电连接；
所述第三单元键合层与所述第二单元上键合层相接触以实现电连接；
所述第三单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
6.如权利要求1所述的多晶圆键合结构，其特征在于，
所述多晶圆键合结构还包括第四单元，所述第四单元包括相互键合的第四单元上晶圆和第四单元下晶圆；所述第四单元还包括第四单元TSV孔以及填充在所述第四单元TSV孔中的第四单元互连层，所述第四单元互连层通过所述第四单元TSV孔分别与所述第四单元上晶圆和第四单元下晶圆的金属层电连接。
7.如权利要求6所述的多晶圆键合结构，其特征在于，
所述第一单元、所述第二单元和所述第四单元依次键合；
所述第二单元包括一个第二单元晶圆；所述第二单元晶圆还包括贯穿其衬底并暴露其金属层的第二单元连接孔、填充在所述第二单元连接孔中的第二单元连接层、覆盖所述第二单元连接层的第二单元上钝化层、贯穿所述第二单元上钝化层的第二单元上引出孔，以及填充所述第二单元上引出孔中的第二单元上键合层；
所述第二单元上键合层通过所述第二单元连接层与所述第二单元晶圆的金属层电连接；
所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；
所述第四单元上晶圆还包括覆盖所述第四单元互连层的第四单元上钝化层、贯穿所述第四单元上钝化层的第四单元上引出孔以及填充在所述第四单元上引出孔中的第四单元上键合层，所述第四单元上键合层与所述第四单元互连层电连接；
所述第四单元上键合层与所述第二单元上键合层相接触以实现电连接；
所述第四单元下晶圆作为所述多晶圆键合结构中最顶层的晶圆。
8.如权利要求6所述的多晶圆键合结构，其特征在于，
所述第一单元、所述第二单元和所述第四单元依次键合；
所述第二单元包括上下键合的两个第二单元晶圆；所述第二单元晶圆还包括贯穿其衬底并暴露其金属层的第二单元连接孔、填充在所述第二单元连接孔中的第二单元连接层、覆盖所述第二单元连接层的第二单元上钝化层、贯穿所述第二单元上钝化层的第二单元上引出孔以及填充所述第二单元上引出孔中的第二单元上键合层；
所述第二单元上键合层通过所述第二单元连接层与所述第二单元晶圆的金属层电连接；
每个所述第二单元晶圆均包括位于其介质层上的第二单元下钝化层、贯穿所述第二单元下钝化层和部分所述第二单元晶圆的介质层的第二单元下引出孔，以及填充所述第二单元下引出孔中的第二单元下键合层；所述第二单元下键合层与所述第二单元晶圆的金属层电连接；
在靠近所述第一单元上晶圆的第二单元晶圆中，第二单元下钝化层作为所述第二钝化层，第二单元下引出孔作为所述第二引出孔，第二单元下键合层作为所述第二键合层；
所述第四单元上晶圆还包括覆盖所述第四单元互连层的第四单元上钝化层、贯穿所述第四单元上钝化层的第四单元上引出孔以及填充在所述第四单元上引出孔中的第四单元上键合层，所述第四单元上键合层与所述第四单元互连层电连接；
靠近所述第四单元的第二单元晶圆中的第二单元下键合层与所述第四单元上键合层相接触以实现电连接，两个所述第二单元晶圆中的第二单元上键合层相接触以实现电连接；
所述第四单元下晶圆作为所述多晶圆键合结构中最顶层的晶圆。
9.如权利要求1所述的多晶圆键合结构，其特征在于，
所述多晶圆键合结构还包括相互键合的第三单元和第四单元；
所述第三单元包括第三单元晶圆，所述第三单元晶圆还包括覆盖其介质层的第三单元钝化层、贯穿所述第三单元钝化层和部分所述第三单元晶圆的介质层的第三单元引出孔，以及填充在所述第三单元引出孔中的第三单元键合层，所述第三单元键合层与所述第三单元晶圆的金属层电连接；
所述第四单元包括相互键合的第四单元上晶圆和第四单元下晶圆；所述第四单元还包括第四单元TSV孔以及填充在所述第四单元TSV孔中的第四单元互连层，所述第四单元互连层通过所述第四单元TSV孔分别与所述第四单元上晶圆和第四单元下晶圆的金属层电连接；
所述第四单元下晶圆还包括贯穿其衬底且暴露其金属层的第四单元下连接孔、填充在所述第四单元下连接孔中的第四单元下连接层、覆盖所述第四单元下连接层的第四单元下钝化层、贯穿所述第四单元下钝化层的第四单元下引出孔，以及填充在所述第四单元下引出孔中的第四单元下键合层；所述第四单元下引出孔与所述第四单元下连接孔连通，所述第四单元下键合层通过所述第四单元下连接层与所述第四单元下晶圆的金属层电连接；
所述第四单元上晶圆还包括覆盖所述第四单元互连层的第四单元上钝化层、贯穿所述第四单元上钝化层的第四单元上引出孔，以及填充所述第四单元上引出孔的第四单元上键合层，所述第四单元上键合层与所述第四单元互连层电连接；
所述第三单元键合层与所述第四单元上键合层相接触以实现电连接。
10.如权利要求9所述的多晶圆键合结构，其特征在于，
所述多晶圆键合结构包括依次键合的所述第一单元、第二单元、第四单元和第三单元；
所述第二单元包括第二单元晶圆；所述第二单元晶圆还包括贯穿其衬底并暴露其金属层的第二单元连接孔、填充在所述第二单元连接孔中的第二单元连接层、覆盖所述第二单元连接层的第二单元上钝化层、贯穿所述第二单元上钝化层的第二单元上引出孔，以及填充所述第二单元上引出孔中的第二单元上键合层；
所述第二单元上键合层通过所述第二单元连接层与所述第二单元晶圆的金属层电连接；
所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；
所述第四单元下键合层与所述第二单元上键合层相接触以实现电连接；
所述第三单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
11.如权利要求9所述的多晶圆键合结构，其特征在于，
所述多晶圆键合结构包括依次键合的所述第二单元、第一单元、第四单元和第三单元；
所述第二单元包括第二单元晶圆，所述第二单元晶圆与所述第一单元上晶圆相互键合；所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；
所述第一单元还包括贯穿所述第一单元下晶圆和部分所述第一单元上晶圆的介质层的第一单元第一连接孔，以及填充在所述第一单元第一连接孔中的第一单元第一连接层；所述第一单元第一连接孔暴露出所述第一单元上晶圆的金属层；
所述第一单元还包括覆盖所述第一单元第一连接层的第一单元下钝化层、贯穿所述第一单元下钝化层的第一单元下引出孔以及填充在所述第一单元下引出孔中的第一单元下键合层；所述第一单元下引出孔与所述第一单元第一连接孔连通；所述第一单元下键合层通过所述第一单元第一连接层与所述第一单元上晶圆的金属层电连接；
所述第四单元下键合层与所述第一单元下键合层相接触以实现电连接；
所述第三单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
12.如权利要求9所述的多晶圆键合结构，其特征在于，
所述多晶圆键合结构包括依次键合的所述第二单元、第一单元、第四单元和第三单元；
所述第二单元包括第二单元晶圆，所述第二单元晶圆与所述第一单元上晶圆相互键合；所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；
所述第一单元还包括贯穿所述第一单元下晶圆的衬底和部分介质层的第一单元第二连接孔，以及填充在所述第一单元第二连接孔中的第一单元第二连接层；所述第一单元第二连接孔暴露出所述第一单元下晶圆的金属层；
所述第一单元还包括覆盖所述第一单元第二连接层的第一单元下钝化层、贯穿所述第一单元下钝化层的第一单元下引出孔以及填充在所述第一单元下引出孔中的第一单元下键合层；所述第一单元下引出孔与所述第一单元第二连接孔连通；所述第一单元下键合层通过所述第一单元第二连接层与所述第一单元下晶圆的金属层电连接；
所述第四单元下键合层与所述第一单元下键合层相接触以实现电连接；
所述第三单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
13.如权利要求1所述的多晶圆键合结构，其特征在于，所述多晶圆键合结构还包括第三单元，所述第一单元、所述第二单元和所述第三单元依次键合；
所述第二单元包括第二单元晶圆；所述第二单元晶圆还包括贯穿其衬底并暴露其金属层的第二单元连接孔、填充在所述第二单元连接孔中的第二单元连接层、覆盖第二单元连接层的第二单元上钝化层、贯穿所述第二单元上钝化层的第二单元上引出孔，以及填充所述第二单元上引出孔中的第二单元上键合层；
所述第二单元上键合层通过所述第二单元连接层与所述第二单元晶圆的金属层电连接；
所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；
所述第三单元晶圆还包括覆盖其介质层的第三单元钝化层、贯穿所述第三单元钝化层和部分所述第三单元晶圆的介质层的第三单元引出孔，以及填充在所述第三单元引出孔中的第三单元键合层，所述第三单元键合层与所述第三单元晶圆的金属层电连接；
所述第三单元键合层与所述第二单元上键合层相接触以实现电连接；
所述第三单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
14.如权利要求1至13中任一项所述的多晶圆键合结构，其特征在于，所述多晶圆键合结构还包括第一开孔，所述第一开孔位于所述第一沟槽的底部且与所述第一沟槽连通，所述第一开孔位于所述最顶层的晶圆的金属层上方且暴露所述最顶层的晶圆的金属层，所述引出层通过所述第一开孔与所述最顶层的晶圆的金属层电连接。
15.一种多晶圆键合方法，其特征在于，包括：
提供第一单元，所述第一单元包括相互键合的第一单元上晶圆和第一单元下晶圆，所述第一单元上晶圆和第一单元下晶圆均包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；所述第一单元中还包括第一单元TSV孔以及填充在所述第一单元TSV孔中的第一单元互连层，所述第一单元互连层通过所述第一单元TSV孔分别与所述第一单元上晶圆和第一单元下晶圆的金属层电连接；所述第一单元上晶圆还包括覆盖所述第一单元互连层的第一钝化层、贯穿所述第一钝化层的第一引出孔以及填充在所述第一引出孔中的第一键合层，所述第一键合层与所述第一单元互连层相接触以实现电连接；
其中，所述第一单元TSV孔包括第一单元TSV上开孔、第一单元TSV中开孔和第一单元TSV下开孔；所述第一单元TSV中开孔贯穿所述第一单元上晶圆的衬底且暴露出所述第一单元上晶圆的金属层；所述第一单元TSV下开孔贯穿所述第一单元上晶圆和部分所述第一单元下晶圆的介质层且暴露出所述第一单元下晶圆的金属层；所述第一单元上晶圆的衬底背面设置有绝缘层；所述第一单元TSV上开孔贯穿部分厚度的所述绝缘层，所述第一单元TSV上开孔分别与所述第一单元TSV中开孔和所述第一单元TSV下开孔连通；所述第一单元互连层填充所述第一单元TSV上开孔、所述第一单元TSV中开孔和所述第一单元TSV下开孔；
提供第二单元，所述第二单元包括至少一个晶圆，所述第二单元的晶圆包括衬底、位于所述衬底表面的介质层以及嵌设于所述介质层中的金属层；所述第二单元中需与所述第一单元上晶圆相键合的晶圆还包括第二钝化层、贯穿所述第二钝化层的第二引出孔以及填充在所述第二引出孔中的第二键合层，所述第二键合层与所述第二单元的金属层电连接；
将所述第一单元和第二单元键合，所述第一单元上晶圆与所述第二单元相互键合，所述第一键合层与所述第二键合层相接触以实现电连接；
形成第一沟槽和引出层，所述第一沟槽贯穿所述多晶圆键合结构中最顶层的晶圆的衬底和部分介质层，并位于所述最顶层的晶圆的金属层上方，所述最顶层的晶圆的金属层与所述第二键合层电连接，所述引出层形成于所述第一沟槽底部并与所述最顶层的晶圆的金属层电连接。
16.如权利要求15所述的多晶圆键合方法，其特征在于，所述第二单元包括一个第二单元晶圆，所述第二单元晶圆与所述第一单元上晶圆相互键合；所述第二钝化层位于所述第二单元晶圆中且覆盖其介质层，所述第二引出孔贯穿所述第二钝化层和部分所述第二单元晶圆的介质层，所述第二键合层填充所述第二引出孔并与所述第二单元晶圆的金属层电连接；所述第二单元晶圆作为所述多晶圆键合结构中最顶层的晶圆。
17.如权利要求15所述的多晶圆键合方法，其特征在于，所述第二单元包括相互键合的第二单元上晶圆和第二单元下晶圆；所述第二单元还包括第二单元TSV孔以及填充在所述第二单元TSV孔中的第二单元互连层，所述第二单元互连层通过所述第二单元TSV孔分别与所述第二单元上晶圆和第二单元下晶圆的金属层电连接。
18.如权利要求17所述的多晶圆键合方法，其特征在于，所述第二钝化层位于所述第二单元上晶圆中并覆盖所述第二单元互连层，所述第二引出孔贯穿所述第二钝化层，所述第二键合层填充所述第二引出孔并与所述第二单元互连层电连接；
所述第二单元下晶圆作为所述多晶圆键合结构中最顶层的晶圆。
19.如权利要求17所述的多晶圆键合方法，其特征在于，形成第一沟槽和引出层之前还包括：
提供第三单元，所述第三单元包括第三单元晶圆；所述第三单元晶圆包括衬底、位于所述衬底表面的介质层、嵌设于所述介质层中的金属层、覆盖所述介质层的第三单元钝化层、贯穿所述第三单元钝化层和部分所述介质层的第三单元引出孔，以及填充在所述第三单元引出孔中的第三单元键合层，所述第三单元键合层与所述第三单元晶圆的金属层电连接；
形成第二单元下连接孔，所述第二单元下连接孔贯穿所述第二单元下晶圆的衬底且暴露出其金属层；
形成第二单元下连接层，所述第二单元下连接层填充所述第二单元下连接孔；
形成第二钝化层，所述第二钝化层位于所述第二单元下晶圆中并覆盖所述第二单元下连接层；
形成第二引出孔，所述第二引出孔贯穿所述第二钝化层并且与所述第二单元下连接孔连通；
形成第二键合层，所述第二键合层填充所述第二引出孔并通过所述第二单元下连接层与所述第二单元下晶圆的金属层电连接；
形成第二单元上钝化层，所述第二单元上钝化层位于所述第二单元上晶圆中并覆盖所述第二单元互连层；
形成第二单元上引出孔，所述第二单元上引出孔贯穿所述第二单元上钝化层；
形成第二单元上键合层，所述第二单元上键合层填充所述第二单元上引出孔并与所述第二单元互连层电连接；
将所述第二单元下晶圆与所述第一单元上晶圆键合，将所述第二单元上晶圆与所述第三单元晶圆键合，所述第三单元键合层与所述第二单元上键合层相接触以实现电连接；所述第一键合层与所述第二键合层相接触以实现电连接。
20.如权利要求15至19中任一项所述的多晶圆键合方法，其特征在于，形成第一沟槽和引出层的过程中还包括：
形成第一开孔，所述第一开孔位于所述第一沟槽的底部且与所述第一沟槽连通，所述第一开孔位于所述最顶层的晶圆的金属层上方且暴露所述最顶层的晶圆的金属层，所述引出层通过所述第一开孔与所述最顶层的晶圆的金属层电连接。
21.如权利要求20所述的多晶圆键合方法，其特征在于，所述引出层的形成工艺包括：
沉积引出层，所述引出层填充所述第一开孔并覆盖所述第一沟槽的表面以及最顶层的晶圆的表面；
形成光阻，所述光阻填充所述第一沟槽并覆盖所述引出层的表面；
曝光及显影形成图形化的光阻，所述图形化的光阻覆盖所述第一沟槽的底部；
以所述图形化的光阻为掩模，采用干法刻蚀去除未遮挡的引出层；
去除所述图形化的光阻。
CN201810988451.9A 2018-08-28 2018-08-28 多晶圆键合结构及键合方法 Active CN109192718B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810988451.9A CN109192718B (zh) 2018-08-28 2018-08-28 多晶圆键合结构及键合方法
US16/249,118 US10930619B2 (en) 2018-08-28 2019-01-16 Multi-wafer bonding structure and bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810988451.9A CN109192718B (zh) 2018-08-28 2018-08-28 多晶圆键合结构及键合方法

Publications (2)

Publication Number Publication Date
CN109192718A CN109192718A (zh) 2019-01-11
CN109192718B true CN109192718B (zh) 2020-08-25

Family

ID=64916606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810988451.9A Active CN109192718B (zh) 2018-08-28 2018-08-28 多晶圆键合结构及键合方法

Country Status (2)

Country Link
US (1) US10930619B2 (zh)
CN (1) CN109192718B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166840B (zh) * 2018-08-28 2019-07-23 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN110767605B (zh) * 2019-11-04 2022-10-18 武汉新芯集成电路制造有限公司 一种金属衬垫的形成方法
CN111106022A (zh) * 2019-12-30 2020-05-05 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN111244057B (zh) * 2020-02-12 2021-01-22 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN111276469A (zh) * 2020-02-25 2020-06-12 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN113488392B (zh) * 2021-07-13 2022-08-02 武汉新芯集成电路制造有限公司 集成电路器件制造方法
US11869872B2 (en) * 2021-08-05 2024-01-09 Institute of semiconductors, Guangdong Academy of Sciences Chip stack packaging structure and chip stack packaging method
WO2023179845A1 (en) * 2022-03-22 2023-09-28 Huawei Digital Power Technologies Co., Ltd. Semiconductor power entity and method for producing such entity by hybrid bonding
CN114871084B (zh) * 2022-07-06 2022-10-28 南京声息芯影科技有限公司 数字信号输出的pmut单元、芯片和超声设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
TWI706550B (zh) * 2013-11-06 2020-10-01 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
US9455158B2 (en) * 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
US9741693B2 (en) * 2015-11-12 2017-08-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of forming the same
CN106711055B (zh) * 2016-12-29 2019-11-22 上海集成电路研发中心有限公司 一种混合键合方法
CN106653720A (zh) * 2016-12-30 2017-05-10 武汉新芯集成电路制造有限公司 一种混合键合结构及混合键合方法
CN107994043A (zh) * 2017-12-11 2018-05-04 德淮半导体有限公司 晶圆、堆叠式半导体装置及其制造方法

Also Published As

Publication number Publication date
US20200075550A1 (en) 2020-03-05
CN109192718A (zh) 2019-01-11
US10930619B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
CN109192718B (zh) 多晶圆键合结构及键合方法
US8426252B2 (en) Wafer level package having a stress relief spacer and manufacturing method thereof
US10867969B2 (en) Multi-wafer stacking structure and fabrication method thereof
KR101690841B1 (ko) 재배선을 갖는 적층 집적 회로
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
TWI399827B (zh) 堆疊晶粒的形成方法
TWI397972B (zh) Semiconductor device manufacturing method
US6379999B1 (en) Semiconductor device and method of manufacturing the same
US20050101116A1 (en) Integrated circuit device and the manufacturing method thereof
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
US7700410B2 (en) Chip-in-slot interconnect for 3D chip stacks
US11302662B2 (en) Semiconductor package with air gap and manufacturing method thereof
US6696357B2 (en) Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
CN109841576B (zh) 半导体器件、包括其的半导体晶片及半导体封装
CN115528007A (zh) 三维元件结构及其形成方法
US8907459B2 (en) Three-dimensional semiconductor integrated circuit device and method of fabricating the same
KR101084957B1 (ko) 구리 기술 상호연결 구조를 사용하는 집적 회로 디바이스의 알루미늄 패드 파워 버스 및 신호 루팅
CN113611685B (zh) 半导体封装结构及其制备方法
JP2011523203A (ja) 相互接続を伴うウェハレベルインテグレーションモジュール
CN112530899A (zh) 半导体器件及其制造方法
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
CN115497929A (zh) 半导体封装及其制造方法
JP2023521483A (ja) 半導体構造およびその製造方法
CN117936502A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China