CN109166840B - 多晶圆堆叠结构及其形成方法 - Google Patents

多晶圆堆叠结构及其形成方法 Download PDF

Info

Publication number
CN109166840B
CN109166840B CN201810988427.5A CN201810988427A CN109166840B CN 109166840 B CN109166840 B CN 109166840B CN 201810988427 A CN201810988427 A CN 201810988427A CN 109166840 B CN109166840 B CN 109166840B
Authority
CN
China
Prior art keywords
layer
aperture
wafer
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810988427.5A
Other languages
English (en)
Other versions
CN109166840A (zh
Inventor
曾甜
赵长林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810988427.5A priority Critical patent/CN109166840B/zh
Priority to US16/234,988 priority patent/US10784163B2/en
Publication of CN109166840A publication Critical patent/CN109166840A/zh
Application granted granted Critical
Publication of CN109166840B publication Critical patent/CN109166840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了多晶圆堆叠结构及其形成方法，第一介质层与第二介质层相互键合，第一互连层通过第一开孔与第二金属层和第一金属层电连接；第三介质层与绝缘层相互键合，第二互连层通过第二开孔与第三金属层和第一互连层电连接。不需晶圆间预留压焊引线空间，省去硅基板，实现多晶圆互连的同时，减少了多晶圆堆叠厚度，从而使多晶圆堆叠封装后的整体器件厚度减小，增加封装密度，满足半导体产品日益走向轻薄的要求。并且，半导体器件不再需要引线，省去了硅基板以及硅基板上若干共用焊盘的设计加工，有利于降低了成本，简化了工艺。

Description

多晶圆堆叠结构及其形成方法
技术领域
本发明属于集成电路制造技术领域，具体涉及多晶圆堆叠结构及其形成方法。
背景技术
在高度集成化的半导体发展的趋势下，多晶圆堆叠后常采用引线键合的方式实现多片晶圆间的互连，具体为多片晶圆在专用的硅基板上竖直方向堆叠，每片晶圆具有多个用于互连的焊盘，硅基板上具有多个共用焊盘，引线的一端压焊键合至晶圆的焊盘，引线的另一端都集中压焊键合在硅基板的共用焊盘上，从而实现多片晶圆间的互连。
但发明人发现，传统的多晶圆引线互连方式存在一些问题：首先，多晶圆堆叠往高密度发展厚度有限制要求，采用引线键合的多片晶圆间需预留压焊引线空间，硅基板本身也有一定的厚度，在一定程度上多晶圆堆叠后整体厚度较厚；另外，引线通常是采用金丝，成本较高；此外，硅基板不能适应多晶圆堆叠高密度发展越来越多的共用焊盘的需求。
发明内容
本发明的目的在于提供一种多晶圆堆叠结构，以减少多晶圆堆叠后的整体厚度。
本发明的另一目的在于，无需使用引线和硅基板，有利于降低了成本，简化了工艺。
为解决上述技术问题，本发明提供一种多晶圆堆叠结构，包括：
第一晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层；
第二晶圆，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层与所述第二介质层相互键合；
第一开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，并至少暴露出部分所述第二金属层和部分所述第一金属层；
第一互连层，所述第一互连层通过所述第一开孔与所述第二金属层和第一金属层电连接；
绝缘层，所述绝缘层位于所述第一衬底和所述第一互连层表面；
第三晶圆，所述第三晶圆包括第三衬底、第三介质层和第三金属层；所述第三介质层与所述绝缘层相互键合；
第二开孔，所述第二开孔贯穿所述第三衬底、所述第三介质层和所述绝缘层,并暴露出部分所述第一互连层和部分所述第三金属层；以及，
第二互连层，所述第二互连层通过所述第二开孔与所述第三金属层和所述第一互连层电连接。
本发明还提供了一种多晶圆堆叠结构的形成方法，包括：
提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；
形成第一开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，并至少暴露出部分所述第二金属层和部分所述第一金属层；
形成第一互连层，所述第一互连层通过所述第一开孔与所述第二金属层和第一金属层电连接；
形成绝缘层，所述绝缘层位于所述第一衬底和所述第一互连层表面；
提供第三晶圆，所述第三晶圆包括第三衬底、第三介质层和第三金属层；所述第三介质层与所述绝缘层相互键合；
形成第二开孔，所述第二开孔贯穿所述第三衬底、所述第三介质层和所述绝缘层,并暴露出部分所述第一互连层和部分所述第三金属层；以及，
形成第二互连层，所述第二互连层通过所述第二开孔与所述第三金属层和所述第一互连层电连接。
本发明提供了多晶圆堆叠结构及其形成方法中，第一介质层与第二介质层相互键合，第一互连层通过第一开孔与第二金属层和第一金属层电连接；第三介质层与绝缘层相互键合，第二互连层通过第二开孔与第三金属层和第一互连层电连接。本发明不需晶圆间预留压焊引线空间，省去硅基板，实现多晶圆互连的同时，减少了多晶圆堆叠厚度，从而使多晶圆堆叠封装后的整体器件厚度减小，增加封装密度，满足半导体产品日益走向轻薄的要求。并且，半导体器件不再需要引线，省去了硅基板以及硅基板上若干共用焊盘的设计加工，有利于降低了成本，简化了工艺。
附图说明
图1为本发明实施例的多晶圆堆叠结构的剖面示意图；
图2为本发明实施例的多晶圆堆叠结构的形成方法流程图；
图3为本发明实施例的两晶圆键合后示意图；
图4为本发明实施例的形成第一下开孔后的剖面示意图；
图5为本发明实施例的形成填充层后的剖面示意图；
图6为本发明实施例的涂覆光刻胶后的剖面示意图；
图7为本发明实施例的光刻胶图形化后的剖面示意图；
图8为本发明实施例的形成第一上开孔后的剖面示意图；
图9为本发明实施例的去除光刻胶后的剖面示意图；
图10为本发明实施例的去除填充层后的剖面示意图；
图11为本发明实施例的形成第一互连层后的剖面示意图；
图12为本发明实施例的形成绝缘层后的剖面示意图；
图13为本发明实施例的第三晶圆键合后的剖面示意图；
图14为本发明实施例的形成第二开孔后的剖面示意图；
其中，附图标记如下：
10-第一晶圆；
101-第一衬底；102-第一介质层；103-第一金属层；104-钝化层；105-绝缘层；102a-第一介质层第一部分；102b-第一介质层第二部分；
20-第二晶圆；
201-第二衬底；202-第二介质层；203-第二金属层；204-第二刻蚀停止层；205-钝化层；202a-第二介质层第一部分；202b-第二介质层第二部分；
30-第三晶圆；
301-第三衬底；302-第三介质层；303-第三金属层；304-钝化层；302a-第三介质层第一部分；302b-第三介质层第二部分；
41-第一开孔；41a-第一下开孔；41b-第一上开孔；42-第二开孔；42a-第二下开孔；42b-第二上开孔；
50-填充层；80-光刻胶；
61-第一互连层；62-第二互连层；
71-第一键合界面；72-第二键合界面。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件制作方法以及半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供一种多晶圆堆叠结构，如图1、图10和图14所示，包括：
第一晶圆10，所述第一晶圆10包括第一衬底101、第一介质层102和第一金属层103；
第二晶圆20，所述第二晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102与所述第二介质层202相互键合，形成第一键合界面71；
第一开孔41，所述第一开孔41贯穿所述第一衬底101、第一介质层102和部分厚度的第二介质层202，并至少暴露出部分所述第二金属层203和部分所述第一金属层103；
第一互连层61，所述第一互连层61通过所述第一开孔41与所述第二金属层203和第一金属层103电连接；
绝缘层105，所述绝缘层105位于所述第一衬底101和所述第一互连层61表面；
第三晶圆30，所述第三晶圆30包括第三衬底301、第三介质层302和第三金属层303；所述第三介质层302与所述绝缘层105相互键合，形成第二键合界面72；
第二开孔42，所述第二开孔42贯穿所述第三衬底301、所述第三介质层302和所述绝缘层105,并暴露出部分所述第一互连层61和部分所述第三金属层303；以及，
第二互连层62，所述第二互连层62通过所述第二开孔42与所述第三金属层303和所述第一互连层61电连接。
为了减少多晶圆堆叠互连后的整体厚度，第一介质层102与所述第二介质层202相互键合后，对所述第一晶圆10和/或所述第二晶圆20进行减薄；所述第三介质层302与所述绝缘层105相互键合后，对所述第三晶圆30进行减薄。
优选的，如图10所示，所述第一开孔41包括：
第一下开孔41a，所述第一下开孔41a贯穿所述第一衬底101、第一介质层102和部分厚度的第二介质层202，所述第一下开孔41a位于所述第二金属层203上方并暴露出部分所述第二金属层203；
第一上开孔41b，所述第一上开孔41b贯穿所述第一衬底101和部分厚度的第一介质层102，所述第一上开孔41b暴露出部分所述第一金属层103；
所述第一下开孔41a与所述第一上开孔41b连通，构成所述第一开孔41。
优选的，如图14所示，所述第二开孔42包括：
第二下开孔42a，所述第二下开孔42a贯穿所述第三衬底301、所述第三介质层302和所述绝缘层105,所述第二下开孔42a位于所述第一互连层61上方并暴露出部分所述第一互连层61；
第二上开孔42b，所述第二上开孔42b贯穿所述第三衬底301和部分厚度的所述第三介质层302，并暴露出部分所述第三金属层303；
所述第二下开孔42a与所述第二上开孔42b连通，构成所述第二开孔42。
优选的，如图1所示，所述第一介质层102包括第一介质层第一部分102a和第一介质层第二部分102b，所述第一金属层103嵌设于所述第一介质层第一部分102a和第一介质层第二部分102b之间；所述第二介质层202包括第二介质层第一部分202a和第二介质层第二部分202b，所述第二金属层203嵌设于所述第二介质层第一部分202a和第二介质层第二部分202b之间；所述第三介质层302包括第三介质层第一部分302a和第三介质层第二部分302b，所述第三金属层303嵌设于所述第三介质层第一部分302a和第三介质层第二部分302b之间；
所述第一晶圆还包括钝化层104，所述钝化层104位于所述第一金属层103与所述第一介质层第二部分102b之间；所述第二晶圆20还包括第二刻蚀停止层204，所述第二刻蚀停止层204位于所述第二金属层203与所述第二介质层第二部分202b之间；所述第三晶圆30还包括钝化层304，所述钝化层304位于所述第三金属层303与所述第三介质层第二部分302b之间。
本发明实施例提供的多晶圆堆叠结构的形成方法，如图2所示，包括：
提供键合后的第一晶圆10和第二晶圆20，所述第一晶圆10包括第一衬底101、第一介质层102和第一金属层103，所述第二晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102面向所述第二介质层202；
形成第一开孔41，所述第一开孔41贯穿所述第一衬底101、第一介质层102和部分厚度的第二介质层202，并至少暴露出部分所述第二金属层203和部分所述第一金属层103；
形成第一互连层61，所述第一互连层61通过所述第一开孔41与所述第二金属层203和第一金属层103电连接；
形成绝缘层105，所述绝缘层105位于所述第一衬底101和所述第一互连层61表面；
提供第三晶圆30，所述第三晶圆包括第三衬底301、第三介质层302和第三金属层303；所述第三介质层302与所述绝缘层105相互键合；
形成第二开孔42，所述第二开孔42贯穿所述第三衬底301、所述第三介质层302和所述绝缘层105,并暴露出部分所述第一互连层61和部分所述第三金属层303；以及，
形成第二互连层62，所述第二互连层62通过所述第二开孔42与所述第三金属层303和所述第一互连层61电连接。
需要说明的是，本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆在上面哪个晶圆在下面。
请注意，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
以下结合图3至图14以及图1所示，详细描述本发明实施例提供的多晶圆堆叠结构的形成方法。
如图3所示，提供键合后的第一晶圆10和第二晶圆20，所述第一晶圆10包括第一衬底101、第一介质层102和第一金属层103，所述第二晶圆20包括第二衬底201、第二介质层202和第二金属层203，所述第一介质层102面向所述第二介质层202，利用键合介质层界面薄膜的分子间化学力将两片晶圆进行键合，形成键合界面71。
进一步的，所述第一介质层102包括第一介质层第一部分102a和第一介质层第二部分102b，所述第一金属层103嵌设于所述第一介质层第一部分102a和第一介质层第二部分102b之间；所述第二介质层202包括第二介质层第一部分202a和第二介质层第二部分202b，所述第二金属层203嵌设于所述第二介质层第一部分202a和第二介质层第二部分202b之间。
更进一步的，所述第一晶圆10还包括钝化层104，所述钝化层104位于所述第一金属层103与所述第一介质层第二部分102b之间；所述第二晶圆20还包括第二刻蚀停止层204，所述第二刻蚀停止层204位于所述第二金属层203与所述第二介质层第二部分202b之间。所述第二晶圆20还包括位于第二介质层第二部分202b表面的钝化层205。该钝化层205例如是氮化硅层起保护第二晶圆20表面的作用，本实施例中，钝化层205与第一介质层第二部分102b相接触，进而形成第一键合界面71。
优选的，键合之后，对第一晶圆10和/或第二晶圆20进行减薄，以减小器件的厚度，一方面减薄后易于形成第一开孔41，另一方面减少键合后晶圆整体的厚度利于晶圆的高度集成。
接着，如图4所示，刻蚀形成若干第一下开孔41a，所述第一下开孔41a贯穿所述第一衬底101、第一介质层102和部分厚度的第二介质层202，所述第一下开孔41a位于所述第二金属层203上方并暴露出部分所述第二金属层203；
接着，如图5所示，形成填充层50，所述填充层50填充满所述第一下开孔41a以在后续刻蚀工艺中保护暴露出的部分所述第二金属层203；以及，
执行回刻蚀工艺，将所述填充层50减薄至上顶面不低于所述第一金属层103的上顶面。
所述填充层50优选流动性好的有机溶剂BARC(Bottom Anti ReflectiveCoating，底部抗反射涂层)。
接着，如图6和图7所示，涂覆光刻胶80，光刻胶80填充第一下开孔41a的填充层50上面的空间并覆盖第一衬底101的背面。之后，曝光显影去除第一下开孔41a中的光刻胶80并在第一衬底101背面形成位于部分第一金属层103和第二金属层203的上方的光刻胶开口。
接着，如图8和图9所示，以剩余的光刻胶80为掩膜，刻蚀形成若干第一上开孔41b，所述第一上开孔41b贯穿所述第一衬底101和部分厚度的第一介质层102，所述第一上开孔41b暴露出部分所述第一金属层103；刻蚀过程中，填充层50也被少许刻蚀。第一上开孔41b的横截面宽度大于第一下开孔41a的横截面宽度(本文所指横截面是指垂直于第一晶圆和第二晶圆进行剖切的截面)，并使第一上开孔41b暴露出部分所述第一金属层103，所述第一下开孔41a与所述第一上开孔41b连通，构成所述第一开孔41。之后，如图9所示，去除第一衬底101背面的光刻胶80。
接着，如图10所示，回刻蚀将所述第一下开孔41a中的填充层50去除。本实施例中，所述第一上开孔41b和第一下开孔41a均为倒梯形孔。
接着，如图11所示，形成第一互连层61，所述第一互连层61通过所述第一下开孔41a和第一上开孔41b与所述第二金属层203和第一金属层103电连接。所述第一互连层61为导电材料，可以为铜或铜合金，可采用电镀铜方式填充第一下开孔41a和第一上开孔41b，覆盖第一衬底101表面，并进行化学机械研磨平坦化处理。
接着，如图12所示，在所述第一衬底101和所述第一互连层61表面形成绝缘层105。
接着，如图13所示，提供第三晶圆30，所述第三晶圆包括第三衬底301、第三介质层302和第三金属层303；进一步的，所述第三介质层302包括第三介质层第一部分302a和第三介质层第二部分302b，所述第三金属层303嵌设于所述第三介质层第一部分302a和第三介质层第二部分302b之间；更进一步的，所述第三晶圆30还包括钝化层304，所述钝化层304位于所述第三金属层303与所述第三介质层第二部分302b之间。
对准所述第一晶圆10和所述第三晶圆30，使所述第三介质层302与所述绝缘层105相互键合。
接着，如图14所示，形成第二开孔42；首先，刻蚀形成第二下开孔42a，所述第二下开孔42a贯穿所述第三衬底301、所述第三介质层302和所述绝缘层105,所述第二下开孔42a位于所述第一互连层61上方并暴露出部分所述第一互连层61；
然后采用与刻蚀形成若干第一上开孔41b相同的方法，形成第二上开孔42b，所述第二上开孔42b贯穿所述第三衬底301和部分厚度的所述第三介质层302，并暴露出部分所述第三金属层303；
所述第二下开孔42a与所述第二上开孔42b连通，构成所述第二开孔42。
接着，继续参照图1所示，形成第二互连层62，所述第二互连层62通过所述第二开孔42与所述第三金属层303和所述第一互连层61电连接，从而实现第一晶圆、第二晶圆和第三晶圆的互连。根据实际需要可多次重复该晶圆堆叠结构，实现在多晶圆互连整体厚度要求限制下的更高密度的多晶圆堆叠以及互连，使最终多晶圆堆叠后的器件具有更强大功能。
综上所述，本发明多晶圆堆叠结构及方法，不需晶圆间预留压焊引线空间，省去硅基板，实现多晶圆互连的同时减少多晶圆堆叠厚度从而使多晶圆堆叠封装后的整体器件厚度减小，增加封装密度，使单位体积内容纳更多晶圆，满足半导体产品日益走向轻薄要求。而且，不再需要引线，省去了硅基板以及硅基板上若干共用焊盘的设计加工，降低了成本，简化了工艺。由此，提高了晶圆整合能力，将不同功能的晶圆(如RF、Memory、Logic、Sensors、Imagers)整合在一个封装体上，因此在性能、功能和尺寸上，可提供极大的优势。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种多晶圆堆叠结构，其特征在于，包括：
第一晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层；
第二晶圆，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层与所述第二介质层相互键合；
第一开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，并至少暴露出部分所述第二金属层和部分所述第一金属层；
第一互连层，所述第一互连层通过所述第一开孔与所述第二金属层和第一金属层电连接；
绝缘层，所述绝缘层位于所述第一衬底和所述第一互连层表面；
第三晶圆，所述第三晶圆包括第三衬底、第三介质层和第三金属层，所述第三介质层与所述绝缘层相互键合；
第二开孔，所述第二开孔贯穿所述第三衬底、所述第三介质层和所述绝缘层，并暴露出部分所述第一互连层和部分所述第三金属层；以及，
第二互连层，所述第二互连层通过所述第二开孔与所述第三金属层和所述第一互连层电连接，
其中：所述第一介质层包括第一介质层第一部分和第一介质层第二部分，所述第一金属层嵌设于所述第一介质层第一部分和第一介质层第二部分之间；所述第二介质层包括第二介质层第一部分和第二介质层第二部分，所述第二金属层嵌设于所述第二介质层第一部分和第二介质层第二部分之间；所述第三介质层包括第三介质层第一部分和第三介质层第二部分，所述第三金属层嵌设于所述第三介质层第一部分和第三介质层第二部分之间；
所述第一晶圆还包括钝化层，所述钝化层位于所述第一金属层与所述第一介质层第二部分之间；所述第二晶圆还包括第二刻蚀停止层，所述第二刻蚀停止层位于所述第二金属层与所述第二介质层第二部分之间；所述第三晶圆还包括钝化层，所述钝化层位于所述第三金属层与所述第三介质层第二部分之间。
2.如权利要求1所述的一种多晶圆堆叠结构，其特征在于，所述第一开孔包括：
第一下开孔，所述第一下开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第一下开孔位于所述第二金属层上方并暴露出部分所述第二金属层；以及，
第一上开孔，所述第一上开孔贯穿所述第一衬底和部分厚度的第一介质层，所述第一上开孔暴露出部分所述第一金属层；
所述第一下开孔与所述第一上开孔连通，构成所述第一开孔。
3.如权利要求1所述的一种多晶圆堆叠结构，其特征在于，所述第二开孔包括：
第二下开孔，所述第二下开孔贯穿所述第三衬底、所述第三介质层和所述绝缘层，所述第二下开孔位于所述第一互连层上方并暴露出部分所述第一互连层；以及，
第二上开孔，所述第二上开孔贯穿所述第三衬底和部分厚度的所述第三介质层，并暴露出部分所述第三金属层；
所述第二下开孔与所述第二上开孔连通，构成所述第二开孔。
4.一种多晶圆堆叠结构的形成方法，其特征在于，包括：
提供键合后的第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、第一介质层和第一金属层，所述第二晶圆包括第二衬底、第二介质层和第二金属层，所述第一介质层面向所述第二介质层；
形成第一开孔，所述第一开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，并至少暴露出部分所述第二金属层和部分所述第一金属层；
形成第一互连层，所述第一互连层通过所述第一开孔与所述第二金属层和第一金属层电连接；
形成绝缘层，所述绝缘层位于所述第一衬底和所述第一互连层表面；
提供第三晶圆，所述第三晶圆包括第三衬底、第三介质层和第三金属层，所述第三介质层与所述绝缘层相互键合；
形成第二开孔，所述第二开孔贯穿所述第三衬底、所述第三介质层和所述绝缘层,并暴露出部分所述第一互连层和部分所述第三金属层；以及，
形成第二互连层，所述第二互连层通过所述第二开孔与所述第三金属层和所述第一互连层电连接，
其中，形成第一开孔的步骤包括：
形成第一下开孔，所述第一下开孔贯穿所述第一衬底、第一介质层和部分厚度的第二介质层，所述第一下开孔位于所述第二金属层上方并暴露出部分所述第二金属层；
形成第一上开孔，所述第一上开孔贯穿所述第一衬底和部分厚度的第一介质层，所述第一上开孔暴露出部分所述第一金属层；
所述第一下开孔与所述第一上开孔连通，构成所述第一开孔；
其中，形成第一下开孔之后，形成第一上开孔之前，还包括：
形成填充层，所述填充层填充满所述第一下开孔；以及，
执行回刻蚀工艺，将所述填充层减薄至上顶面不低于所述第一金属层的上顶面。
5.如权利要求4所述的一种多晶圆堆叠结构的形成方法，其特征在于，所述填充层采用底部抗反射涂层。
6.如权利要求4或5所述的一种多晶圆堆叠结构的形成方法，其特征在于，形成第一互连层的步骤包括：
执行电镀工艺形成第一互连层，所述第一互连层填充所述第一开孔并覆盖所述第一衬底的表面；以及，
执行化学机械研磨工艺，去除所述第一衬底的表面的互连层并进行表面平坦化处理。
7.如权利要求4所述的一种多晶圆堆叠结构的形成方法，其特征在于，所述第一介质层与所述第二介质层相互键合后，对所述第一晶圆和/或所述第二晶圆进行减薄；所述第三介质层与所述绝缘层相互键合后，对所述第三晶圆进行减薄。
CN201810988427.5A 2018-08-28 2018-08-28 多晶圆堆叠结构及其形成方法 Active CN109166840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810988427.5A CN109166840B (zh) 2018-08-28 2018-08-28 多晶圆堆叠结构及其形成方法
US16/234,988 US10784163B2 (en) 2018-08-28 2018-12-28 Multi-wafer stacking structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810988427.5A CN109166840B (zh) 2018-08-28 2018-08-28 多晶圆堆叠结构及其形成方法

Publications (2)

Publication Number Publication Date
CN109166840A CN109166840A (zh) 2019-01-08
CN109166840B true CN109166840B (zh) 2019-07-23

Family

ID=64893073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810988427.5A Active CN109166840B (zh) 2018-08-28 2018-08-28 多晶圆堆叠结构及其形成方法

Country Status (2)

Country Link
US (1) US10784163B2 (zh)
CN (1) CN109166840B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491851A (zh) * 2019-08-22 2019-11-22 武汉新芯集成电路制造有限公司 第一晶圆及其形成方法、晶圆堆叠结构
US11211348B2 (en) 2019-08-22 2021-12-28 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. First wafer, fabricating method thereof and wafer stack
JP7398475B2 (ja) * 2020-01-07 2023-12-14 長江存儲科技有限責任公司 金属誘電体接合方法及び構造
CN112201573B (zh) * 2020-09-29 2024-04-12 武汉新芯集成电路制造有限公司 多层晶圆键合方法
CN113299629B (zh) * 2021-04-09 2023-07-25 浙江毫微米科技有限公司 链路单元及其制备方法、半导体封装结构
US11869872B2 (en) * 2021-08-05 2024-01-09 Institute of semiconductors, Guangdong Academy of Sciences Chip stack packaging structure and chip stack packaging method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960110B2 (en) * 2011-12-30 2018-05-01 Intel Corporation Self-enclosed asymmetric interconnect structures
US20130264688A1 (en) * 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
US8563403B1 (en) * 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9142581B2 (en) * 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers
DE102013106153B4 (de) * 2013-03-15 2020-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
US9455158B2 (en) * 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
CN105990315B (zh) * 2015-01-27 2019-01-29 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
CN104733398A (zh) * 2015-03-31 2015-06-24 武汉新芯集成电路制造有限公司 一种晶圆三维集成引线工艺
CN107316855A (zh) * 2016-04-27 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10367031B2 (en) * 2016-09-13 2019-07-30 Imec Vzw Sequential integration process
CN106356365A (zh) * 2016-10-10 2017-01-25 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
CN109148275A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN109192718B (zh) * 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆键合结构及键合方法
CN109192717B (zh) * 2018-08-28 2020-05-01 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN109148415B (zh) * 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法

Also Published As

Publication number Publication date
US20200075411A1 (en) 2020-03-05
CN109166840A (zh) 2019-01-08
US10784163B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
CN109166840B (zh) 多晶圆堆叠结构及其形成方法
US11289372B2 (en) 3D IC method and device
US9997497B2 (en) Through silicon via structure
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
KR101018419B1 (ko) 싱글 마스크 비아 방법 및 장치
CN109148415A (zh) 多晶圆堆叠结构及其形成方法
US20070254405A1 (en) 3D Interconnect with Protruding Contacts
US20090042365A1 (en) Three-dimensional face-to-face integration assembly
EP3903346B1 (en) Novel through silicon contact structure and method of forming the same
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
US7781887B2 (en) Semiconductor device including an interconnect
US10910345B2 (en) Semiconductor device with stacked die device
CN214672598U (zh) 三维半导体装置结构和三维半导体装置
CN109148275A (zh) 半导体器件及其制作方法
CN109166820A (zh) 半导体器件制作方法以及半导体器件
KR101247344B1 (ko) 반도체 패키지 및 이를 구비하는 반도체 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address