CN110491851A - 第一晶圆及其形成方法、晶圆堆叠结构 - Google Patents

第一晶圆及其形成方法、晶圆堆叠结构 Download PDF

Info

Publication number
CN110491851A
CN110491851A CN201910780406.9A CN201910780406A CN110491851A CN 110491851 A CN110491851 A CN 110491851A CN 201910780406 A CN201910780406 A CN 201910780406A CN 110491851 A CN110491851 A CN 110491851A
Authority
CN
China
Prior art keywords
layer
wafer
interconnection
interconnection layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910780406.9A
Other languages
English (en)
Inventor
胡杏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910780406.9A priority Critical patent/CN110491851A/zh
Priority to PCT/CN2019/119524 priority patent/WO2021031419A1/zh
Priority to US16/626,785 priority patent/US11211348B2/en
Publication of CN110491851A publication Critical patent/CN110491851A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种第一晶圆及其形成方法、晶圆堆叠结构，第一晶圆包括：第一衬底、位于第一衬底上的第一介质层、嵌设于第一介质层中的第一金属层、贯穿部分第一介质层并暴露出第一金属层的第一开关孔、填充第一开关孔并与第一金属层电连接的第一互连层、位于所述介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层。通过第一接触孔和第一开关孔分段填充各自的互连层，降低了在引出第一金属层的高深宽比的孔中采用电镀铜方式填充互连层的工艺难度，增大了工艺窗口。

Description

第一晶圆及其形成方法、晶圆堆叠结构
技术领域
本发明属于集成电路制造技术领域，具体涉及第一晶圆及其形成方法、晶圆堆叠结构。
背景技术
在高度集成化的半导体发展的趋势下，晶圆键合是实现晶圆集成的常用技术，晶圆键合同时还需实现晶圆之间的互连，实际工艺中，晶圆键合对键合的晶圆表面的平整度有较高的要求，因此键合之前需采用化学机械抛光(CMP)工艺对晶圆表面进行平坦化处理，随后采用刻蚀工艺形成互连孔，互连孔暴露出需互连的晶圆的金属层，在互连孔中通常采用电镀铜形成与所述金属层电连接的互连层。
在现有的工艺流程下，整个工艺能力会同时受到CMP的制程能力，刻蚀工艺制程能力以及电镀铜制程能力的制约。制约主要体现在如果晶圆键合之前的表面平整度较差，那么势必需要在晶圆表面形成较厚的介质层以弥补平整度较差，而较厚的介质层所需的CMP研磨量增加，为保证CMP平坦化后整个晶圆的一致性(平整度)，在厚度方向上又不能研磨太多，如此一来，研磨后需要保留较厚的介质层，而互连孔是通过刻蚀保留的介质层以暴露出金属层，保留的介质层厚度越厚，刻蚀深度越深，同一互连孔的CD(临界尺寸)下，深宽比越大，采用电镀铜的工艺填充难度较大，整个工艺窗口较小。
发明内容
本发明的目的在于提供一种第一晶圆及其形成方法、晶圆堆叠结构，降低了在高深宽比的孔中填充互连层的工艺难度，增大了工艺窗口。
为解决上述技术问题，本发明提供一种第一晶圆，包括：
第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层、贯穿部分所述第一介质层并暴露出所述第一金属层的第一开关孔、填充所述第一开关孔并与所述第一金属层电连接的第一互连层、位于所述第一介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层。
进一步的，所述第一互连层的材质包括：钨；所述第二互连层的材质包括：铜。
进一步的，所述第一接触孔与所述第一开关孔对应设置，且所述第一开关孔和所述第一接触孔各自包括多个间隔分布的孔。
本发明还提供一种第一晶圆的形成方法，包括：
提供第一衬底，所述第一衬底上形成有第一介质层，所述第一介质层中嵌设有第一金属层；
形成第一开关孔，所述第一开关孔贯穿部分所述第一介质层并暴露出所述第一金属层；
形成第一互连层，所述第一互连层填充所述第一开关孔并与所述第一金属层电连接；
形成第一绝缘层，所述第一绝缘层覆盖所述第一介质层和所述第一互连层表面；
形成第一接触孔，所述第一接触孔贯穿所述第一绝缘层，且暴露出所述第一互连层；以及，
形成第二互连层，所述第二互连层填充所述第一接触孔并与所述第一互连层电连接。
本发明还提供一种晶圆堆叠结构，包括：
第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层、贯穿部分所述第一介质层并暴露出所述第一金属层的第一开关孔、填充所述第一开关孔并与所述第一金属层电连接的第一互连层、位于所述第一介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层；
所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层、嵌设于所述第二介质层中的第二金属层，所述第一晶圆与所述第二晶圆键合，所述第一金属层与所述第二金属层电连接。
进一步的，所述第二介质层暴露出所述第二金属层的表面，所述第二晶圆的所述第二金属层与所述第一晶圆的所述第二互连层接触且电连接，并形成键合界面。
进一步的，所述第二晶圆还包括第二开关孔和第三互连层；所述第二开关孔贯穿部分所述第二介质层并暴露出所述第二金属层；所述第三互连层填充所述第二开关孔并与所述第二金属层电连接。
进一步的，所述第二晶圆的所述第三互连层与所述第一晶圆的所述第二互连层接触且电连接，并形成键合界面。
进一步的，所述第二晶圆还包括第二绝缘层、第二接触孔和第四互连层，所述第二绝缘层位于所述第二介质层和所述第三互连层表面；所述第二接触孔贯穿所述第二绝缘层且暴露出所述第三互连层；所述第四互连层填充所述第二接触孔；所述第四互连层与所述第三互连层电连接；所述第二晶圆的所述第四互连层与所述第一晶圆的所述第二互连层接触且电连接，并形成键合界面。
进一步的，所述晶圆堆叠结构还包括：第三晶圆，所述第三晶圆包括第三衬底、位于所述第三衬底上的第三介质层、嵌设于所述第三介质层中的第三金属层；所述第二晶圆与所述第三晶圆键合；所述第二晶圆和所述第三晶圆中形成有暴露出所述第三金属层和所述第二金属层的开孔，所述开孔中填充有第五互连层，所述第三金属层和所述第二金属层通过所述第五互连层电连接。
与现有技术相比，本发明具有如下有益效果：
本发明提供的第一晶圆及其形成方法、晶圆堆叠结构中，所述第一开关孔中填充有与所述第一金属层电连接的所述第一互连层；所述第一接触孔中填充有第二互连层；所述第二互连层与所述第一互连层电连接；通过第一接触孔中的第二互连层、第一开关孔中的第一互连层将所述第一晶圆中的第一金属层引出，即通过第一接触孔和第一开关孔分段填充各自的互连层，降低了在引出第一金属层的高深宽比的孔中采用电镀铜方式填充互连层的工艺难度，增大了工艺窗口。解决了待键合及互连的堆叠晶圆之间的互连孔较小尺寸时且深度较大，深孔填充难的问题。
附图说明
图1为本发明实施例的第一晶圆的剖面示意图；
图2为本发明实施例的第一晶圆的形成方法流程示意图；
图3至图8为本发明实施例的第一晶圆的形成方法各步骤示意图。
图9为本发明实施例的第一种晶圆堆叠结构的剖面示意图；
图10为本发明实施例的第二种晶圆堆叠结构的剖面示意图；
图11为本发明实施例的第三种晶圆堆叠结构的剖面示意图；
图12为本发明实施例的第四种晶圆堆叠结构的剖面示意图；
其中，附图标记如下：
10-第一晶圆；101-第一衬底；102-第一介质层；102a-第一介质层第一部分；102b-第一介质层第二部分；103-第一金属层；104-第一开关孔；105-第一互连层；106-第一绝缘层；107-第一钝化层；108-第二互连层；
20-第二晶圆；201-第二衬底；202-第二介质层；203-第二金属层；205-第三互连层；206-第二绝缘层；207-第二钝化层；208-第四互连层；
30-第三晶圆；301-第三衬底；302-第三介质层；303-第三金属层；304-第五互连层；
A-键合界面；B-键合界面。
具体实施方式
以下结合附图和具体实施例对本发明提出的第一晶圆及其形成方法、晶圆堆叠结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供一种第一晶圆，如图1所示，
第一晶圆10包括第一衬底101、位于所述第一衬底101上的第一介质层102、嵌设于所述第一介质层102中的第一金属层103、第一开关孔(第一互连层105填充的孔)、第一互连层105、第一绝缘层106、第一接触孔(第二互连层108填充的孔)和第二互连层108，所述第一开关孔贯穿其所在第一晶圆10的部分所述第一介质层102并暴露出部分所述第一金属层103；所述第一开关孔中填充有与所述金属层103电连接的所述第一互连层105；所述第一绝缘层106位于所述介质层102和所述第一互连层105表面；所述第一接触孔贯穿所述绝缘层106且暴露出所述第一互连层105；所述第一接触孔中填充有第二互连层108；所述第二互连层108与所述第一互连层105电连接；具体的，所述第一互连层105的材质包括：钨；所述第二互连层108的材质包括：铜。第一接触孔与所述第一开关孔对应设置，且所述第一开关孔和所述第一接触孔各自包括多个间隔分布的孔。
图2为本发明实施例的第一晶圆的形成方法流程示意图；如图2所示，本发明实施例提供一种第一晶圆的形成方法，包括：
提供第一衬底，所述第一衬底上形成有第一介质层，所述第一介质层中嵌设有第一金属层；
形成第一开关孔，所述第一开关孔贯穿部分所述第一介质层并暴露出所述第一金属层；
形成第一互连层，所述第一互连层填充所述第一开关孔并与所述第一金属层电连接；
形成第一绝缘层，所述第一绝缘层覆盖所述第一介质层和所述第一互连层表面；
形成第一接触孔，所述第一接触孔贯穿所述第一绝缘层，且暴露出所述第一互连层；以及，
形成第二互连层，所述第二互连层填充所述第一接触孔并与所述第一互连层电连接。
下面结合图3至图8详细介绍本发明实施例的第一晶圆10的形成方法。
如图3所示，提供第一衬底101，所述第一衬底101上形成有第一介质层第一部分102a、在所述第一介质层第一部分102a上形成若干第一金属层103。
如图4所示，在所述第一介质层第一部分102a上形成覆盖第一金属层103的第一介质层第二部分102b，第一介质层第一部分102a和第一介质层第二部分102b构成第一介质层102，并采用CMP平坦化所述第一介质层102表面。
如图5所示，形成第一开关孔104，所述第一开关孔104贯穿部分所述第一介质层102并暴露出部分所述第一金属层103。
如图6所示，在所述第一开关孔104中填充与第一金属层103电连接的第一互连层105；第一互连层105包括金属钨，钨具有高传导性和较高的填孔能力。可采用蒸发、溅射或化学气相沉积(CVD)工艺形成，优选CVD法进行钨沉积，CVD钨具有低电阻率、对电迁移的高抵抗力以及填充小通孔时的优异的平整性。CVD钨还可以在金属上进行选择性淀积。CVD方法的钨可以由氯化钨、氟化钨和羟基钨制备而成。主要反应气体有六氟化钨以及氢气或甲硅烷。通过改变以下参数可以提高钨的填孔能力：例如1、增加成核时WF6/SiH4比率，以及WF6，SiH4占的分压及反应室的总压力；2、增加快速沉积WF6/H2比率及反应室压力；3、增加预热的压力；4、降低反应的温度。在填充过程中，第一互连层105还会覆盖第一介质层102的表面，可采用CMP或回刻蚀工艺将第一介质层102表面的第一互连层去除且平坦化表面，留下所述第一开关孔104中的第一互连层105。
如图7和图8所示，形成第一绝缘层106，所述第一绝缘层106覆盖所述第一介质层102和所述第一互连层105表面；所述第一绝缘层106可作为后续形成第一接触孔(第二互连层108填充的孔)的刻蚀停止层。进一步的，在第一绝缘层106表面还形成有钝化层107；所述钝化层107例如是氧化层起保护第一晶圆10表面的作用。
如图8所示，形成第一接触孔(第二互连层108填充的孔)，所述第一接触孔贯穿所述钝化层107和第一绝缘层106，且暴露出所述第一互连层105；在所述第一接触孔中填充第二互连层108；所述第二互连层108与所述第一互连层105电连接。
第一接触孔(第二互连层108填充的孔)与第一开关孔(第一互连层105填充的孔)对应设置。第二互连层108包括铜，可采用电镀形成，之后采用CMP工艺平坦化钝化层107和第二互连层108表面，以形成平坦的键合界面。
可选的，所述第一晶圆10还包括第一刻蚀停止层，所述第一刻蚀停止层位于所述第一金属层103与所述第一介质层第二部分102b之间。
本发明实施例还提供一种晶圆堆叠结构，包括：
第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层、贯穿部分所述第一介质层并暴露出所述第一金属层的第一开关孔、填充所述第一开关孔并与所述第一金属层电连接的第一互连层、位于所述介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层；
所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层、嵌设于所述第二介质层中的第二金属层，所述第一晶圆与所述第二晶圆键合，所述第一金属层与所述第二金属层电连接。
本实施例中，所述第一开关孔中填充有与所述金属层电连接的所述第一互连层；所述第一接触孔中填充有第二互连层；所述第二互连层与所述第一互连层电连接；所述第一晶圆的所述第二互连层与所述第二晶圆的金属层电连接。通过第一接触孔中的第二互连层、第一开关孔中的第一互连层实现键合的两晶圆的互连，即通过第一接触孔和第一开关孔分布填充各自的互连层，降低了深宽比大的孔电镀铜的工艺难度，增大了工艺窗口。解决了待键合及互连的堆叠晶圆之间的互连孔较小尺寸时且深度较大，深孔填充难的问题。
如图9所示，本发明实施例提供的晶圆堆叠结构，包括：第一晶圆10和第二晶圆20。第一晶圆10包括第一衬底101、位于所述第一衬底101上的第一介质层102、嵌设于所述第一介质层102中的第一金属层103、第一开关孔(第一互连层105填充的孔)、第一互连层105、第一绝缘层106、第一接触孔(第二互连层108填充的孔)和第二互连层108，所述第一开关孔贯穿其所在第一晶圆10的部分所述第一介质层102并暴露出部分所述第一金属层103；所述第一开关孔中填充有与所述金属层103电连接的所述第一互连层105；所述第一绝缘层106位于所述介质层102和所述第一互连层105表面；所述第一接触孔贯穿所述绝缘层106且暴露出所述第一互连层105；所述第一接触孔中填充有第二互连层108；所述第二互连层108与所述第一互连层105电连接；所述第一互连层105的材质包括：钨；所述第二互连层108的材质包括：铜。第一接触孔与所述第一开关孔对应设置。
所述第二晶圆20包括第二衬底201、位于所述第二衬底201上的第二介质层202、嵌设于所述第二介质层202中的第二金属层203，所述第一晶圆10与所述第二晶圆20键合，所述第一金属层103与所述第二金属层203电连接。具体的，所述第二介质层202暴露出所述第二金属层203的表面，所述第二晶圆20的所述第二金属层203与所述第一晶圆10的所述第二互连层108接触且电连接，并形成键合界面A。
本实施例适用于待键合的第一晶圆10的互连孔(从键合界面A到第一金属层103上表面的孔)尺寸较小且深度较深(即深宽比较大)，第二晶圆20的第二金属层203裸露(例如为工艺半成品状态)，第一晶圆10的互连孔的深度为键合界面A到第一金属层103上表面的距离。
进一步的，如图10所示，所述第二晶圆20还包括第二开关孔(第三互连层205填充的孔)和第三互连层205；所述第二开关孔贯穿部分所述第二介质层202并暴露出所述第二金属层203；所述第三互连层205填充所述第二开关孔并与所述第二金属层203电连接。所述第二晶圆20的所述第三互连层205与所述第一晶圆10的所述第二互连层108接触且电连接，并形成键合界面A。
本实施例适用于待键合的第一晶圆10的互连孔(从键合界面A到第一金属层103的孔)尺寸较小且深度较大(即深宽比较大)，第二晶圆20的互连孔(从键合界面A到第二金属层203的孔)深度较小的应用。具体的，第一晶圆10的互连孔的深度为键合界面A到第一金属层103的距离，第二晶圆20的互连孔的深度为键合界面A到第二金属层203的距离。
进一步的，如图11所示，所述第二晶圆20还包括第二绝缘层206、第二接触孔(第四互连层208填充的孔)和第四互连层208，所述第二绝缘层206位于所述第二介质层202和所述第三互连层205表面；所述第二接触孔(第四互连层208填充的孔)贯穿所述第二绝缘层206且暴露出所述第三互连层205；所述第四互连层208填充所述第二接触孔；所述第四互连层208与所述第三互连层205电连接；所述第二晶圆20的所述第四互连层208与所述第一晶圆10的所述第二互连层108接触且电连接，并形成键合界面A。本实施例中，第二晶圆20与第一晶圆10的结构相同或者相近。
本实施例适用于待键合且电连接的两晶圆的互连孔(从键合界面到金属层的孔)均尺寸较小且深度较深(即深宽比较大)的应用。具体的，第一晶圆的互连孔的深度为键合界面A到第一金属层103的距离，第二晶圆20的互连孔的深度为键合界面A到第二金属层203的距离。
为了减少晶圆堆叠互连后的整体厚度，第一晶圆10和第二晶圆20相互键合后，可对所述第一晶圆10和/或所述第二晶圆20进行减薄。
可选的，如图11所示，第一接触孔(第二互连层108填充的孔)与所述第一开关孔(第一互连层105填充的孔)对应设置，每个第一开关孔和每个第一接触孔各自包括多个间隔分布的孔，即，每个第一开关孔和每个第一接触孔均是由多个孔组成的阵列孔组。同理，每个第二开关孔(第三互连层205填充的孔)和每个第二接触孔(第四互连层208填充的孔)均是由多个孔组成的阵列孔组。在多个间隔分布的孔中，第二互连层108与第四互连层208相接触，增加互连可靠性的同时间隔设置降低互连层工作中产生的热量。而且，多个间隔分布的孔可以做到尺寸更小、密度更大，从而还能满足某些特定用途的产品互连需求，例如需互连引出的信号为密度高且电流低的信号，相应的孔以及孔中的互连层均需尺寸更小、密度更大。
接着，如图12所示，本发明实施例还提供一种晶圆堆叠结构，包括：三个晶圆，分别为第一晶圆10、第二晶圆20和第三晶圆30。所述第一晶圆10和前面所述相同，不再赘述。所述第二晶圆20包括第二衬底201、位于所述第二衬底201上的第二介质层202、嵌设于所述第二介质层202中的第二金属层203，所述第二介质层202暴露出所述第二金属层203的表面，所述第二晶圆20的所述第二金属层203与所述第一晶圆10的所述第二互连层108接触且电连接，并形成键合界面A。
第三晶圆30包括第三衬底301、位于所述第三衬底301上的第三介质层302、嵌设于所述第三介质层302中的第三金属层303；所述第二晶圆20与所述第三晶圆30键合，并形成键合界面B。所述第二晶圆20和所述第三晶圆30中形成有暴露出所述第三金属层303和所述第二金属层203的开孔，所述开孔中填充有第五互连层304，所述第三金属层303和所述第二金属层203通过所述第五互连层304电连接。
第二互连层108与第二金属层203相接触且电连接，缩短晶圆间互连距离，进而降低寄生电容和功率损耗，提高了传输速度。采用金属对金属(第二互连层108对第二金属层203)和介质层对介质层(第二介质层202对钝化层107)的混合键合，(钝化层107通常采用和介质层相同材质，可理解为介质层)，形成第一键合界面A，再通过后续热处理工艺，使得金属离子扩散而增强键合力，实现金属互连的同时还增强了键合力，使第一晶圆10和第二晶圆20两晶圆结合强度更高，最终实现三个晶圆的互连。
为了减少晶圆堆叠互连后的整体厚度，第一晶圆10和第二晶圆20相互键合后，对所述第一晶圆10和/或所述第二晶圆20进行减薄；第二晶圆20和第三晶圆30进行键合后，对所述第三晶圆30进行减薄。
本发明根据实际需要可实现包括第一晶圆10的多晶圆堆叠结构，第二晶圆20可为多种结构，第三晶圆30也可为多种结构，相邻的晶圆键合，实现更高密度的多晶圆堆叠以及互连，使最终器件具有更强大功能。
本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。在一些情况下，优选地，在对两个晶圆进行键合处理期间，将晶圆弯曲度(bow)比较大的晶圆放在下面。但是，在这种情况下，在晶圆键合结束后，也可以根据实际需求来决定是否上下颠倒，从而确定最终哪个晶圆在上面哪个晶圆在下面。
请注意，在本文中，“第一”、“第二”、“第三”、“第四”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
综上所述，本发明提供的第一晶圆及其形成方法、晶圆堆叠结构中，所述第一开关孔中填充有与所述第一金属层电连接的所述第一互连层；所述第一接触孔中填充有第二互连层；所述第二互连层与所述第一互连层电连接；通过第一接触孔中的第二互连层、第一开关孔中的第一互连层将所述第一晶圆中的第一金属层引出，即通过第一接触孔和第一开关孔分别填充各自的互连层，降低了在引出第一金属层的高深宽比的孔中采用电镀铜方式填充的工艺难度，增大了工艺窗口。解决了待键合及互连的堆叠晶圆之间的互连孔较小尺寸时且深度较大，深孔填充难的问题。实现晶圆互连的同时减少多晶圆堆叠厚度从而使多晶圆堆叠封装后的整体器件厚度减小，增加封装密度，使单位体积内容纳更多晶圆，满足半导体产品日益走向轻薄要求。提高了晶圆整合能力，将不同功能的晶圆整合在一个封装体上，因此在性能、功能和尺寸上，可提供极大的优势。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种第一晶圆，其特征在于，包括：
第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层、贯穿部分所述第一介质层并暴露出所述第一金属层的第一开关孔、填充所述第一开关孔并与所述第一金属层电连接的第一互连层、位于所述第一介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层。
2.如权利要求1所述的第一晶圆，其特征在于，所述第一互连层的材质包括：钨；所述第二互连层的材质包括：铜。
3.如权利要求1所述的第一晶圆，其特征在于，所述第一接触孔与所述第一开关孔对应设置，且所述第一开关孔和所述第一接触孔各自包括多个间隔分布的孔。
4.一种第一晶圆的形成方法，其特征在于，包括：
提供第一衬底，所述第一衬底上形成有第一介质层，所述第一介质层中嵌设有第一金属层；
形成第一开关孔，所述第一开关孔贯穿部分所述第一介质层并暴露出所述第一金属层；
形成第一互连层，所述第一互连层填充所述第一开关孔并与所述第一金属层电连接；
形成第一绝缘层，所述第一绝缘层覆盖所述第一介质层和所述第一互连层表面；
形成第一接触孔，所述第一接触孔贯穿所述第一绝缘层，且暴露出所述第一互连层；以及，
形成第二互连层，所述第二互连层填充所述第一接触孔并与所述第一互连层电连接。
5.一种晶圆堆叠结构，其特征在于，包括：
第一晶圆和第二晶圆，所述第一晶圆包括第一衬底、位于所述第一衬底上的第一介质层、嵌设于所述第一介质层中的第一金属层、贯穿部分所述第一介质层并暴露出所述第一金属层的第一开关孔、填充所述第一开关孔并与所述第一金属层电连接的第一互连层、位于所述第一介质层和所述第一互连层表面的第一绝缘层、贯穿所述第一绝缘层且暴露出所述第一互连层的第一接触孔、填充所述第一接触孔并与所述第一互连层电连接的第二互连层；
所述第二晶圆包括第二衬底、位于所述第二衬底上的第二介质层、嵌设于所述第二介质层中的第二金属层，所述第一晶圆与所述第二晶圆键合，所述第一金属层与所述第二金属层电连接。
6.如权利要求5所述的晶圆堆叠结构，其特征在于，所述第二介质层暴露出所述第二金属层的表面，所述第二晶圆的所述第二金属层与所述第一晶圆的所述第二互连层接触且电连接，并形成键合界面。
7.如权利要求5所述的晶圆堆叠结构，其特征在于，所述第二晶圆还包括第二开关孔和第三互连层；所述第二开关孔贯穿部分所述第二介质层并暴露出所述第二金属层；所述第三互连层填充所述第二开关孔并与所述第二金属层电连接。
8.如权利要求7所述的晶圆堆叠结构，其特征在于，所述第二晶圆的所述第三互连层与所述第一晶圆的所述第二互连层接触且电连接，并形成键合界面。
9.如权利要求7所述的晶圆堆叠结构，其特征在于，所述第二晶圆还包括第二绝缘层、第二接触孔和第四互连层，所述第二绝缘层位于所述第二介质层和所述第三互连层表面；所述第二接触孔贯穿所述第二绝缘层且暴露出所述第三互连层；所述第四互连层填充所述第二接触孔；所述第四互连层与所述第三互连层电连接；所述第二晶圆的所述第四互连层与所述第一晶圆的所述第二互连层接触且电连接，并形成键合界面。
10.如权利要求6所述的晶圆堆叠结构，其特征在于，还包括：第三晶圆，所述第三晶圆包括第三衬底、位于所述第三衬底上的第三介质层、嵌设于所述第三介质层中的第三金属层；所述第二晶圆与所述第三晶圆键合；所述第二晶圆和所述第三晶圆中形成有暴露出所述第三金属层和所述第二金属层的开孔，所述开孔中填充有第五互连层，所述第三金属层和所述第二金属层通过所述第五互连层电连接。
CN201910780406.9A 2019-08-22 2019-08-22 第一晶圆及其形成方法、晶圆堆叠结构 Pending CN110491851A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910780406.9A CN110491851A (zh) 2019-08-22 2019-08-22 第一晶圆及其形成方法、晶圆堆叠结构
PCT/CN2019/119524 WO2021031419A1 (zh) 2019-08-22 2019-11-19 第一晶圆及其形成方法、晶圆堆叠结构
US16/626,785 US11211348B2 (en) 2019-08-22 2019-11-19 First wafer, fabricating method thereof and wafer stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910780406.9A CN110491851A (zh) 2019-08-22 2019-08-22 第一晶圆及其形成方法、晶圆堆叠结构

Publications (1)

Publication Number Publication Date
CN110491851A true CN110491851A (zh) 2019-11-22

Family

ID=68552954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910780406.9A Pending CN110491851A (zh) 2019-08-22 2019-08-22 第一晶圆及其形成方法、晶圆堆叠结构

Country Status (2)

Country Link
CN (1) CN110491851A (zh)
WO (1) WO2021031419A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378109A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 用于垂直集成的背照式图像传感器的装置
CN107994043A (zh) * 2017-12-11 2018-05-04 德淮半导体有限公司 晶圆、堆叠式半导体装置及其制造方法
CN109166840A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same
CN109148415B (zh) * 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378109A (zh) * 2012-04-27 2013-10-30 台湾积体电路制造股份有限公司 用于垂直集成的背照式图像传感器的装置
CN107994043A (zh) * 2017-12-11 2018-05-04 德淮半导体有限公司 晶圆、堆叠式半导体装置及其制造方法
CN109166840A (zh) * 2018-08-28 2019-01-08 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法

Also Published As

Publication number Publication date
WO2021031419A1 (zh) 2021-02-25

Similar Documents

Publication Publication Date Title
CN107887395B (zh) Nand存储器及其制备方法
CN101558483B (zh) 三维ic方法和器件
EP2454752B1 (en) Semiconductor-on-insulator with backside heat dissipation
CN107644837B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US5846879A (en) Contact structure for vertical chip connections
KR100510112B1 (ko) 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법
CN109148415A (zh) 多晶圆堆叠结构及其形成方法
US20200411414A1 (en) Through semiconductor via structure with reduced stress proximity effect
US9466719B2 (en) Semiconductor-on-insulator with back side strain topology
US7091604B2 (en) Three dimensional integrated circuits
IL206387A (en) Structure and method for connecting two related elements together
CN109166840B (zh) 多晶圆堆叠结构及其形成方法
CN107644838B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN104867865B (zh) 一种晶圆三维集成引线工艺
CN102208438A (zh) 近乎无衬底的复合功率半导体器件及其方法
CN109192717A (zh) 多晶圆堆叠结构及其形成方法
CN107644841B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US7579258B2 (en) Semiconductor interconnect having adjacent reservoir for bonding and method for formation
US11211348B2 (en) First wafer, fabricating method thereof and wafer stack
US6844236B2 (en) Method and structure for DC and RF shielding of integrated circuits
EP3218927B1 (en) Semiconductor-on-insulator with back side strain topology
CN110491851A (zh) 第一晶圆及其形成方法、晶圆堆叠结构
US5793103A (en) Insulated cube with exposed wire lead
US20070041680A1 (en) Process for assembling passive and active components and corresponding integrated circuit
CN107644836A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191122