JP2023521483A - 半導体構造およびその製造方法 - Google Patents

半導体構造およびその製造方法 Download PDF

Info

Publication number
JP2023521483A
JP2023521483A JP2022562869A JP2022562869A JP2023521483A JP 2023521483 A JP2023521483 A JP 2023521483A JP 2022562869 A JP2022562869 A JP 2022562869A JP 2022562869 A JP2022562869 A JP 2022562869A JP 2023521483 A JP2023521483 A JP 2023521483A
Authority
JP
Japan
Prior art keywords
connection pad
wafer
connection
opening
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022562869A
Other languages
English (en)
Inventor
然 赫
志宏 何
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023521483A publication Critical patent/JP2023521483A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Abstract

半導体デバイスおよびその製造方法が提供される。半導体デバイスは、第1のウエハ（300）、第2のウエハ（400）、およびコンタクトプラグ（360）を含むことができる。第1のウエハ（300）は第1の誘電体層（320）を含むことができ、第1の誘電体層（320）は第1の接続パッド（330）を有する。第2のウエハ（400）は第1のウエハ（300）に接合され、第2のウエハ（400）は第2の誘電体層（420）を含み、第2の誘電体層（420）は第2の接続パッド（430）を有する。コンタクトプラグ（360）は、垂直貫通孔に充填された導電材料で作られ、第1の接続パッド（330）と第2の接続パッド（430）とを電気的に接続するように構成されている。垂直貫通孔は、エッチングを通じて形成され、第1のウエハ（300）を貫通し、第2のウエハ（400）を部分的に貫通して第2の接続パッド（430）の上面および／または側壁に達する貫通孔である。第1の接続パッド（330）は垂直貫通孔内に位置し、第1の接続パッド（330）の下方に位置する第1の誘電体層（320）に対してはエッチングが行われない。コンタクトプラグ（360）は、簡単なプロセスを使用してコンタクトプラグ（360）と第2の接続パッド（430）との間で確実な接続を実施するために、第1の接続パッド（330）の外周から第2の接続パッド（430）と接触することができる。

Description

本出願は、半導体製造技術の分野に関し、具体的には、半導体構造およびその製造方法に関する。
近年、半導体デバイスおよび集積回路は、集積密度および出力密度を急速に増加させている。この場合、平面空間が制限され、ムーアの法則がボトルネックに行く。三次元積層技術は、現在主流の打開策である。多層または3D構造は、三次元積層技術を使用して形成され得る。3D構造は、例えば、三次元集積回路（three dimensional integrated circuit，3D－IC）、微小電子機械システム（Micro－Electro－Mechanical System，MEMS）、または相補型金属酸化膜半導体（complementary metal oxide semiconductor，CMOS）画像センサ（CMOS image sensor，CIS）である。三次元積層技術では、接合は、マイクロバンプ（micro－bump）接合技術から、Cuピラー（Cu pillar）接合技術、およびウエハ接合技術に至るまでの技術反復プロセスを経験する、コアプロセスである。現在、三次元積層技術は、ウエハ接合技術に集中している。ウエハ接合技術は、三次元積層技術における各製造業者の競争の鍵に発展した。
ウエハ接合は、機械的接続および電気的接続を形成するためにウエハおよびウエハ表面を嵌合するための技術である。誘電体層接合は、誘電体層間に共有結合を形成するためのウエハ接合技術のウエハ接合実装である。この場合、接合された2つのウエハ間で電気接続は実施されない。誘電体層を通じて接合されたウエハ間で相互接続を実施するために、シリコン貫通ビア（Through Silicon Via，TSV）技術が使用され得る。TSV技術では、ウエハ間に垂直相互接続を実施するために、ウエハの裏面に貫通孔が形成され、貫通孔に導電材料が充填される。例えば、2つのウエハに別々に接続されるコンタクトプラグを得るために、異なるウエハ上に2つの貫通孔が別々に配置され、貫通孔に導電材料が充填される。次いで、異なるウエハ間の接続を実施するために、2つのウエハに別々に接続された接続線がさらに配置される。このように、接続を実施するために、2つのウエハ間でコンタクトプラグおよび接続線が使用される。2つのウエハ間のケーブルは比較的長く、比較的信号遅延を引き起こす。この場合、いくつかのシナリオでは、実際の要求が満たされることは不可能である。加えて、複数のコンタクトプラグを使用して三次元相互接続が実施され、比較的大きな平面空間を占有する。これは、デバイスの統合密度の向上を容易にしない。
これを考慮して、本出願の第1の態様は、ウエハ間の信号遅延を低減するための、半導体構造およびその製造方法を提供する。
第1の態様によれば、本出願の一実施形態は、半導体デバイスを提供する。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含むことができる。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有することができる。第1の接続パッドは、第1のウエハの信号を引き出すように構成され得る。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含むことができる。第2の誘電体層は、第2の接続パッドを有することができる。第2の接続パッドは、第2のウエハの信号を引き出すように構成され得る。コンタクトプラグは、垂直貫通孔に充填された導電材料であってもよい。コンタクトプラグは、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下に位置する第1の誘電体層は、エッチングされない。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施し、第1のウエハと第2のウエハとの間の垂直相互接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドの上層ならびに第2の接続パッドの上層および／または側壁と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として機能する。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平サイズはある程度縮小され得る。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置され、第2の接続パッドの少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える。この場合、垂直貫通孔は、第2の接続パッドの少なくとも一辺の側壁に隣接する上面、または隣接する隣接上面および第2の接続パッドの少なくとも一辺の側壁を露出させる。
本出願のこの実施形態では、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁を水平方向に延長する。この場合、垂直貫通孔は、コンタクトプラグと第2の接続パッドとの間の接触を実施するために、第2の接続パッドのものであって第1の接続パッドを超える側壁に隣接する少なくとも上面を露出させることができる。当然ながら、垂直貫通孔は、コンタクトプラグと第2の接続パッドとの間の接触信頼性をある程度改善するために、第1の接続パッドを超える第2の接続パッドの側壁をさらに露出させ、これによって第1の接続パッドと第2の接続パッドとの間の電気的接続の信頼性を向上させる。
可能な実装形態では、垂直貫通孔は、第1の接続パッドの側壁を露出させるか、または垂直貫通孔内で、第1の接続パッドの側壁上に第1の誘電体層が確保される。
本出願のこの実施形態では、垂直貫通孔は、垂直貫通孔内に形成されたコンタクトプラグと第1の接続パッドとの間の接触信頼性を向上させるために、第1の接続パッドの側壁を露出させることができる。当然ながら、垂直貫通孔は、第1の接続パッドの側壁を露出させなくてもよい。代わりに、第1の接続パッドの側壁の第1の誘電体層が、エッチングプロセスにおいて確保される。このようにして、第1の誘電体層は、第1の接続プレートの構造完全性を向上させ、第1の接続パッドの機能完全性をさらに向上させるために、第1の接続パッドの側壁を保護することができる。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置され、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、垂直貫通孔は、第2の接続パッドの少なくとも一辺の側壁と、第2の接続パッドと同一平面の第1の接続パッドの側壁とを露出させる。
本出願のこの実施形態では、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、第1の接続パッドの側壁および第2の接続パッドの側壁が垂直貫通孔を使用して露出され、これにより、コンタクトプラグを使用して第1の接続パッドの側壁が第2の接続パッドの側壁に接続されるようにしてもよい。したがって、デバイス面積を低減し、デバイス統合を向上させるために、垂直相互接続構造の冗長な水平面積が低減される。
可能な実装形態では、第2の接続パッドおよび第1の接続パッドは、垂直方向に互い違いに配置される。垂直貫通孔の上部開口は、第2の接続パッドと第1の接続パッドとの間の距離以上である。
本出願のこの実施形態では、第2の接続パッドおよび第1の接続パッドは、垂直方向に互い違いに配置され得る。この場合、垂直方向で第1の接続パッドと第2の接続パッドとの間には重複領域がなく、水平方向には第1の接続パッドと第2の接続パッドとの間の水平距離がある。この場合、上部開口における垂直貫通孔のサイズは、第1の接続パッドおよび第2の接続パッドをうまく露出させ、これによって第1の接続パッドと第2の接続パッドとの間の電気的接続を実施し、電気的接続の信頼性を向上させるために、第2の接続パッドと第1の接続パッドとの間の水平距離以上であってもよい。
可能な実装形態では、半導体デバイスは、第3のウエハをさらに含む。
第3のウエハは、第3の接続パッドを有する。第3のウエハは、第3の接続パッドとコンタクトプラグとの間の電気的接続を向上させるために、第1のウエハに接合される。
本出願のこの実施形態では、半導体デバイスは、第3のウエハをさらに含むことができる。第3のウエハの第3の接続パッドは、コンタクトプラグに電気的に接続され、第1のウエハおよび第2のウエハにさらに接続されてもよい。具体的には、第3のウエハは、デバイス統合をさらに向上させるために、第1のウエハに接合されてもよい。
可能な実装形態では、垂直貫通孔は、第1の接続パッドの多辺側壁方向に貫通する。
本出願のこの実施形態では、垂直貫通孔は、第1の接続パッドの多辺側壁方向に貫通することができる。このようにして、垂直貫通孔内に形成されたコンタクトプラグは、コンタクトプラグと第1の接続パッドとの間の接触信頼性を向上させ、コンタクトプラグと第2の接続パッドとの間の接触面積をある程度増加させ、コンタクトプラグと第2の接続パッドとの間の接触信頼性を向上させるために、複数の辺で第1の接続パッドを囲むことができる。
第2の態様によれば、本出願の一実施形態は、半導体デバイスの製造方法であって、
接合された第1のウエハおよび第2のウエハを提供するステップであって、第1のウエハは第1の誘電体層を含み、第1の誘電体層は第1の接続パッドを有し、第2のウエハは第2の誘電体層を含み、第2の誘電体層は第2の接続パッドを有する、ステップと、
第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップであって、垂直貫通孔は、第1の接続パッドの上面まで第1のウエハを貫通し、第1の接続パッドの側壁に沿って第2の接続パッドまで第2のウエハを貫通し、第2の接続パッドの上面および／または側壁を露出させる、ステップと、
コンタクトプラグを形成するために垂直貫通孔に導電材料を充填するステップであって、コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するように構成される、ステップと
を含む製造方法を提供する。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップは、
第1の開口を得るために第1のウエハの上面をエッチングするステップであって、第1の開口は第1の接続パッドの上方に位置し、第1の開口の少なくとも一辺の側壁は水平方向で第1の接続パッドの側壁を超える、ステップと、
第1の開口の側壁が水平方向で第1の接続パッドを超える位置に、底部をエッチングすることによって第2の開口を形成するステップと、
第1の接続パッドをブロッキング層として使用し、第1の開口および第2の開口を深化させるステップであって、これにより、深化された第1の開口が第1の接続パッドの上面を露出させ、深化された第2の開口が第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超える方向において、第2の接続パッドの少なくとも一辺の側壁は、水平方向に第1の接続パッドの側壁を延長する。この場合、深化された第2の開口は、水平方向で第1の接続パッドを超える第2の接続パッドの側壁に隣接する上面、または水平方向で第1の接続パッドを超える第2の接続パッドの側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第1の開口の側壁が水平方向で第1の接続パッドの側壁を延長する方向において、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第2の開口は、第1の接続パッドと同一平面の第2の接続パッドの側壁を露出させる。
可能な実装形態では、第2の接続パッドの側壁が水平方向で第1の接続パッドの側壁を超える方向において、深化された第2の開口内の第1の接続パッドの側壁上に第1の誘電体層が確保される。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の誘電体層は第3の開口を有する。第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップは、
第1の開口を得るために第1のウエハの上面をエッチングするステップであって、第1の開口は第1の接続パッドの上方に位置し、第1の開口の少なくとも一辺の側壁は水平方向で第1の接続パッドの側壁を超える、ステップと、
第1の接続パッドをブロッキング層として使用し、第1の開口の底部で第1の誘電体層および第2の誘電体層をエッチングするステップであって、これにより、深化された第1の開口が第3の開口に接続され、第3の開口がエッチングプロセスにおいて深化され、深化された第1の開口が第1の接続パッドの上面を露出させ、深化された第3の開口が第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超える方向において、第2の接続パッドの少なくとも一辺の側壁は、水平方向に第1の接続パッドの側壁を延長する。深化された第3の開口は、水平方向で第1の接続パッドを超える第2の接続パッドの側壁に隣接する上面、または水平方向で第1の接続パッドを超える第2の接続パッドの側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第1の開口の側壁が水平方向で第1の接続パッドの側壁を延長する方向において、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第3の開口は、第1の接続パッドと同一平面の第2の接続パッドの側壁を露出させる。
可能な実装形態では、第2の接続パッドの側壁が水平方向で第1の接続パッドの側壁を超える方向において、深化された第3の開口内の第1の接続パッドの側壁上に第1の誘電体層が確保される。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の接続パッドをブロッキング層として使用し、第1のウエハを上から下までエッチングするステップは、
第1の開口を得るために、第1のウエハの上面からエッチングを行うステップであって、第1の開口は第1の接続パッドの上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える、ステップと、
第1の接続パッドをブロッキング層として使用し、第1の開口を深化させるステップであって、これにより、深化された第1の開口が第1の接続パッドの上面、ならびに第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超える方向において、第2の接続パッドの少なくとも一辺の側壁は、水平方向に第1の接続パッドの側壁を延長する。深化された第1の開口は、水平方向で第1の接続パッドを超える第2の接続パッドの側壁に隣接する上面、または水平方向で第1の接続パッドを超える第2の接続パッドの側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第1の開口の側壁が水平方向で第1の接続パッドの側壁を延長する方向において、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第1の開口は、第1の接続パッドと同一平面の第2の接続パッドの側壁を露出させる。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の接続パッドをブロッキング層として使用し、第1のウエハを上から下までエッチングするステップは、
第4の開口を得るために第1のウエハの上面をエッチングするステップであって、第4の開口の少なくとも一辺の側壁は、第1の接続パッドの側壁を超える、ステップと、
第1の接続パッドをブロッキング層として使用し、第1の接続パッドの上面を露出させるために第1の接続パッドおよび第4の開口の底部に対してエッチングを行うステップであって、深化された第4の開口は、第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第4の開口の側壁が水平方向で第1の接続パッドの側壁を超える方向において、第2の接続パッドの少なくとも一辺の側壁は、水平方向に第1の接続パッドの側壁を延長する。深化された第4の開口は、水平方向で第1の接続パッドを超える第2の接続パッドの側壁に隣接する上面、または水平方向で第1の接続パッドを超える第2の接続パッドの側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第4の開口の側壁が水平方向で第1の接続パッドの側壁を延長する方向において、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第4の開口は、第1の接続パッドと同一平面の第2の接続パッドの側壁を露出させる。
可能な実装形態では、コンタクトプラグを形成するために垂直貫通孔に導電材料を充填するステップは、
電気めっきプロセスまたは蒸着プロセスを使用して、垂直貫通孔内および第1のウエハの上面に導電材料を形成するステップと、
垂直貫通孔にコンタクトプラグを形成するために、平坦化プロセスを使用して、第1のウエハの上面の導電材料を除去するステップと
を含む。
従来技術と比較して、本出願は、以下の有益な効果を有する。
前述の技術的解決策から、本出願は、半導体デバイスおよびその製造方法を提供することがわかる。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含むことができる。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。コンタクトプラグは、垂直貫通孔に充填された導電材料であってもよい。コンタクトプラグは、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下に位置する第1の誘電体層は、エッチングされない。言い換えると、垂直貫通孔は、第1のウエハの上面、ならびに第2の接続パッドの上面および／または側壁を露出させることができる。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドおよび第2の接続パッドの両方と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として機能する。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、横方向サイズはある程度縮小され得る。
本出願の特定の実装形態をより明確に理解するために、以下では、本出願の特定の実装形態を説明するために使用される添付図面について簡単に説明する。明らかに、添付図面は、本出願のいくつかの実施形態を示すに過ぎない。
従来技術における接合構造の概略図である。 従来技術における三次元相互接続構造の上面図である。 本発明の一実施形態による半導体デバイスの構造の概略図である。 本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの形状の概略図である。 本発明の一実施形態による半導体デバイスの構造の概略図である。 本出願の一実施形態による別の半導体デバイスの構造の概略図である。 本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。 本出願の一実施形態による三次元相互接続構造の構造の概略図である。 本出願の一実施形態による三次元相互接続構造の上面図である。 本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。 本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの別の形状の概略図である。 本出願の一実施形態によるさらにまた別の半導体デバイスの構造の概略図である。 本出願の一実施形態によるさらなる半導体デバイスの構造の概略図である。 本出願の一実施形態によるまたさらなる半導体デバイスの構造の概略図である。 本出願の一実施形態による半導体デバイスの製造方法のフローチャートである。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。
本出願の前述の目的、特徴、および利点をより明確かつ理解しやすくするために、以下では、添付図面を参照して、本出願の特定の実装形態をより詳細に説明する。
以下の説明では、本出願の完全な理解を容易にするために、多くの具体的な詳細が記載される。しかしながら、本出願はまた、本明細書に記載されるものとは異なる別の方法で実施されてもよく、当業者は、本出願の言外の意味に違反することなく、同様の促進を行うことができる。したがって、本出願は、以下に開示される特定の実施形態に限定されない。
加えて、本出願は、概略図を参照して詳細に説明される。本出願の実施形態が詳細に説明されるとき、説明を容易にするために、デバイス構造を示す断面図は、一般的な尺度に従って部分的には拡大されていない。概略図は単なる例であり、本出願の保護範囲を限定するものではない。加えて、実際の製造では、長さ、幅、および深さの三次元空間寸法が考慮される必要がある。
これを考慮して、本出願は、信号遅延および専有面積を低減し、これによってデバイスの集積密度を向上させるための、半導体デバイスおよびその製造方法を提供する。
背景技術で記載されたように、三次元デバイスの平面空間を低減し、集積密度を向上させるために、三次元積層技術を使用して、異なるウエハが接合されることが可能である。
例えば、図1は、従来技術における接合構造の概略図である。第1のデバイス130は、第1のウエハ100上に形成され得る。第1のデバイス130は、例えば、CISであってもよい。第2のデバイス230は、第2のウエハ200上に形成され得る。第2のデバイス230は、例えば、画像システムプロセッサ（image system processor，ISP）であってもよい。次いで、画像センサシステムを形成するために、第1のウエハ100が第2のウエハ200に接合される。第1のデバイスは、基板110上の誘電体層120内に形成される。第2のデバイスは、基板210上の誘電体層220内に形成される。接合された第1のウエハ100と第2のウエハ200との間に接合面1001が形成される。
具体的には、第1のウエハ100と第2のウエハ200との間に誘電体層接合が形成されてもよい。第1のウエハ100の基板110は、CISへのシリコンビアおよびISPへのシリコンビアを形成するために、シリコンビア技術を使用してエッチングされる。金属材料が2つのシリコンビアに充填された後、CISおよびISPにそれぞれ接続された2つの金属プラグ140および240が得られる。金属プラグ140および240は、接合構造における垂直方向の信号の伝送を実施するために使用されることが可能である。次いで、2つの金属プラグ140および240の間の電気的接続を実施し、2つの金属プラグ140および240を通じて再配線層150とCISおよびISPの各々との間の電気的接続をさらに実施するために、第1のウエハ100の基板110の裏面に水平再配線層（redistribution layer，RDL）150が形成される。言い換えると、ウエハの異なる層の間で三次元相互接続が実施される。
しかしながら、誘電体層接合およびシリコンビア技術を通じて接続を実施する方法では、第2のウエハ200内のISPの信号は、ISPに接続された金属プラグ240を通じて最初に上方に伝送され、次いで水平再配線層150を通じてISPに接続された金属プラグ140に伝送され、次いで第1のウエハ100内のCISに下方に伝送される必要がある。図1の破線を使用して示される方向に対して、信号は、比較的長いπ型の経路を通る必要がある。遅延は、経路内の抵抗および静電容量に関連する。したがって、信号伝送は、比較的大きな遅延を有する。いくつかのシナリオでは、実際の要求が満たされることは不可能である。加えて、CISとISPとの間の接続を実施するには2つの金属プラグが必要とされる。図2は、従来技術における三次元相互接続構造の上面図である。2つの金属プラグ140および240のサイズの最小値は限定される。製造プロセス2つの金属プラグ140および240の間の最小距離もまた限定される。これは、2つの金属プラグ140および240を配置するには比較的大きな平面空間が必要とされることを示している。これに対応して、金属プラグ140および240と接触している第1のデバイス130および第2のデバイス140の接続層を過度に小さくすることはできない。したがって、この接続方法におけるデバイスの集積密度が影響を受ける。
前述の技術的問題に基づいて、本出願の実施形態は、半導体デバイスおよびその製造方法を提供する。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含むことができる。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。コンタクトプラグは、垂直貫通孔に充填された導電材料であってもよい。コンタクトプラグは、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下に位置する第1の誘電体層は、エッチングされない。言い換えると、垂直貫通孔は、第1のウエハの上面、ならびに第2の接続パッドの上面および／または側壁を露出させることができる。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドおよび第2の接続パッドの両方と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送チャネルとして機能する。このチャネルは比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、横方向サイズはある程度縮小され得る。
本出願の特定の実装形態をより明確に理解するために、以下では、添付図面を参照して、本出願の実施形態で提供される半導体デバイスについて詳細に説明する。
図3は、本発明の一実施形態による半導体デバイスの構造の概略図である。半導体デバイスは、第1のウエハ300、第2のウエハ400、および第1のウエハ300と第2のウエハ400との間の垂直相互接続を実施するためのコンタクトプラグ360を含むことができる。第1のウエハ300は、第1の基板310、第1の基板310上の第1の誘電体層320、および第1の誘電体層320内の第1の接続パッド330を含むことができる。第2のウエハ400は、第2の基板410、第2の基板410上の第2の誘電体層420、および第2の誘電体層420内の第2の接続パッド430を含むことができる。
第1の基板310および第2の基板410は、半導体基板、例えばSi基板、Ge基板、SiGe基板、SOI（シリコンオンインシュレータ、Silicon On Insulator）、またはGOI（ゲルマニウムオンインシュレータ、Germanium On Insulator）であってもよい。他の実施形態では、第1の基板310および第2の基板410はまた、他の元素を有する半導体、または例えばGaAs、InP、またはSiCなどの他の化合物を有する半導体を含む基板であってもよく、または例えばSi／SiGeなどの積層構造であってもよく、または例えばSGOI（ゲルマニウムオンシリコンインシュレータ）などの他のエピタキシャル構造であってもよい。第1の基板310および第2の基板410は、同じ材料であってもよく、または異なる材料であってもよい。この実施形態では、第1の基板310および第2の基板410は、シリコン基板であってもよい。
接合前のすべてのプロセスは、第1の基板310および第2の基板410上で完了してもよい。例えば、デバイス構造および電気的に接続されたデバイス構造の相互接続構造が、第1の基板310および第2の基板410上に形成される。デバイス構造は、層間誘電体層によって覆われる。層間誘電体層は、シリコン酸化物であってもよい。相互接続構造は、誘電材料で形成される。デバイス構造は、MOSデバイス、記憶デバイス、および／または別のパッシブデバイスであってもよい。相互接続構造は、多層構造であってもよい。相互接続構造は、コンタクトプラグ、ビア、または接続層を含むことができる。接続層は、相互接続構造の最上層に位置することができる。相互接続構造の引き出し構造として、接続層は、複数の接続パッドを含むことができる。相互接続構造は、金属材料、例えばタングステン、アルミニウム、または銅であってもよい。本出願のこの実施形態の図では、単に添付図面を簡略化するために、最上層の接続層のみが示されている。これは一例に過ぎないことが理解され得る。異なる設計および用途では、要求に従って、必要な数の層を含む相互接続構造が形成され得る。
第1の基板310および第2の基板410上には、同じデバイス構造が形成されてもよく、異なるデバイス構造が形成されてもよい。例えば、第1の基板310および第2の基板410上のデバイスは、両方ともDRAMデバイス、または両方とも論理デバイス、またはDRAMデバイスおよび論理デバイス内の別々の2つのデバイス、またはSRAMデバイスおよび論理デバイス内の別々の2つのデバイス、またはCISおよびISP内の別々の2つのデバイスであってもよい。
第1の基板310および第2の基板410上には、同じ相互接続構造が形成されてもよく、異なる相互接続構造が形成されてもよい。第1の基板310および第2の基板410上の相互接続構造内の接続パッドは、同じ構造を有してもよく、または異なる構造を有してもよい。区別を容易にするために、本出願のこの実施形態では、異なるウエハ間の相互接続構造を説明するための例として、第1の基板310上の相互接続構造内の第1の接続パッド330および第2の基板410上の相互接続構造内の第2の接続パッド430が使用される。
第1の接続パッド330は、接合前の第1のウエハ300の相互接続構造内の接続パッドであり、第1のウエハ300内の最上金属層（top metal）であってもよい。第1の接続パッド330の材料は、金属銅であってもよい。第1の接続パッド330は、異なる第1の接続パッド330間の絶縁を実施するために、第1の誘電体層320によって覆われてもよい。第1の誘電体層320は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
同様に、第2の接続パッド430は、接合前の第2の第1のウエハ400の相互接続構造内の接続パッドであり、第2のウエハ400内の最上金属層であってもよい。第2の接続パッド430の材料は、金属銅であってもよい。第2の接続パッド430は、異なる第2の接続パッド430間の絶縁を実施するために、第2の誘電体層420によって覆われてもよい。第2の誘電体層420は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
説明を容易にするために、第1の基板310上のデバイス構造が形成される表面は、第1のウエハ300の前面として使用され、第1の基板310上のデバイス構造が形成される表面と反対の表面は、第1のウエハ300の裏面として使用され、第2の基板410上のデバイス構造が形成される表面は、第2のウエハ400の前面として使用され、第2の基板410上のデバイス構造が形成される表面と反対の表面は、第2のウエハ400の裏面として使用される。
本出願のこの実施形態では、第1のウエハ300は、第2のウエハ400に接合され得る。実際には、第1のウエハ300および第2のウエハ400は、複数の接合されたウエハのうちの2つのウエハであってもよい。第1のウエハ300の前面は、第2のウエハ400の前面に接合されてもよい。第1のウエハ300の前面は、第2のウエハ400の裏面に代替的に接合されてもよい。第1のウエハ300の裏面は、第2のウエハ400の前面に代替的に接合されてもよい。第1のウエハ300の裏面は、第2のウエハ400の裏面に代替的に接合されてもよい。第1のウエハ300および第2のウエハ400を接合するために使用される表面は、接合面である。接合に使用される材料層は、接合面に形成されてもよい。接合材料層は、接着剤層における分子力を使用する2つのウエハ間の接合を実施するために、誘電材料、例えばシリコン酸化物または窒化シリコンを有する接着剤層であってもよい。
本出願のこの実施形態では、「上側」および「下側」は互いに対するものであり、第1のウエハ300および第2のウエハの接合方法に関連することに留意すべきである。具体的には、第1のウエハ300が上側ウエハとして使用されてもよく、第2のウエハ400が下側ウエハとして使用されてもよい。第1のウエハ300の前面が接合面として使用されるとき、第1のウエハ300は反転され、元の「上側」は「下側」に変更される。第1のウエハ300の裏面が接合面として使用されるとき、第1のウエハ300は反転されず、元の「上側」は依然として「上側」である。同様に、第2のウエハ400の前面が接合面として使用されるとき、第2のウエハ400は反転されず、元の「上側」は依然として「上側」である。第2のウエハ400の裏面が接合面として使用されるとき、第2のウエハは反転され元の「上側」は「下側」に変更される。加えて、上側、下側、左、右、前、後、最上、底などの記述は、デバイス間の相対位置および／または相対方向の指示を容易にすることを意図しているに過ぎず、いずれの特定の固定方向も暗示するように意図するものではない。
第1のウエハ300が第2のウエハ400に接合された後、2つのウエハは誘電体層を使用して接合され、第1のウエハ300の第1の接続パッド330と第2のウエハ400の第2の接続パッド430との間で電気接続は実施されない。したがって、第1のウエハ300と第2のウエハ400との間の接続は、垂直貫通孔359を使用して実施される必要がある。本出願のこの実施形態では、第1のウエハ300は、接合構造における上側ウエハとして使用され得る。垂直貫通孔359を形成するために、第1のウエハ300の上面に対してエッチングが行われる。第1のウエハ300の裏面が接合面1001として使用されるとき、第1のウエハ300の前面に対してエッチングが行われ、第1のウエハ300の前面が接合面1001として使用されるとき、第1のウエハ300の裏面に対してエッチングが行われることが理解され得る。
現在、第1の接続パッドおよび第2の接続パッドを貫通する2つのシリコン貫通ビアを形成するために、TSV技術を使用して、第1のウエハの上面に対してエッチングが行われ得る。次いで、コンタクトプラグを形成するために、シリコン貫通ビアに金属材料が充填される。その後、2つのコンタクトプラグ間に接続を確立するために、第1のウエハの上面に対して再配線が実行される。しかしながら、この接続方法では、第1の接続パッドと第2の接続パッドとの間の経路が比較的長く、各コンタクトプラグのサイズはエッチングプロセスによって制限され、制限なく縮小されることは不可能であり、コンタクトプラグ間の距離もまた制限される。したがって、このプロセスで2つの三次元相互接続構造によって占有される平面積は、比較的大きい。加えて、コンタクトプラグは第1の接続パッドまたは第2の接続パッドと接触しているので、第1の接続パッドおよび第2の接続パッドのサイズもまたエッチングプロセスによって制限され、コンタクトプラグのサイズと一致する。したがって、第1の接続パッドのサイズおよび第2の接続パッドのサイズは、比較的大きい。加えて、第1の接続パッドと第2の接続パッドとの間の距離は、コンタクトプラグ間の水平距離に対応する。第1の接続パッドと第2の接続パッドとの間の最小距離もまた制限される。したがって、配線設計もまた制限される。
前述の問題を解決するために、本出願のこの実施形態では、第1のウエハ300の上面からエッチングが開始されてもよい。第1の接続パッド330は、垂直貫通孔359を形成するためのブロッキング層として使用される。この垂直貫通孔359では、第1の接続パッド330の上面および第2の接続パッド430の上面および／または側壁が露出される。第1の接続パッド330は、第1の接続パッド330の下の第1の誘電体層および第2の誘電体層をエッチングから保護することができる。この場合、垂直貫通孔359に金属が充填された後、形成されたコンタクトプラグ360は、第1の接続パッド330の上面と接触し、第2の接続パッド430の上面および／または側壁とも接触する。言い換えると、形成されたコンタクトプラグ360は、第1の接続パッド330と第2の接続パッド430との間の接続を形成するために、第1の接続パッド330および第2の接続パッド430の両方と接触する。コンタクトプラグ360は、少なくとも一辺で第1の接続パッド330を囲むことができる。第1の接続パッド330の平面サイズに対する要求は高くない。したがって、デバイスの平面積は、さらに低減され得る。
垂直貫通孔359は、上から下まで不均一な寸法を有する貫通孔であってもよい。具体的には、垂直貫通孔359は、第1の接続パッド330の上面を露出させるために、第1の接続パッド330の上面まで第1のウエハを貫通してもよい。垂直貫通孔359は、第2の接続パッド430の上面および／または側壁を露出させるために、第1の接続パッド330の側壁に沿って第2の接続パッド430まで第1のウエハおよび第2のウエハをさらに貫通してもよい。言い換えると、第1の接続パッド330の上方の貫通孔は比較的大きなサイズを有することができ、第1の接続パッド330と第2の接続パッド430との間の貫通孔は比較的小さなサイズを有することができる。
具体的には、垂直貫通孔359は、第1の接続パッド330の上面全体を露出させてもよく、または第1の接続パッド330の上面の一部を露出させてもよい。垂直貫通孔359は、第1の接続パッド330の1つ以上の辺の側壁を露出させてもよく、または第1の接続パッド330の側壁を露出させなくてもよい。この場合、第1の接続パッド330の側壁は、第1の接続パッド330に保護を提供するために、第1の誘電体層の一部によって覆われる。垂直貫通孔359は、第2の接続パッド430の上面全体を露出させてもよく、または第2の接続パッド430の上面の一部を露出させてもよい。垂直貫通孔359は、第2の接続パッド430の1つ以上の辺の側壁を露出させてもよく、または第2の接続パッド430の側壁を露出させなくてもよい。この場合、第2の接続パッド430の側壁は、第2の誘電体層によって覆われる。
図4は、本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの形状の概略図である。第1の接続パッド330は、多角形または円形であってもよく、第2の接続パッド430は、多角形または円形であってもよい。第1の接続パッド330および第2の接続パッド430は、同じ形状を有してもよく、または異なる形状を有してもよい。当然ながら、第1の接続パッド330と第2の接続パッド430との間の水平距離は、比較的短い。第1の接続パッド330および第2の接続パッド430は、垂直方向に重複する突起を有してもよく、または垂直方向に重複する突起を有していなくてもよい。多角形は、例えばストリップであってもよい。円は、例えば真円であってもよく、または楕円であってもよい。例えば、第1の接続パッド330はストリップであり、第2の接続パッド430もストリップである。第1の接続パッド330および第2の接続パッド430は、同じサイズを有してもよく、または異なるサイズを有してもよい。
可能な実装形態では、図5は、本発明の一実施形態による半導体デバイスの構造の概略図である。第2の接続パッド430および第1の接続パッド330は、垂直方向で互いに対向して配置されてもよい。言い換えると、接合面1001に垂直な方向で第1の接続パッド330と第1の接続パッド330との間には重複領域があり、第2の接続パッド430の側壁は、少なくとも一辺で第1の接続パッド330の側壁と同一平面である。このようにして、垂直貫通孔359は、第2の接続パッド430および第1の接続パッド330の側壁を露出させることができ、第2の接続パッド430および第1の接続パッド330の露出された側壁は互いに同一平面である。このようにして、垂直貫通孔359内のコンタクトプラグ360は、第2の接続パッド430と第1の接続パッド330とを電気的に接続するために、第2の接続パッド430の側壁および第1の接続パッド330の側壁に別々に接続される。具体的には、図5（a）に示されるように、第2の接続パッド430は、一辺で第1の接続パッド330と揃えられてもよい。第1の接続パッド330の一辺の側壁は、水平方向で第2の接続パッド430の側壁を超える。コンタクトプラグ360は、第1の接続パッド330の一辺の上面および側壁ならびに第2の接続パッド430の一辺の側壁と接触することができる。図5（b）に示されるように、第2の接続パッド430は、複数の辺で第1の接続パッド330と揃えられてもよい。コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁と、ならびに第2の接続パッド430の複数の辺の側壁と接触することができる。
別の可能な実装形態では、図6は、本発明の一実施形態による別の半導体デバイスの構造の概略図である。第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置されてもよい。第2の接続パッド430の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。この場合、形成された垂直貫通孔359は、水平方向で第1の接続パッド330を超える第2の接続パッド430の一辺の表面の少なくとも一部を露出させ、すなわち、水平方向で第1の接続パッド330を超える第2の接続パッド430の側壁に隣接する上面を露出させ、水平方向で第1の接続パッド330を超える第2の接続パッド430の側壁に隣接する側壁および上面を露出させる。このようにして、垂直貫通孔359内に充填されたコンタクトプラグ360は、第2の接続パッド430の上面と少なくとも接触する。加えて、垂直貫通孔359は、第1の接続パッド330の上面をさらに露出させ、これにより、コンタクトプラグ360が第1の接続パッド330と第2の接続パッド430とを接続できるようにしてもよい。
具体的には、第2の接続パッド430の一辺の側壁は、水平方向で第1の接続パッド330を超える。図6（b）に示されるように、第2の接続パッド430の一辺の側壁は、第1の接続パッド330と揃えられてもよく、第2の接続パッド430の他の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。図6（a）に示されるように、コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁、ならびに第2の接続パッド430の一辺の側壁および別の辺の上面と接触することができる。図6（b）に示されるように、第2の接続パッド430の一辺の側壁は、水平方向で第1の接続パッド330を超えてもよく、第2の接続パッド430の別の側壁の側壁は、第1の接続パッド330に対して凹状である。図6（b）に示されるように、コンタクトプラグ360は、第1の接続パッド330の一辺の上面および側壁と接触することができ、第2の接続パッド430は、水平方向で第1の接続パッド330を超える第2の接続パッド430の一辺の上面を超える。
具体的には、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330を超える。図7は、本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。図7（a）に示されるように、コンタクトプラグ360は、第1の接続パッド330の一辺の上面および側壁と接触することができ、第2の接続パッド430は、第1の接続パッド330の一辺の上面を超える。図7（b）および図3に示されるように、コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁、ならびに第2の接続パッド430の上面と接触することができる。図7（c）に示されるように、コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁、ならびに第2の接続パッド430の複数の辺の上面および側壁と接触することができる。
当然ながら、前述の例では、エッチングプロセスにおいて第1の接続パッド330に保護を提供するために、コンタクトプラグ360と第1の接続パッド330との間に第1の誘電体層の一部が確保されてもよい。
最後に、本出願のこの実施形態では、ある程度、コンタクトプラグ360と第2の接続パッド430との間の接触面積を向上させ、コンタクトプラグ360と第2の接続パッド430との間の接触信頼性を向上させるために、コンタクトプラグ360は、第1の接続パッド330の複数の辺から第1の接続パッド330と第2の接続パッド430とを接続することができる。
図8は、本出願の一実施形態による三次元相互接続構造の構造の概略図である。図9は、本出願の一実施形態による三次元相互接続構造の上面図である。コンタクトプラグ360は、第1の接続パッド330と第2の接続パッド430との間の接続を実施するために、アーチ構造を形成する。コンタクトプラグ360は、第1の接続パッド330の左辺および右辺に形成される。第1の接続パッド330の左辺と右辺との間の幅は、比較的小さくてもよい。加えて、第1の接続パッド330と第2の接続パッド430との間には重複領域があってもよい。配線面積をある程度低減するために、比較的大きな距離を設定する必要はない。
さらに別の可能な実装形態では、図10は、本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。第2の接続パッド430および第1の接続パッド330は、垂直方向に互い違いに配置される。言い換えると、接合面1001に垂直な方向で第2の接続パッド430と第1の接続パッド330との間には重複領域がない。したがって、垂直貫通孔359の上部開口のサイズは、第2の接続パッド430と第1の接続パッド330との間の水平距離以上である。具体的には、垂直貫通孔359の上部開口のサイズが第2の接続パッド430と第1の接続パッド330との間の水平距離に等しいとき、垂直貫通孔359は、第1の接続パッド330および第2の接続パッド430の対向する側壁を露出させ、すなわち、第2の接続パッド430に面する第1の接続パッド330の側壁を露出させ、第1の接続パッド330に面する第2の接続パッド430の側壁を露出させることができる。この場合、第1の接続パッド330と第2の接続パッド430との間の電気的接続を実施するために、垂直貫通孔359は、異なる深さの水平サイズをも有し、これにより、垂直貫通孔359内の金属プラグ360が第1の接続パッド330および第2の接続パッド430の露出した側壁を接続できる。垂直貫通孔359の上部開口のサイズは、第2の接続パッド430および第1の接続パッド330の横方向サイズよりも大きくてもよい。第1の接続パッド330および第2の接続パッド430の対向する側壁に加えて、垂直貫通孔359は、第1の接続パッド330の上面の一部および／または第2の接続パッド430の上面の一部をさらに露出させてもよい。図10（a）に示されるように、接触信頼性を向上させるために、実際には、垂直貫通孔359が第1の接続パッド330の上面を露出させるとき、図10（b）に示されるように、第1の接続パッド330に保護を提供するために、第1の接続パッド330の側壁のために第1の誘電体層の一部が確保されてもよい。
図11は、本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの別の形状の概略図である。第1の接続パッド330の形状は、スリット形状または櫛歯形状であってもよい。この場合、第2の接続パッド430の形状は、多角形、円、スリット形状、または櫛歯形状であってもよい。当然ながら、第1の接続パッド330の形状が多角形または円であるとき、第2の接続パッド430の形状は、スリット形状または櫛歯形状であってもよい。スリット形状は、単一スリット形状であってもよく、多重スリット形状であってもよい。スリット形状は、図11（a）を参照した単一スリット形状、または図11（b）および図11（c）を参照した多重スリット形状、または図11（d）を参照した櫛歯形状を含むことができる。櫛歯形状の櫛歯の数は、実際のケースに応じて決定され得る。
第1の接続パッド330および第2の接続パッド430の形状がスリット形状または櫛歯形状であるとき、スリット形状または櫛歯形状は、複数の線の組み合わせと見なされてもよい。各線の接続方法については、前述の線の接続方法を参照されたい。言い換えると、形成された垂直貫通孔359は、コンタクトプラグ360と第1の接続パッド330および第2の接続パッド430の各々との間の接触を実施するために、垂直貫通孔359が第1の接続パッド330の上面の一部および第2の接続パッド430の上面の一部の両方を露出させることができるならば、スリット形状または櫛歯形状を有する接続パッドの側壁を露出させてもさせなくてもよい。
図12は、本出願の一実施形態によるさらにまた別の半導体デバイスの構造の概略図である。例えば、第2の接続パッド430は、単一スリット形状である。この場合、図12（a）に示されるように、コンタクトプラグ360は、第1の接続パッド330の上面および側壁、ならびに第2の接続パッド430の上面に接続され得る。図12（b）に示されるように、コンタクトプラグ360は、第1の接続パッド330の上面および側壁、ならびに第2の接続パッド430の上面および側壁に接続され得る。例えば、第2の接続パッド430は、二重スリット形状である。図12（c）に示されるように、コンタクトプラグ360は、第1の接続パッド330の上面および側壁、ならびに第2の接続パッド430の側壁に接続され得る。
言い換えると、垂直貫通孔359は、第1の接続パッド330の上面まで第1のウエハ300の上面を貫通し、第2の接続パッド430の上面まで第1の接続パッド330の外周を貫通する、貫通孔であってもよい。貫通孔は、上部に比較的大きいサイズを有し、下部に比較的小さいサイズを有する垂直貫通孔359を形成するために、第1の接続パッド330の上面ならびに第2の接続パッド430の上面および／または側壁を露出させる。
本出願のこの実施形態では、エッチングプロセスの影響により、垂直貫通孔359は、平面の上方と平面の下方とで異なるサイズを有する場合がある。図13は、本出願の一実施形態によるさらなる半導体デバイスの構造の概略図である。具体的には、図3に示されるように、第1の基板310の垂直貫通孔359のサイズは、第1の誘電体層320の垂直貫通孔のサイズとは異なってもよい。図13（a）および図13（c）に示されるように、第1の接続パッド330の上面の上方の垂直貫通孔359のサイズは第1の接続パッド330の上面の下方の垂直貫通孔359のサイズとは異なってもよい。図13（b）に示されるように、第1の接続パッド330の下面の上方の垂直貫通孔359のサイズは第1の接続パッド330の下面の下方の垂直貫通孔359のサイズとは異なってもよい。図12（b）に示されるように、第2の接続パッド430の上面の上方の垂直貫通孔359のサイズは、第2の接続パッド430の上面の下方の垂直貫通孔359のサイズとは異なってもよい。
前述の添付図面は単なる例示的な説明であり、本出願の実施形態で提供されるすべてのケースを含むことを意図するものではないことが、理解されるだろう。簡単な説明のために、本明細書では説明のための例は逐一示されない。当業者は、前述の説明に基づいて別の構造を設定してもよい。これは、本出願の保護範囲に含まれるべきである。
本出願のこの実施形態で提供される半導体デバイスは、第3のウエハをさらに含むことができる。図14は、本出願の一実施形態によるまたさらなる半導体デバイスの構造の概略図である。第1のウエハ300、第2のウエハ400、および第3のウエハ500は、3つの積層を形成する。第3のウエハ500は、第3の基板510を含むことができる。第3の誘電体層520は、第3の基板510上に形成されてもよい。第3の誘電体層520は、第3の接続パッド530を有することができる。第3のウエハ500は、第1のウエハ300上に配置されてもよい。第1のウエハ300と第3のウエハ500との間の接合を通じて、第3のウエハ500内の第3の接続パッド530とコンタクトプラグ360との間で電気的接続が実施される。あるいは、第1のウエハ300および第3のウエハ500の誘電体層が接合された後、コンタクトプラグ360と同様の製造プロセスを使用して形成された別のコンタクトプラグを使用して、第3の接続パッド530とコンタクトプラグ360とが接続されてもよい（図示せず）。第1のウエハ300と第3のウエハ500との間の接合面5001については、図14を参照されたい。
本出願の実施形態は、半導体デバイスを提供する。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含む。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。コンタクトプラグは、垂直貫通孔に充填された導電材料である。コンタクトプラグは、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下に位置する第1の誘電体層は、エッチングされない。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施し、第1のウエハと第2のウエハとの間の垂直相互接続を実施するために、垂直貫通孔内の接続プラグは、第1の接続パッドの上層ならびに第2の接続パッドの上層および／または側壁と接触することができる。接続プラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として機能する。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平寸法はある程度縮小され得る。
前述の実施形態で提供された半導体デバイスに基づいて、本出願の実施形態は、半導体デバイスの製造方法をさらに提供する。図15は、本出願の一実施形態による半導体デバイスの製造方法のフローチャートである。図16から図20は、本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。方法は、以下のステップを含むことができる。
S101：図16（a）、図17（a）、図18（a）、図19（a）、および図20（a）を参照して、その間に接合が完了している第1のウエハ300および第2のウエハ400を提供する。
本出願のこの実施形態では、第1のウエハ300は、第1の基板310、第1の基板310上の第1の誘電体層320、および第1の誘電体層320内の第1の接続パッド330を含むことができる。第2のウエハ400は、第2の基板410、第2の基板410上の第2の誘電体層420、および第2の誘電体層420内の第2の接続パッド430を含むことができる。第1の基板310および第2の基板410上には、同じデバイス構造が形成されてもよく、異なるデバイス構造が形成されてもよい。例えば、第1の基板310および第2の基板410上のデバイスは、両方ともDRAMデバイス、または両方とも論理デバイス、またはDRAMデバイスおよび論理デバイスのそれぞれ2つのデバイス、またはSRAMデバイスおよび論理デバイス内の別々の2つのデバイス、またはCISおよびISP内の別々の2つのデバイスであってもよい。
第1の接続パッド330は、接合前の第1のウエハ300の相互接続構造内の接続パッドであり、第1のウエハ300内の最上金属層（top metal）であってもよい。第1の接続パッド330の材料は、金属銅であってもよい。第1の接続パッド330は、異なる第1の接続パッド330間の絶縁を実施するために、第1の誘電体層320によって覆われてもよい。第1の誘電体層320は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
同様に、第2の接続パッド430は、接合前の第2の第1のウエハ400の相互接続構造内の接続パッドであり、第2のウエハ400内の最上金属層であってもよい。第2の接続パッド430の材料は、金属銅であってもよい。第2の接続パッド430は、異なる第2の接続パッド430間の絶縁を実施するために、第2の誘電体層420によって覆われてもよい。第2の誘電体層420は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
説明を容易にするために、第1の基板310上のデバイス構造が形成される表面は、第1のウエハ300の前面として使用され、第1の基板310上のデバイス構造が形成される表面と反対の表面は、第1のウエハ300の裏面として使用され、第2の基板410上のデバイス構造が形成される表面は、第2のウエハ400の前面として使用され、第2の基板410上のデバイス構造が形成される表面と反対の表面は、第2のウエハ400の裏面として使用される。
本出願のこの実施形態では、第1のウエハ300は、第2のウエハ400に接合され得る。実施中、第1のウエハ300および第2のウエハ400は、複数の接合されたウエハのうちの2つのウエハであってもよい。第1のウエハ300の前面は、第2のウエハ400の前面に接合されてもよい。第1のウエハ300の前面は、第2のウエハ400の裏面に代替的に接合されてもよい。第1のウエハ300の裏面は、第2のウエハ400の前面に代替的に接合されてもよい。第1のウエハ300の裏面は、第2のウエハ400の裏面に代替的に接合されてもよい。接合で使用される材料層は、接合面である、第1のウエハ300および第2のウエハ400を接合するために使用される表面上に形成されてもよい。接合材料層は、接着剤層における分子力を使用する2つのウエハ間の接合を実施するために、誘電材料、例えばシリコン酸化物または窒化シリコンを有する接着剤層であってもよい。
第1のウエハ300が第2のウエハ400に接合された後、2つのウエハは誘電体層を使用して接合され、第1のウエハ300の第1の接続パッド330と第2のウエハ400の第2の接続パッド430との間で垂直相互接続は実施されない。したがって、第1のウエハ300と第2のウエハ400との間の接続が実施される必要がある。
S102：第1の接続パッドをブロッキング層として使用し、垂直貫通孔359を形成するために第1のウエハ300を上から下までエッチングする。垂直貫通孔359は、第1の接続パッド330の上面まで第1のウエハを貫通し、第1の接続パッド330の側壁に沿って第2の接続パッド430まで第1のウエハおよび第2のウエハを貫通し、第2の接続パッド430の上面および／または側壁を露出させる。
本出願のこの実施形態では、第1のウエハ300は、接合構造における上側ウエハとして使用され得る。垂直貫通孔359を形成するために、第1のウエハ300の上面に対してエッチングが行われる。第1のウエハ300の裏面が接合面1001として使用されるとき、第1のウエハ300の前面に対してエッチングが行われ、第1のウエハ300の前面が接合面1001として使用されるとき、第1のウエハ300の裏面に対してエッチングが行われることが理解され得る。
具体的には、垂直貫通孔359は、第1の接続パッド330の上面全体を露出させてもよく、または第1の接続パッド330の上面の一部を露出させてもよい。垂直貫通孔359は、第1の接続パッド330の1つ以上の辺の側壁を露出させてもよく、または第1の接続パッド330の側壁を露出させなくてもよい。この場合、第1の接続パッド330の側壁は、第1の接続パッド330に保護を提供するために、第1の誘電体層の一部によって覆われる。垂直貫通孔359は、第2の接続パッド430の上面全体を露出させてもよく、または第2の接続パッド430の上面の一部を露出させてもよい。垂直貫通孔359は、第2の接続パッド430の1つ以上の辺の側壁を露出させてもよく、または第2の接続パッド430の側壁を露出させなくてもよい。この場合、第2の接続パッド430の側壁は、第2の誘電体層によって覆われる。
以下では、説明のための例として、第1のウエハ300および第2のウエハ400の前面の間の接合を使用する。エッチングを通じて垂直貫通孔359を形成する複数の方法がある。異なる構造を有する異なる接続パッドおよび垂直貫通孔359には、異なるエッチング方法が使用され得る。以下では、説明のための例を提供する。
可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超える。垂直貫通孔359を形成する方法は、具体的には以下の通りである。まず、第1の開口を得るために、第1のウエハの上面をエッチングし、第1の開口は第1の接続パッド330の上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超えることができる。このようにして、第1の開口は、第1の接続パッド330を露出させるために深化される。エッチングは、第1の開口の底部が水平方向で第1の接続パッド330の側壁を超える位置で行われる。第2の接続パッド430の第2の開口は、垂直貫通孔359を形成するために、第1の接続パッド330の外周の周りに形成されてもよい。第2の接続パッド430への開口がエッチングを通じて形成されると、第1の接続パッド330は、第1の接続パッド330の下の第1の誘電体層および第2の誘電体層を保護することができる。一般に、第2の開口の位置は、第1の接続パッド330に対する第2の接続パッド430の位置に基づいて決定され得る。第2の接続パッド430の側壁が水平方向で第1の接続パッド330の側壁を超える方向は、第2の開口の側壁が第1の接続パッド330の側壁を超える方向と一致していてもよい。
図16に示されるように、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。まず、第1のウエハ300の裏面に対してエッチングが行われてもよく、すなわち、第1の開口350を形成するために、第1の基板310の裏面に対してエッチングが行われる。図16（b）に示されるように、第1の開口350は第1の接続パッド330の上方にあってもよく、第1の開口350の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を延長する。第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対して行われ、第1の誘電体層320で停止されてもよい。第1の開口350の側壁を保護するために、絶縁層361が堆積される。図16（c）に示されるように、エッチングは、接合面1001への第2の開口351を形成するために、第1の開口350の側壁が水平方向で第1の接続パッド330を超える位置で底部に対して行われる（エッチングのこの時点で、第1の接続パッド330の側壁が露出されていてもよく、または第1の誘電体層320の一部が確保され、第1の接続パッド330の側壁は露出されていなくてもよい）。次いで、第1の接続パッド330の上方の第1の誘電体層320および第2の接続パッド430の上方の第2の誘電体層420を除去し、これによって垂直貫通孔359を形成するために、第1の接続パッド330はブロッキング層として使用され、第1の開口350および第2の開口351は共に深化される。図16（d）に示されるように、形成された垂直貫通孔359は、第1の接続パッド330の上面、ならびに水平方向で第1の接続パッド330を超える第2の接続パッド430の複数の辺の上面の一部を露出させる。第1の接続パッド330の側壁の第1の誘電体層320の一部は、第1の接続パッド330を保護し、第1の接続パッド330に対して行われるエッチングによって引き起こされる損傷または崩壊を回避するために、確保される。
加えて、第2の接続パッド430のものであって第1の接続パッド330を超える部分のサイズが比較的小さいとき、第2の接続パッド430の側壁を露出させるために、第2の接続パッド430の側壁の第2の誘電体層がエッチングされてもよい。図17に示されるように、第1のウエハ300の裏面からエッチングが行われる。言い換えると、図17（b）に示されるように、エッチングは、第1の開口350を形成するために、第1の基板310の裏面から行われる。当然ながら、第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対して行われ、第1の誘電体層320で停止されてもよい。図17（c）に示されるように、第1の開口350の側壁を保護するために、絶縁層361が堆積される。図17（c）に示されるように、エッチングは、接合面1001への第2の開口351を形成するために、第1の開口350の側壁が水平方向で第1の接続パッド330を超える位置で底部で行われる。次いで、第1の接続パッド330がブロッキング層として使用され、第1の開口350および第2の開口351が共に深化され、これにより、深化された第2の開口351が第2の接続パッド430の下面で停止される。エッチングプロセスにおいて、第1の接続パッド330は、垂直貫通孔359を形成するために、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。垂直貫通孔359は、第1の接続パッド330の上面、ならびに第1の接続パッド330を延長する第2の接続パッド430の複数の辺の上面および側壁の一部を露出させる。
加えて、第2の接続パッド430が第1の接続パッド330と同一平面となる方向において、第1の接続パッド330および第2の接続パッド430の側壁の誘電体層は、第1の接続パッド330および第2の接続パッド430の側壁を露出させるために、エッチングを通じて除去されてもよい。具体的な動作ステップについては、図16に示されるステップを参照されたい。本明細書では、詳細は再度説明されない。
別の可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。加えて、第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超えてもよい。第3の開口は、ウエハ間を接合する前に第1のウエハに形成されてもよい。第3の開口は、第1の接続パッド330の周りの第1の誘電体層に形成される。このようにして、接合後のエッチング負荷が低減され得る。垂直貫通孔を形成する方法は、具体的には以下の通りである。ウエハ間を接合した後、第1の開口を形成するために、第1のウエハの上面に対してエッチングが行われ、第1の開口は第1の接続パッド330の上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超えることができる。このようにして、第1の開口は、第1の接続パッド330を露出させるために深化され得る。加えて、第1の開口は第3の開口に接続されてもよく、第3の開口は深化されてもよい。深化された第3の開口は、垂直貫通孔359を形成するために、第2の接続パッド430を露出させてもよい。第2の接続パッド430への開口がエッチングを通じて形成されると、第1の接続パッド330は、第1の接続パッド330の下の第1の誘電体層および第2の誘電体層を保護することができる。一般に、第3の開口の位置は、第1の接続パッド330に対する第2の接続パッド430の位置に基づいて決定され得る。第2の接続パッド430の側壁が水平方向で第1の接続パッド330の側壁を超える方向は、第3の開口が第1の誘電体層に配置される方向と一致していてもよい。
図18に示されるように、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。第3の開口352は、第1のウエハ300に形成されてもよい。第3の開口352は、第1の接続パッド330の周りの第1の誘電体層320に形成される。言い換えると、図18（a）に示されるように、第1のウエハ300と第2のウエハ400との間を接合する前に、第1の接続パッド330の周りに第3の開口352を形成するために、第1の誘電体層320に対してエッチングが行われてもよい。このようにして、ウエハ間を接合した後、第1のウエハ300の裏面に対してエッチングが行われてもよく、すなわち、第1の開口350を形成するために、第1の基板310の裏面に対してエッチングが行われる。図18（b）に示されるように、第1の開口350は第1の接続パッド330の上方にあってもよく、第1の開口350の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を延長する。当然ながら、第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対して行われ、第1の誘電体層320で停止されてもよい。図18（c）に示されるように、第1の開口350の側壁を保護するために、絶縁層361が堆積される。第1の接続パッド330は、ブロッキング層として機能する。第1の開口350は、第1の開口350を第3の開口に接続するために深化される。次いで、第3の開口352を深化させるために、エッチングがさらに行われる。したがって、図18（d）に示されるように、深化された第1の開口350は第1の接続パッドの上面を露出させ、深化された第3の開口352は、垂直貫通孔359を形成するために第2の接続パッド430の上面を露出させる。
加えて、第2の接続パッド430のものであって第1の接続パッド330を超える部分のサイズが比較的小さいとき、第2の接続パッド430の側壁を露出させるために、第2の接続パッド430の側壁の第2の誘電体層がエッチングされてもよい。本明細書では、説明のための例は提供されない。第2の接続パッド430が第1の接続パッド330と同一平面となる方向において、第1の接続パッド330および第2の接続パッド430の側壁の誘電体層は、第1の接続パッド330および第2の接続パッド430の側壁を露出させるために、エッチングを通じて除去されてもよい。具体的な動作ステップについては、図18に示されるステップを参照されたい。本明細書では、詳細は再度説明されない。
さらに別の可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超える。垂直貫通孔359を形成する方法は、具体的には以下の通りである。まず、第1の開口を得るために、第1のウエハの上面をエッチングし、第1の開口は第1の接続パッド330の上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超えることができる。このようにして、第1の開口は、第1の接続パッド330を露出させるために深化され得る。第1の開口は、さらに深化される。この場合、第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。エッチングは、第1の開口が水平方向で第1の接続パッド330を超える位置で、第1の誘電体層および第2の誘電体層に対して行われる。第1の接続パッド330の周りの深化された第1の開口は、垂直貫通孔359を形成するために、第1の接続パッド330の周りの第2の接続パッド430を貫通することができる。
図19に示されるように、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。第1のウエハ300の裏面に対してエッチングが行われ、すなわち、第1の開口350を形成するために、第1の基板310の裏面に対してエッチングが行われる。図19（b）に示されるように、第1の開口350は第1の接続パッド330の上方にあってもよく、第1の開口350の複数の辺の側壁は、第1の接続パッド330の側壁を超える。当然ながら、第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対して行われ、第1の誘電体層320で停止されてもよい。図19（c）に示されるように、第1の開口350の側壁を保護するために、絶縁層361が堆積される。第1の開口350は深化される。第2の接続パッド430は、エッチング停止層として使用される。エッチングプロセスにおいて、第1の接続パッド330は、第2の接続パッド430の上面が露出されるまで、第1の接続パッド330の下の第1の誘電体層および第2の誘電体層に保護を提供する。この場合、図19（d）に示されるように、第1の接続パッド330の上面もまた、垂直貫通孔359を形成するために、深化された第1の開口350内で露出される。
さらに別の可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超える。垂直貫通孔359を形成する方法は、具体的には以下の通りである。第4の開口を形成するために、第1のウエハの上面をエッチングする。第4の開口の少なくとも一辺の側壁は、第1の接続パッド330の側壁を超える。次いで、第1の接続パッド330は、ブロッキング層として使用され得る。エッチングは、第1の接続パッド330の上面を露出させるために、第1の接続パッド330の上部および第4の開口の底部に対して行われる。加えて、深化された第4の開口は、第2の接続パッド430の上面および／または側壁を露出させる。エッチングプロセスでは、第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。
図20に示されるように、第2の接続パッド430の複数の辺の側壁は、第1の接続パッド330の側壁を超える。第1のウエハ300の裏面に対してエッチングが行われ、すなわち、第1の基板310の裏面に対してエッチングが行われる。エッチング位置は、第1の接続パッド330の周りである。図20（b）に示されるように、エッチングは、第4の開口353を得るために、第1の接続パッド330の下面または上面のある位置で停止される。次いで、図20（c）に示されるように、第4の開口353の側壁を保護するために、絶縁層361が堆積される。エッチングは、図20（d）に示されるように、第1の接続パッド330の上面および側壁ならびに第2の接続パッド430の上面を露出させ、これによって垂直貫通孔359を形成するために、第1の接続パッド330の上部の第1の誘電体層320、ならびに第1の接続パッド330の周りの第4の開口353の底部の第1の誘電体層320および第2の誘電体層420に対して行われる。
垂直貫通孔359を形成するための前述の方法では、垂直貫通孔359のためにエッチングが行われるとき、上層ウエハの第1の接続パッド330はブロッキング層として使用され、エッチングは、下層ウエハの第2の接続層430が露出されたときに停止される。一般に、第1の接続パッド330は導電材料である。第1の誘電体層および第2の誘電体層には、比較的高いエッチング選択比を有する材料、例えば金属材料またはドープされた半導体材料が設定され得る。金属と誘電体層との間のエッチング選択比は比較的高く、例えば、SiO2：Alは20：1に近く、SiO2：Wは80：1に近い。したがって、第1の誘電体層320および第2の誘電体層420の両方に対してエッチングが行われるまで、第2の接続層430に対してエッチングが行われる前に第1の接続パッド330がまだ存在することを保証するために、第1の接続パッド330および第2の接続層430は大きく損傷されない。エッチングは、下側ウエハの第2の接続層430で停止される。エッチングプロセスは、比較的単純である。
S103：図16（e）、図17（e）、図18（e）、図19（e）、および図20（e）を参照して、コンタクトプラグ360を形成するために、垂直貫通孔359を導電材料で充填する。
本出願のこの実施形態では、垂直貫通孔359として垂直貫通孔359を形成するために、第1のウエハ300の上面からエッチングが開始されてもよい。この垂直貫通孔359では、第1の接続パッド330の上面および第2の接続パッド430の上面および／または側壁が露出される。この場合、垂直貫通孔359に金属が充填された後、形成されたコンタクトプラグ360は、第1の接続パッド330の上面と接触し、第2の接続パッド430の上面および／または側壁とも接触する。言い換えると、形成されたコンタクトプラグ360は、第1の接続パッド330と第2の接続パッド430との間の電気的接続を実施するために、第1の接続パッド330および第2の接続パッド430の両方と接触する。
コンタクトプラグ360は、垂直貫通孔359内に形成される。導電材料は、電気めっき方式または蒸着方式で垂直貫通孔359内に形成されてもよい。次いで、垂直貫通孔359の外側の導電材料は、コンタクトプラグ360を形成するために、平坦化プロセス、例えば化学機械研磨プロセスを使用して除去される。コンタクトプラグ360の材料は、銅またはアルミニウムであってもよく、あるいは別の導電性金属材料また非金属材料であってもよく、例えばドープシリコンであってもよい。
本出願のこの実施形態で提供される半導体デバイスの製造方法では、接合された第1のウエハおよび第2のウエハが提供される。第1のウエハは、第1の誘電体層を含む。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。第1の接続パッドは、ブロッキング層として使用される。垂直貫通孔を形成するために、第1のウエハに対して上から下までエッチングが行われる。垂直貫通孔は、第1の接続パッドの上面まで第1のウエハを貫通し、第1の接続パッドの側壁に沿って第2の接続パッドまで第2のウエハを貫通し、第2の接続パッドの上面および／または側壁を露出させる。導電材料は、コンタクトプラグを形成するために、垂直貫通孔に充填される。言い換えると、垂直貫通孔は、第1のウエハの上面、ならびに第2の接続パッドの上面および／または側壁を露出させることができる。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドおよび第2の接続パッドの両方と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として機能する。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、横方向サイズはある程度縮小され得る。
本出願の実施形態間で相互参照が行われ得ることに留意されたい。装置実施形態については、方法実施形態の説明を参照されたい。方法実施形態については、装置実施形態の説明を参照されたい。
上記は、本出願の特定の実装形態である。最後に、前述の実施形態は、本出願の技術的解決策を説明するためのものに過ぎず、本出願を限定するためのものではない。本出願は前述の実施形態を参照して詳細に説明されているが、当業者は、本出願の実施形態の技術的解決策の範囲から逸脱することなく、前述の実施形態において記録された技術的解決策に対する修正またはそのいくつかの技術的特徴に対する同等の置換が行われ得ることを理解すべきである。
100 第1のウエハ
110 基板
120 誘電体層
130 第1のデバイス
140 金属プラグ
150 再配線層
200 第2のウエハ
210 基板
220 誘電体層
230 第2のデバイス
240 金属プラグ
250 水平再配線層
300 第1のウエハ
310 第1の基板
320 第1の誘電体層
330 第1の接続パッド
350 第1の開口
351 第2の開口
352 第3の開口
353 第4の開口
359 垂直貫通孔
360 コンタクトプラグ
361 絶縁層
400 第2のウエハ
410 第2の基板
420 第2の誘電体層
430 第2の接続パッド
500 第3のウエハ
510 第3の基板
520 第3の誘電体層
530 第3の接続パッド
1001 接合面
3001 接合面
5001 接合面
本出願は、半導体製造技術の分野に関し、具体的には、半導体構造およびその製造方法に関する。
近年、半導体デバイスおよび集積回路は、集積密度および出力密度を急速に増加させている。この場合、平面空間が制限され、ムーアの法則が行き詰まる。三次元積層技術は、現在主流の打開策である。多層構造または3D構造は、三次元積層技術を使用して形成され得る。3D構造は、例えば、三次元集積回路（3D－IC）、微小電子機械システム（MEMS）、または相補型金属酸化膜半導体（CMOS）画像センサ（CIS）である。三次元積層技術では、接合は、マイクロバンプ接合技術から、銅ピラー接合技術、およびウエハ接合技術に至るまでの技術反復プロセスを経験する、コアプロセスである。現在、三次元積層技術は、ウエハ接合技術に集中している。ウエハ接合技術は、三次元積層技術における各製造業者の競争の鍵に発展した。
ウエハ接合は、機械的接続および電気的接続を形成するためにウエハの表面を嵌合するための技術である。誘電体層接合は、誘電体層間に共有結合を形成するためのウエハ接合技術のウエハ接合実装である。この場合、2つの接合されたウエハ間で電気接続は実施されない。誘電体層接合を通じてウエハ間で相互接続を実施するために、シリコン貫通ビア（TSV）技術が使用され得る。TSV技術では、ウエハ間に垂直相互接続を実施するために、ウエハの裏面に貫通孔が形成され、貫通孔に導電材料が充填される。例えば、2つのウエハに別々に接続されるコンタクトプラグを得るために、異なるウエハ上に2つの貫通孔が別々に配置され、貫通孔に導電材料が充填される。次いで、異なるウエハ間の接続を実施するために、2つのウエハに別々に接続された接続ワイヤがさらに配置される。このように、接続を実施するために、2つのウエハ間でコンタクトプラグおよび接続ワイヤが使用される。2つのウエハ間のワイヤは比較的長く、比較的大きな信号遅延を引き起こす。この場合、いくつかのシナリオでは、実際の要求が満たされることは不可能である。加えて、複数のコンタクトプラグを使用して三次元相互接続が実施され、比較的大きな平面空間を占有する。これは、デバイスの集積密度の向上を容易にしない。
これを考慮して、本出願の第1の態様は、ウエハ間の信号遅延を低減するための、半導体構造およびその製造方法を提供する。
第1の態様によれば、本出願の一実施形態は、半導体デバイスを提供する。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含むことができる。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有することができる。第1の接続パッドは、第1のウエハの信号を引き出すように構成され得る。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含むことができる。第2の誘電体層は、第2の接続パッドを有することができる。第2の接続パッドは、第2のウエハの信号を引き出すように構成され得る。コンタクトプラグは、垂直貫通孔に充填された導電材料で作られてもよく、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下方に位置する第1の誘電体層に対してはエッチングが行われない。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施し、第1のウエハと第2のウエハとの間の垂直相互接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドの上面ならびに第2の接続パッドの上面および／または側壁と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として使用される。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平寸法はある程度縮小され得る。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置され、第2の接続パッドの少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える。この場合、垂直貫通孔は、第2の接続パッドの少なくとも一辺の側壁に隣接する上面、または隣接する上面および第2の接続パッドの少なくとも一辺の側壁を露出させる。
本出願のこの実施形態では、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁を水平方向に超える。この場合、垂直貫通孔は、コンタクトプラグと第2の接続パッドとの間の接触を実施するために、第2の接続パッドのものであって第1の接続パッドを超える側壁に隣接する少なくとも上面を露出させることができる。当然ながら、垂直貫通孔は、コンタクトプラグと第2の接続パッドとの間の接触信頼性をある程度改善するために、第2の接続パッドのものであって第1の接続パッドの側壁を超える側壁をさらに露出させ、これによって第1の接続パッドと第2の接続パッドとの間の電気的接続の信頼性を向上させる。
可能な実装形態では、垂直貫通孔は、第1の接続パッドの側壁を露出させるか、または垂直貫通孔内で、第1の接続パッドの側壁上に第1の誘電体層が確保される。
本出願のこの実施形態では、垂直貫通孔は、垂直貫通孔内に形成されたコンタクトプラグと第1の接続パッドとの間の接触信頼性を向上させるために、第1の接続パッドの側壁を露出させることができる。当然ながら、垂直貫通孔は、第1の接続パッドの側壁を露出させなくてもよい。代わりに、第1の接続パッドの側壁上の第1の誘電体層が、エッチングプロセスにおいて確保される。このようにして、第1の誘電体層は、第1の接続パッドの構造完全性を向上させ、第1の接続パッドの機能完全性をさらに向上させるために、第1の接続パッドの側壁を保護することができる。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置され、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、垂直貫通孔は、第2の接続パッドの少なくとも一辺の側壁と、第1の接続パッドのものであって第2の接続パッドと同一平面である側壁とを露出させる。
本出願のこの実施形態では、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、第1の接続パッドの側壁および第2の接続パッドの側壁が垂直貫通孔を使用して露出され、これにより、コンタクトプラグを使用して第1の接続パッドの側壁が第2の接続パッドの側壁に接続されるようにしてもよい。したがって、デバイス面積を低減し、デバイス統合を向上させるために、垂直相互接続構造の冗長な水平面積が低減される。
可能な実装形態では、第2の接続パッドおよび第1の接続パッドは、垂直方向に互い違いに配置される。垂直貫通孔の上部開口は、第2の接続パッドと第1の接続パッドとの間の距離以上である。
本出願のこの実施形態では、第2の接続パッドおよび第1の接続パッドは、垂直方向に互い違いに配置され得る。この場合、垂直方向で第1の接続パッドと第2の接続パッドとの間には重複領域がなく、水平方向には第1の接続パッドと第2の接続パッドとの間の水平距離がある。この場合、垂直貫通孔の上部開口のサイズは、第1の接続パッドおよび第2の接続パッドをうまく露出させ、これによって第1の接続パッドと第2の接続パッドとの間の電気的接続を実施し、電気的接続の信頼性を向上させるために、第2の接続パッドと第1の接続パッドとの間の水平距離以上であってもよい。
可能な実装形態では、半導体デバイスは、第3のウエハをさらに含む。
第3のウエハは、第3の接続パッドを有する。第3のウエハは、第3の接続パッドとコンタクトプラグとの間の電気的接続を向上させるために、第1のウエハに接合される。
本出願のこの実施形態では、半導体デバイスは、第3のウエハをさらに含むことができる。第3のウエハの第3の接続パッドは、コンタクトプラグに電気的に接続され、第1のウエハおよび第2のウエハにさらに接続されてもよい。具体的には、第3のウエハは、デバイス統合をさらに向上させるために、第1のウエハに接合されてもよい。
可能な実装形態では、垂直貫通孔は、第1の接続パッドの複数の辺の側壁の方向を貫通する。
本出願のこの実施形態では、垂直貫通孔は、第1の接続パッドの複数の辺の側壁の方向を貫通することができる。このようにして、垂直貫通孔内に形成されたコンタクトプラグは、コンタクトプラグと第1の接続パッドとの間の接触信頼性を向上させ、コンタクトプラグと第2の接続パッドとの間の接触面積をある程度増加させ、コンタクトプラグと第2の接続パッドとの間の接触信頼性を向上させるために、複数の辺で第1の接続パッドを囲むことができる。
第2の態様によれば、本出願の一実施形態は、半導体デバイスの製造方法であって、
接合された第1のウエハおよび第2のウエハを提供するステップであって、第1のウエハは第1の誘電体層を含み、第1の誘電体層は第1の接続パッドを有し、第2のウエハは第2の誘電体層を含み、第2の誘電体層は第2の接続パッドを有する、ステップと、
第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップであって、垂直貫通孔は、第1の接続パッドの上面まで第1のウエハを貫通し、第1の接続パッドの側壁に沿って第2の接続パッドまで第2のウエハを貫通し、第2の接続パッドの上面および／または側壁を露出させる、ステップと、
コンタクトプラグを形成するために垂直貫通孔に導電材料を充填するステップであって、コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するように構成される、ステップと
を含む製造方法を提供する。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップは、
第1の開口を得るために第1のウエハの上面からエッチングを行うステップであって、第1の開口は第1の接続パッドの上方に位置し、第1の開口の少なくとも一辺の側壁は水平方向で第1の接続パッドの側壁を超える、ステップと、
第1の開口の側壁が水平方向で第1の接続パッドの側壁を超える位置で底部をエッチングすることによって第2の開口を形成するステップと、
第1の接続パッドをブロッキング層として使用し、第1の開口および第2の開口を深化させるステップであって、これにより、深化された第1の開口が第1の接続パッドの上面を露出させ、深化された第2の開口が第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える。この場合、深化された第2の開口は、第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁に隣接する上面、または第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第2の開口は、第2の接続パッドのものであって第1の接続パッドと同一平面である側壁を露出させる。
可能な実装形態では、第2の接続パッドの側壁が水平方向で第1の接続パッドの側壁を超えるとき、深化された第2の開口内の第1の接続パッドの側壁上に第1の誘電体層が確保される。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の誘電体層は第3の開口を有する。第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップは、
第1の開口を得るために第1のウエハの上面からエッチングを行うステップであって、第1の開口は第1の接続パッドの上方に位置し、第1の開口の少なくとも一辺の側壁は水平方向で第1の接続パッドの側壁を超える、ステップと、
第1の接続パッドをブロッキング層として使用し、第1の開口の底部で第1の誘電体層および第2の誘電体層をエッチングするステップであって、これにより、深化された第1の開口が第3の開口に接続され、第3の開口がエッチングプロセスにおいて深化され、深化された第1の開口が第1の接続パッドの上面を露出させ、深化された第3の開口が第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える。深化された第3の開口は、第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁に隣接する上面、または第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第3の開口は、第2の接続パッドのものであって第1の接続パッドと同一平面である側壁を露出させる。
可能な実装形態では、第2の接続パッドの側壁が水平方向で第1の接続パッドの側壁を超えるとき、深化された第3の開口内の第1の接続パッドの側壁上に第1の誘電体層が確保される。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップは、
第1の開口を得るために、第1のウエハの上面からエッチングを行うステップであって、第1の開口は第1の接続パッドの上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える、ステップと、
第1の接続パッドをブロッキング層として使用し、第1の開口を深化させるステップであって、これにより、深化された第1の開口が第1の接続パッドの上面、ならびに第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第1の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える。深化された第1の開口は、第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁に隣接する上面、または第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第1の開口の側壁が水平方向で第1の接続パッドを超えるとき、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第1の開口は、第2の接続パッドのものであって第1の接続パッドと同一平面である側壁を露出させる。
可能な実装形態では、第2の接続パッドは、垂直方向で第1の接続パッドに対向して配置される。第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために第1のウエハを上から下までエッチングするステップは、
第4の開口を得るために第1のウエハの上面からエッチングを行うステップであって、第4の開口の少なくとも一辺の側壁は、第1の接続パッドの側壁を超える、ステップと、
第1の接続パッドをブロッキング層として使用し、第1の接続パッドの上面を露出させるために第1の接続パッドの上方で第4の開口の底部に対してエッチングを行うステップであって、深化された第4の開口は、第2の接続パッドの上面および／または側壁を露出させる、ステップと
を含む。
可能な実装形態では、第4の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、水平方向で第1の接続パッドの側壁を超える。深化された第4の開口は、第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁に隣接する上面、または第2の接続パッドのものであって水平方向で第1の接続パッドの側壁を超える側壁および第2の接続パッドの側壁に隣接する上面を露出させる。
および／または、第4の開口の側壁が水平方向で第1の接続パッドの側壁を超えるとき、第2の接続パッドの少なくとも一辺の側壁は、第1の接続パッドの側壁と同一平面である。この場合、深化された第4の開口は、第2の接続パッドのものであって第1の接続パッドと同一平面である側壁を露出させる。
可能な実装形態では、コンタクトプラグを形成するために垂直貫通孔に導電材料を充填するステップは、
電気めっきプロセスまたは蒸着プロセスを使用して、垂直貫通孔内および第1のウエハの上面に導電材料を充填するステップと、
垂直貫通孔にコンタクトプラグを形成するために、平坦化プロセスを使用して、第1のウエハの上面の導電材料を除去するステップと
を含む。
従来技術と比較して、本出願は、以下の有益な効果を有する。
前述の技術的解決策から、本出願は、半導体デバイスおよびその製造方法を提供することがわかる。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含むことができる。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。コンタクトプラグは、垂直貫通孔に充填された導電材料で作られてもよく、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下方に位置する第1の誘電体層に対してはエッチングが行われない。言い換えると、垂直貫通孔は、第1のウエハの上面、ならびに第2の接続パッドの上面および／または側壁を露出させることができる。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドおよび第2の接続パッドの両方と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として使用される。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平寸法はある程度縮小され得る。
本出願の特定の実装形態をより明確に理解するために、以下では、本出願の特定の実装形態を説明するために使用される添付図面について簡単に説明する。明らかに、添付図面は、本出願のいくつかの実施形態を示すに過ぎない。
従来技術における接合構造の概略図である。 従来技術における三次元相互接続構造の上面図である。 本発明の一実施形態による半導体デバイスの構造の概略図である。 本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの形状の概略図である。 本発明の一実施形態による半導体デバイスの構造の概略図である。 本出願の一実施形態による別の半導体デバイスの構造の概略図である。 本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。 本出願の一実施形態による三次元相互接続構造の構造の概略図である。 本出願の一実施形態による三次元相互接続構造の上面図である。 本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。 本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの別の形状の概略図である。 本出願の一実施形態によるさらにまた別の半導体デバイスの構造の概略図である。 本出願の一実施形態によるさらなる半導体デバイスの構造の概略図である。 本出願の一実施形態によるまたさらなる半導体デバイスの構造の概略図である。 本出願の一実施形態による半導体デバイスの製造方法のフローチャートである。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。 本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。
本出願の前述の目的、特徴、および利点をより明確かつ理解しやすくするために、以下では、添付図面を参照して、本出願の特定の実装形態をより詳細に説明する。
以下の説明では、本出願の完全な理解を容易にするために、多くの具体的な詳細が記載される。しかしながら、本出願はまた、本明細書に記載されるものとは異なる別の方法で実施されてもよく、当業者は、本出願の言外の意味に違反することなく、同様の促進を行うことができる。したがって、本出願は、以下に開示される特定の実施形態に限定されない。
加えて、本出願は、概略図を参照して詳細に説明される。本出願の実施形態が詳細に説明されるとき、説明を容易にするために、デバイス構造を示す断面図は、一般的な尺度に従って部分的には拡大されていない。概略図は単なる例であり、本出願の保護範囲を限定するものではない。加えて、実際の製造では、長さ、幅、および深さの三次元空間寸法が考慮される必要がある。
これを考慮して、本出願は、信号遅延および専有面積を低減し、これによってデバイスの集積密度を向上させるための、半導体デバイスおよびその製造方法を提供する。
背景技術で記載されたように、三次元デバイスの平面空間を低減し、集積密度を向上させるために、三次元積層技術を使用して、異なるウエハが接合されることが可能である。
例えば、図1は、従来技術における接合構造の概略図である。第1のデバイス130は、第1のウエハ100上に形成され得る。第1のデバイス130は、例えば、CISであってもよい。第2のデバイス230は、第2のウエハ200上に形成され得る。第2のデバイス230は、例えば、画像システムプロセッサ（ISP）であってもよい。次いで、画像センサシステムを形成するために、第1のウエハ100が第2のウエハ200に接合される。第1のデバイスは、基板110上の誘電体層120内に形成される。第2のデバイスは、基板210上の誘電体層220内に形成される。接合された第1のウエハ100と第2のウエハ200との間に接合面1001が形成される。
具体的には、第1のウエハ100と第2のウエハ200との間に誘電体層接合が形成されてもよい。エッチングは、CISへのシリコン貫通ビアおよびISPへのシリコン貫通ビアを形成するために、シリコン貫通ビア技術を使用して、第1のウエハ100の基板110から行われる。金属材料が2つのシリコン貫通ビアに充填された後、CISおよびISPにそれぞれ接続された2つの金属プラグ140および240が得られる。金属プラグ140および240は、接合構造における垂直方向の信号伝送を実施するために使用されることが可能である。次いで、2つの金属プラグ140および240の間の電気的接続を実施し、2つの金属プラグ140および240を通じて再配線層150とCISおよびISPの各々との間の電気的接続をさらに実施するために、第1のウエハ100の基板110の裏面に水平再配線層（RDL）150が形成される。言い換えると、ウエハの異なる層の間で三次元相互接続が実施される。
しかしながら、誘電体層接合およびシリコン貫通ビア技術を通じて接続を実施する方法では、第2のウエハ200内のISPの信号は、ISPに接続された金属プラグ240を通じて最初に上方に伝送され、水平再配線層150を通じてISPに接続された金属プラグ140に伝送され、次いで第1のウエハ100内のCISに下方に伝送される必要がある。図1の破線を使用して示される方向に対して、信号は、比較的長いπ型の経路を通る必要がある。遅延は、経路上の抵抗および静電容量に関連する。したがって、信号伝送は、比較的大きな遅延を有する。いくつかのシナリオでは、実際の要求が満たされることは不可能である。加えて、CISとISPとの間の接続を実施するには2つの金属プラグが必要とされる。図2は、従来技術における三次元相互接続構造の上面図である。2つの金属プラグ140および240のサイズの最小値は限定される。製造プロセス2つの金属プラグ140および240の間の最小距離もまた限定される。これは、2つの金属プラグ140および240を配置するには比較的大きな平面空間が必要とされることを示している。これに対応して、それぞれ金属プラグ140および240と接触している第1のデバイス130および第2のデバイス230の接続層を過度に近接させることはできない。したがって、この接続方法におけるデバイスの集積密度が影響を受ける。
前述の技術的問題に基づいて、本出願の実施形態は、半導体デバイスおよびその製造方法を提供する。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含むことができる。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。コンタクトプラグは、垂直貫通孔に充填された導電材料で作られてもよく、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成されている。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下方に位置する第1の誘電体層に対してはエッチングが行われない。言い換えると、垂直貫通孔は、第1のウエハの上面、ならびに第2の接続パッドの上面および／または側壁を露出させることができる。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドおよび第2の接続パッドの両方と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として使用される。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平寸法はある程度縮小され得る。
本出願の特定の実装形態をより明確に理解するために、以下では、添付図面を参照して、本出願で提供される半導体デバイスについて詳細に説明する。
図3は、本発明の一実施形態による半導体デバイスの構造の概略図である。半導体デバイスは、第1のウエハ300、第2のウエハ400、および第1のウエハ300と第2のウエハ400との間の垂直相互接続を実施するためのコンタクトプラグ360を含むことができる。第1のウエハ300は、第1の基板310、第1の基板310上の第1の誘電体層320、および第1の誘電体層320内の第1の接続パッド330を含むことができる。第2のウエハ400は、第2の基板410、第2の基板410上の第2の誘電体層420、および第2の誘電体層420内の第2の接続パッド430を含むことができる。
第1の基板310および第2の基板410は、半導体基板、例えばSi基板、Ge基板、SiGe基板、SOI（Silicon On Insulator）、またはGOI（Germanium On Insulator）であってもよい。他の実施形態では、第1の基板310および第2の基板410は、代替的に、他の元素を有する半導体、または例えばGaAs、InP、またはSiCなどの他の化合物を有する半導体を含む基板であってもよく、または例えばSi／SiGeなどの積層構造であってもよく、または例えばSGOI（ゲルマニウムオンシリコンインシュレータ）などの他のエピタキシャル構造であってもよい。第1の基板310および第2の基板410は、同じ材料で作られてもよく、または異なる材料で作られてもよい。この実施形態では、第1の基板310および第2の基板410は、両方ともシリコン基板であってもよい。
接合前のすべてのプロセスは、第1の基板310および第2の基板410上で完了してもよい。例えば、デバイス構造および電気的に接続されたデバイス構造の相互接続構造が、第1の基板310および第2の基板410上に形成される。デバイス構造は、層間誘電体層によって覆われる。層間誘電体層は、シリコン酸化物で作られてもよい。相互接続構造は、誘電材料で形成される。デバイス構造は、MOSデバイス、記憶デバイス、および／または別のパッシブデバイスであってもよい。相互接続構造は、多層構造であってもよい。相互接続構造は、コンタクトプラグ、ビア、または接続層を含むことができる。接続層は、相互接続構造の最上層に位置することができる。相互接続構造の引き出し構造として、接続層は、複数の接続パッドを含むことができる。相互接続構造は、金属材料、例えばタングステン、アルミニウム、または銅で作られてもよい。本出願のこの実施形態の図では、単に添付図面を簡略化するために、最上層の接続層のみが示されている。これは一例に過ぎないことが理解され得る。異なる設計および用途では、要求に従って、必要な数の層を含む相互接続構造が形成され得る。
第1の基板310および第2の基板410上には、同じデバイス構造が形成されてもよく、異なるデバイス構造が形成されてもよい。例えば、第1の基板310および第2の基板410上のデバイスは、両方ともDRAMデバイス、または両方とも論理デバイス、またはDRAMデバイスおよび論理デバイスのそれぞれ2つのデバイス、またはSRAMデバイスおよび論理デバイスのそれぞれ2つのデバイス、またはCISおよびISPのそれぞれ2つのデバイスであってもよい。
第1の基板310および第2の基板410上には、同じ相互接続構造が形成されてもよく、異なる相互接続構造が形成されてもよい。第1の基板310および第2の基板410上の相互接続構造内の接続パッドは、同じ構造を有してもよく、または異なる構造を有してもよい。区別を容易にするために、本出願のこの実施形態では、異なるウエハ間の相互接続構造を説明するための例として、第1の基板310上の相互接続構造内の第1の接続パッド330および第2の基板410上の相互接続構造内の第2の接続パッド430が使用される。
第1の接続パッド330は、接合前の第1のウエハ300の相互接続構造内の接続パッドであり、第1のウエハ300内の最上金属層（top metal）であってもよい。第1の接続パッド330の材料は、金属銅であってもよい。第1の接続パッド330は、異なる第1の接続パッド330間の絶縁を実施するために、第1の誘電体層320によって覆われてもよい。第1の誘電体層320は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
同様に、第2の接続パッド430は、接合前の第2のウエハ400の相互接続構造内の接続パッドであり、第2のウエハ400内の最上金属層であってもよい。第2の接続パッド430の材料は、金属銅であってもよい。第2の接続パッド430は、異なる第2の接続パッド430間の絶縁を実施するために、第2の誘電体層420によって覆われてもよい。第2の誘電体層420は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
説明を容易にするために、第1の基板310上のデバイス構造が形成される表面は、第1のウエハ300の前面として使用され、第1の基板310上のデバイス構造が形成される表面と反対の表面は、第1のウエハ300の裏面として使用され、第2の基板410上のデバイス構造が形成される表面は、第2のウエハ400の前面として使用され、第2の基板410上のデバイス構造が形成される表面と反対の表面は、第2のウエハ400の裏面として使用される。
本出願のこの実施形態では、第1のウエハ300は、第2のウエハ400に接合され得る。実際には、第1のウエハ300および第2のウエハ400は、複数の接合されたウエハのうちの2つのウエハであってもよい。第1のウエハ300の前面は、第2のウエハ400の前面に対向し、これに接合されてもよい。第1のウエハ300の前面は、代替的に、第2のウエハ400の裏面に対向し、これに接合されてもよい。第1のウエハ300の裏面は、代替的に、第2のウエハ400の前面に対向し、これに接合されてもよい。第1のウエハ300の裏面は、代替的に、第2のウエハ400の裏面に対向し、これに接合されてもよい。第1のウエハ300および第2のウエハ400を接合するために使用される表面は、接合面である。接合に使用される材料層は、接合面に形成されてもよい。接合材料層は、接着剤層における分子力を使用する2つのウエハ間の接合を実施するために、誘電材料、例えばシリコン酸化物または窒化シリコンを有する接着剤層であってもよい。
本出願のこの実施形態では、「上側」および「下側」は互いに対するものであり、第1のウエハ300および第2のウエハの接合方法に関連することに留意すべきである。具体的には、第1のウエハ300が上側ウエハとして使用されてもよく、第2のウエハ400が下側ウエハとして使用されてもよい。第1のウエハ300の前面が接合面として使用されるとき、第1のウエハ300は反転され、元の「上側」は「下側」に変更される。第1のウエハ300の裏面が接合面として使用されるとき、第1のウエハ300は反転されず、元の「上側」は依然として「上側」である。同様に、第2のウエハ400の前面が接合面として使用されるとき、第2のウエハ400は反転されず、元の「上側」は依然として「上側」である。第2のウエハ400の裏面が接合面として使用されるとき、第2のウエハは反転され元の「上側」は「下側」に変更される。加えて、上側、下側、左、右、前、後、最上、底などの記述は、デバイス間の相対位置および／または相対方向の指示を容易にすることを意図しているに過ぎず、いずれの特定の固定方向も暗示するように意図するものではない。
第1のウエハ300が第2のウエハ400に接合された後、2つのウエハに対して誘電体層接合が行われ、第1のウエハ300の第1の接続パッド330と第2のウエハ400の第2の接続パッド430との間で電気接続は実施されない。したがって、第1のウエハ300と第2のウエハ400との間の接続は、垂直貫通孔359を使用して実施される必要がある。本出願のこの実施形態では、第1のウエハ300は、接合構造における上側ウエハとして使用され得る。垂直貫通孔359を形成するために、第1のウエハ300の上面からエッチングが行われる。第1のウエハ300の裏面が接合面3001として使用されるとき、第1のウエハ300の前面からエッチングが行われ、第1のウエハ300の前面が接合面3001として使用されるとき、第1のウエハ300の裏面からエッチングが行われることが理解され得る。
現在、第1の接続パッドおよび第2の接続パッドをそれぞれ貫通する2つのシリコン貫通ビアを形成するために、TSV技術を使用して、第1のウエハの上面からエッチングが行われ得る。次いで、コンタクトプラグを形成するために、シリコン貫通ビアに金属材料が充填される。その後、2つのコンタクトプラグ間に接続を確立するために、第1のウエハの上面に対して再配線が実行される。しかしながら、この接続方法では、第1の接続パッドと第2の接続パッドとの間の経路が比較的長く、各コンタクトプラグのサイズはエッチングプロセスによって制限され、制限なく縮小されることは不可能であり、コンタクトプラグ間の距離もまた制限される。したがって、このプロセスで2つの三次元相互接続構造によって占有される平面積は、比較的大きい。加えて、コンタクトプラグは第1の接続パッドまたは第2の接続パッドと接触しているので、第1の接続パッドおよび第2の接続パッドのサイズもまたエッチングプロセスによって制限され、コンタクトプラグのサイズと一致する。したがって、第1の接続パッドおよび第2の接続パッドのサイズは、比較的大きい。加えて、第1の接続パッドと第2の接続パッドとの間の距離は、コンタクトプラグ間の水平距離に対応する。第1の接続パッドと第2の接続パッドとの間の最小距離もまた制限される。したがって、配線設計もまた制限される。
前述の問題を解決するために、本出願のこの実施形態では、第1のウエハ300の上面からエッチングが行われてもよい。第1の接続パッド330は、垂直貫通孔359を形成するためのブロッキング層として使用される。この垂直貫通孔359は、第1の接続パッド330の上面および第2の接続パッド430の上面および／または側壁を露出させる。第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層をエッチングから保護することができる。この場合、垂直貫通孔359に金属が充填された後、形成されたコンタクトプラグ360は、第1の接続パッド330の上面と接触し、第2の接続パッド430の上面および／または側壁とも接触する。言い換えると、形成されたコンタクトプラグ360は、第1の接続パッド330と第2の接続パッド430との間の接続を形成するために、第1の接続パッド330および第2の接続パッド430の両方と接触する。コンタクトプラグ360は、少なくとも一辺で第1の接続パッド330を囲むことができる。第1の接続パッド330の平面寸法に対する要求は高くない。したがって、デバイスの平面積は、さらに低減され得る。
垂直貫通孔359は、上から下まで不均一なサイズを有する貫通孔であってもよい。具体的には、垂直貫通孔359は、第1の接続パッド330の上面を露出させるために、第1の接続パッド330の上面まで第1のウエハを貫通してもよい。垂直貫通孔359は、第2の接続パッド430の上面および／または側壁を露出させるために、第1の接続パッド330の側壁に沿って第2の接続パッド430まで第1のウエハおよび第2のウエハをさらに貫通してもよい。言い換えると、第1の接続パッド330の上方の貫通孔は比較的大きなサイズを有することができ、第1の接続パッド330と第2の接続パッド430との間の貫通孔は比較的小さなサイズを有することができる。
具体的には、垂直貫通孔359は、第1の接続パッド330の上面全体を露出させてもよく、または第1の接続パッド330の上面の一部を露出させてもよい。垂直貫通孔359は、第1の接続パッド330の1つ以上の辺の側壁を露出させてもよく、または第1の接続パッド330の側壁を露出させなくてもよい。この場合、第1の接続パッド330の側壁は、第1の接続パッド330に保護を提供するために、第1の誘電体層の一部によって覆われる。垂直貫通孔359は、第2の接続パッド430の上面全体を露出させてもよく、または第2の接続パッド430の上面の一部を露出させてもよい。垂直貫通孔359は、第2の接続パッド430の1つ以上の辺の側壁を露出させてもよく、または第2の接続パッド430の側壁を露出させなくてもよい。この場合、第2の接続パッド430の側壁は、第2の誘電体層によって覆われる。
図4は、本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの形状の概略図である。第1の接続パッド330は、多角形または円形であってもよく、第2の接続パッド430は、多角形または円形であってもよい。第1の接続パッド330および第2の接続パッド430は、同じ形状を有してもよく、または異なる形状を有してもよい。当然ながら、第1の接続パッド330と第2の接続パッド430との間の水平距離は、比較的短い。第1の接続パッド330および第2の接続パッド430は、垂直方向に重複する突起を有してもよく、または垂直方向に重複する突起を有していなくてもよい。多角形は、例えばストリップであってもよい。円は、例えば真円であってもよく、または楕円であってもよい。例えば、第1の接続パッド330はストリップであり、第2の接続パッド430もストリップである。第1の接続パッド330および第2の接続パッド430は、同じサイズを有してもよく、または異なるサイズを有してもよい。
可能な実装形態では、図5は、本発明の一実施形態による半導体デバイスの構造の概略図である。第2の接続パッド430および第1の接続パッド330は、垂直方向で互いに対向して配置されてもよい。言い換えると、接合面3001に垂直な方向で第1の接続パッド330と第1の接続パッド330との間には重複領域があり、第2の接続パッド430の側壁は、少なくとも一辺で第1の接続パッド330の側壁と同一平面である。このようにして、垂直貫通孔359は、第2の接続パッド430および第1の接続パッド330の側壁を露出させることができ、第2の接続パッド430および第1の接続パッド330の露出された側壁は互いに同一平面である。このようにして、垂直貫通孔359内のコンタクトプラグ360は、第2の接続パッド430と第1の接続パッド330とを電気的に接続するために、第2の接続パッド430の側壁および第1の接続パッド330の側壁に別々に接続される。具体的には、図5（a）に示されるように、第2の接続パッド430は、一辺で第1の接続パッド330と揃えられてもよく、第1の接続パッド330の一辺の側壁は、水平方向で第2の接続パッド430の側壁を超え、コンタクトプラグ360は、第1の接続パッド330の一辺の上面および側壁ならびに第2の接続パッド430の一辺の側壁と接触することができる。図5（b）に示されるように、第2の接続パッド430は、複数の辺で第1の接続パッド330と揃えられてもよく、コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁と、ならびに第2の接続パッド430の複数の辺の側壁と接触することができる。
別の可能な実装形態では、図6は、本発明の一実施形態による別の半導体デバイスの構造の概略図である。第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置されてもよい。第2の接続パッド430の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。この場合、形成された垂直貫通孔359は、第2の接続パッド430の一辺にあり、水平方向で第1の接続パッド330の側壁を超える表面の少なくとも一部を露出させ、すなわち、第2の接続パッド430のものであって水平方向で第1の接続パッド330の側壁を超える側壁に隣接する上面を露出させ、第2の接続パッド430のものであって水平方向で第1の接続パッド330の側壁を超える側壁に隣接する側壁および上面を露出させる。このようにして、垂直貫通孔359内に充填されたコンタクトプラグ360は、第2の接続パッド430の上面と少なくとも接触する。加えて、垂直貫通孔359は、第1の接続パッド330の上面をさらに露出させ、これにより、コンタクトプラグ360が第1の接続パッド330と第2の接続パッド430とを接続できるようにしてもよい。
具体的には、第2の接続パッド430の一辺の側壁は、水平方向で第1の接続パッド330を超える。図6（a）に示されるように、第2の接続パッド430の一辺の側壁は、第1の接続パッド330と揃えられてもよく、第2の接続パッド430の他の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁、ならびに第2の接続パッド430の一辺の側壁および別の辺の上面と接触することができる。図6（b）に示されるように、第2の接続パッド430の一辺の側壁は、水平方向で第1の接続パッド330を超えてもよく、第2の接続パッド430の別の辺の側壁は、第1の接続パッド330に対して凹状である。コンタクトプラグ360は、第1の接続パッド330の一辺の上面および側壁、ならびに第2の接続パッド430のものであって水平方向で第1の接続パッド330の側壁を超える一辺の上面と接触することができる。
具体的には、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330を超える。図7は、本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。図7（a）に示されるように、コンタクトプラグ360は、第1の接続パッド330の一辺の上面および側壁、ならびに第2の接続パッド430の一辺にあり、第1の接続パッド330の側壁を超える上面と接触することができる。図7（b）および図3に示されるように、コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁、ならびに第2の接続パッド430の上面と接触することができる。図7（c）に示されるように、コンタクトプラグ360は、第1の接続パッド330の複数の辺の上面および側壁、ならびに第2の接続パッド430の複数の辺の上面および側壁と接触することができる。
当然ながら、前述の例では、エッチングプロセスにおいて第1の接続パッド330に保護を提供するために、コンタクトプラグ360と第1の接続パッド330との間に第1の誘電体層の一部が確保されてもよい。
最後に、本出願のこの実施形態では、ある程度、コンタクトプラグ360と第2の接続パッド430との間の接触面積を向上させ、コンタクトプラグ360と第2の接続パッド430との間の接触信頼性を向上させるために、コンタクトプラグ360は、第1の接続パッド330の複数の辺から第1の接続パッド330と第2の接続パッド430とを接続することができる。
図8は、本出願の一実施形態による三次元相互接続構造の構造の概略図である。図9は、本出願の一実施形態による三次元相互接続構造の上面図である。コンタクトプラグ360は、第1の接続パッド330と第2の接続パッド430との間の接続を実施するために、アーチ構造を形成する。コンタクトプラグ360は、第1の接続パッド330の左辺および右辺に形成される。第1の接続パッド330の左辺と右辺との間の幅は、比較的小さくてもよい。加えて、第1の接続パッド330と第2の接続パッド430との間には重複領域があってもよい。配線面積をある程度低減するために、比較的大きな距離を設定する必要はない。
さらに別の可能な実装形態では、図10は、本出願の一実施形態によるさらに別の半導体デバイスの構造の概略図である。第2の接続パッド430および第1の接続パッド330は、垂直方向に互い違いに配置される。言い換えると、接合面3001に垂直な方向で第2の接続パッド430と第1の接続パッド330との間には重複領域がない。したがって、垂直貫通孔359の上部開口のサイズは、第2の接続パッド430と第1の接続パッド330との間の水平距離以上である。具体的には、図10（a）に示されるように、垂直貫通孔359の上部開口のサイズが第2の接続パッド430と第1の接続パッド330との間の水平距離に等しいとき、垂直貫通孔359は、第1の接続パッド330および第2の接続パッド430の対向する側壁を露出させ、すなわち、第1の接続パッド330のものであって第2の接続パッド430に面する側壁を露出させ、第2の接続パッド430のものであって第1の接続パッド330に面する側壁を露出させることができる。この場合、第1の接続パッド330と第2の接続パッド430との間の電気的接続を実施するために、垂直貫通孔359は、異なる深さの水平サイズをも有し、これにより、垂直貫通孔359内の金属プラグ360が第1の接続パッド330および第2の接続パッド430の露出した側壁を接続できる。垂直貫通孔359の上部開口のサイズは、第2の接続パッド430および第1の接続パッド330の水平サイズよりも大きくてもよい。第1の接続パッド330および第2の接続パッド430の対向する側壁に加えて、垂直貫通孔359は、第1の接続パッド330の上面の一部および／または第2の接続パッド430の上面の一部をさらに露出させてもよい。図10（b）に示されるように、接触信頼性を向上させるために、実際には、垂直貫通孔359が第1の接続パッド330の上面を露出させるとき、第1の接続パッド330に保護を提供するために、第1の接続パッド330の側壁上に第1の誘電体層の一部が確保されてもよい。
図11は、本発明の一実施形態による第1の接続パッドおよび第2の接続パッドの別の形状の概略図である。第1の接続パッド330の形状は、スリット形状または櫛歯形状であってもよい。この場合、第2の接続パッド430の形状は、多角形、円、スリット形状、または櫛歯形状であってもよい。当然ながら、第1の接続パッド330の形状が多角形または円であるとき、第2の接続パッド430の形状は、スリット形状または櫛歯形状であってもよい。スリット形状は、単一スリット形状であってもよく、多重スリット形状であってもよい。スリット形状は、図11（a）を参照した単一スリット形状、または図11（b）および図11（c）を参照した多重スリット形状、または図11（d）を参照した櫛歯形状を含むことができる。櫛歯形状の櫛歯の数は、実際のケースに応じて決定され得る。
第1の接続パッド330および第2の接続パッド430の形状がスリット形状または櫛歯形状であるとき、スリット形状または櫛歯形状は、複数の線の組み合わせと見なされてもよい。各線の接続方法については、前述の線の接続方法を参照されたい。言い換えると、形成された垂直貫通孔359は、コンタクトプラグ360と第1の接続パッド330および第2の接続パッド430の各々との間の接触を実施するために、垂直貫通孔359が第1の接続パッド330の上面の一部および第2の接続パッド430の上面の一部の両方を露出させることができるならば、スリット形状または櫛歯形状の接続パッドの側壁を露出させてもさせなくてもよい。
図12は、本出願の一実施形態によるさらにまた別の半導体デバイスの構造の概略図である。例えば、第2の接続パッド430は、単一スリット形状である。この場合、図12（a）に示されるように、コンタクトプラグ360は、第1の接続パッド330の上面および側壁、ならびに第2の接続パッド430の上面に接続され得る。図12（b）に示されるように、コンタクトプラグ360は、第1の接続パッド330の上面および側壁、ならびに第2の接続パッド430の上面および側壁に接続され得る。例えば、第2の接続パッド430は、二重スリット形状である。図12（c）に示されるように、コンタクトプラグ360は、第1の接続パッド330の上面および側壁、ならびに第2の接続パッド430の側壁に接続され得る。
言い換えると、垂直貫通孔359は、第1の接続パッド330の上面まで第1のウエハ300の上面を貫通し、第2の接続パッド430の上面まで第1の接続パッド330の外周を貫通する、貫通孔であってもよい。貫通孔は、上部に比較的大きいサイズを有し、下部に比較的小さいサイズを有する垂直貫通孔359を形成するために、第1の接続パッド330の上面ならびに第2の接続パッド430の上面および／または側壁を露出させる。
本出願のこの実施形態では、エッチングプロセスの影響により、垂直貫通孔359は、平面の上方と平面の下方とで異なるサイズを有する場合がある。図13は、本出願の一実施形態によるさらなる半導体デバイスの構造の概略図である。具体的には、図3に示されるように、第1の基板310の垂直貫通孔359のサイズは、第1の誘電体層320の垂直貫通孔359のサイズとは異なってもよい。図13（a）および図13（c）に示されるように、第1の接続パッド330の上面の上方の垂直貫通孔359のサイズは第1の接続パッド330の上面の下方の垂直貫通孔359のサイズとは異なってもよい。図13（b）に示されるように、第1の接続パッド330の下面の上方の垂直貫通孔359のサイズは第1の接続パッド330の下面の下方の垂直貫通孔359のサイズとは異なってもよい。図12（b）に示されるように、第2の接続パッド430の上面の上方の垂直貫通孔359のサイズは、第2の接続パッド430の上面の下方の垂直貫通孔359のサイズとは異なってもよい。
前述の添付図面は単なる例示的な説明であり、本出願の実施形態で提供されるすべてのケースを含むことを意図するものではないことが、理解されるだろう。簡単な説明のために、本明細書では説明のための例は逐一示されない。当業者は、前述の説明に基づいて別の構造を設定してもよい。これは、本出願の保護範囲に含まれるものとする。
本出願のこの実施形態で提供される半導体デバイスは、第3のウエハをさらに含むことができる。図14は、本出願の一実施形態によるまたさらなる半導体デバイスの構造の概略図である。第1のウエハ300、第2のウエハ400、および第3のウエハ500は、3つの積層を形成する。第3のウエハ500は、第3の基板510を含むことができる。第3の誘電体層520は、第3の基板510上に形成されてもよい。第3の誘電体層520は、第3の接続パッド530を有することができる。第3のウエハ500は、第1のウエハ300上に配置されてもよい。第1のウエハ300と第3のウエハ500との間の接合を通じて、第3のウエハ500内の第3の接続パッド530とコンタクトプラグ360との間で電気的接続が実施される。あるいは、第1のウエハ300および第3のウエハ500に対して誘電体層接合が行われた後、コンタクトプラグ360と同様の製造プロセスを使用して形成された別のコンタクトプラグを使用して、第3の接続パッド530とコンタクトプラグ360とが接続されてもよい（図示せず）。第1のウエハ300と第3のウエハ500との間の接合面5001については、図14を参照されたい。
本出願の実施形態は、半導体デバイスを提供する。半導体デバイスは、第1のウエハ、第2のウエハ、およびコンタクトプラグを含む。第1のウエハは、第1の誘電体層を含むことができる。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第1のウエハに接合される。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。コンタクトプラグは、垂直貫通孔に充填された導電材料で作られ、第1の接続パッドと第2の接続パッドとを電気的に接続するように構成される。垂直貫通孔は、エッチングを通じて形成され、第1のウエハを貫通し、第2のウエハを部分的に貫通して第2の接続パッドの上面および／または側壁に達する貫通孔である。第1の接続パッドは、垂直貫通孔内に位置している。第1の接続パッドの下方に位置する第1の誘電体層に対してはエッチングが行われない。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施し、第1のウエハと第2のウエハとの間の垂直相互接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドの上面ならびに第2の接続パッドの上面および／または側壁と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として使用される。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平寸法はある程度縮小され得る。
前述の実施形態で提供された半導体デバイスに基づいて、本出願の実施形態は、半導体デバイスの製造方法をさらに提供する。図15は、本出願の一実施形態による半導体デバイスの製造方法のフローチャートである。図16から図20は、本出願の一実施形態による半導体デバイスの製造プロセスにおける半導体デバイスの概略図である。方法は、以下のステップを含むことができる。
S101：図16（a）、図17（a）、図18（a）、図19（a）、および図20（a）を参照して、接合された第1のウエハ300および第2のウエハ400を提供する。
本出願のこの実施形態では、第1のウエハ300は、第1の基板310、第1の基板310上の第1の誘電体層320、および第1の誘電体層320内の第1の接続パッド330を含むことができる。第2のウエハ400は、第2の基板410、第2の基板410上の第2の誘電体層420、および第2の誘電体層420内の第2の接続パッド430を含むことができる。第1の基板310および第2の基板410上には、同じデバイス構造が形成されてもよく、異なるデバイス構造が形成されてもよい。例えば、第1の基板310および第2の基板410上のデバイスは、両方ともDRAMデバイス、または両方とも論理デバイス、またはDRAMデバイスおよび論理デバイスのそれぞれ2つのデバイス、またはSRAMデバイスおよび論理デバイスのそれぞれ2つのデバイス、またはCISおよびISPのそれぞれ2つのデバイスであってもよい。
第1の接続パッド330は、接合前の第1のウエハ300の相互接続構造内の接続パッドであり、第1のウエハ300内の最上金属層（top metal）であってもよい。第1の接続パッド330の材料は、金属銅であってもよい。第1の接続パッド330は、異なる第1の接続パッド330間の絶縁を実施するために、第1の誘電体層320によって覆われてもよい。第1の誘電体層320は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
同様に、第2の接続パッド430は、接合前の第2のウエハ400の相互接続構造内の接続パッドであり、第2のウエハ400内の最上金属層であってもよい。第2の接続パッド430の材料は、金属銅であってもよい。第2の接続パッド430は、異なる第2の接続パッド430間の絶縁を実施するために、第2の誘電体層420によって覆われてもよい。第2の誘電体層420は、シリコン酸化物層であってもよく、または積層構造であってもよく、例えば、窒化シリコン層および窒化シリコン層上のシリコン酸化物層を含むことができる。
説明を容易にするために、第1の基板310上のデバイス構造が形成される表面は、第1のウエハ300の前面として使用され、第1の基板310上のデバイス構造が形成される表面と反対の表面は、第1のウエハ300の裏面として使用され、第2の基板410上のデバイス構造が形成される表面は、第2のウエハ400の前面として使用され、第2の基板410上のデバイス構造が形成される表面と反対の表面は、第2のウエハ400の裏面として使用される。
本出願のこの実施形態では、第1のウエハ300は、第2のウエハ400に接合され得る。実施中、第1のウエハ300および第2のウエハ400は、複数の接合されたウエハのうちの2つのウエハであってもよい。第1のウエハ300の前面は、第2のウエハ400の前面に対向し、これに接合されてもよい。第1のウエハ300の前面は、代替的に、第2のウエハ400の裏面に対向し、これに接合されてもよい。第1のウエハ300の裏面は、代替的に、第2のウエハ400の前面に対向し、これに接合されてもよい。第1のウエハ300の裏面は、代替的に、第2のウエハ400の裏面に対向し、これに接合されてもよい。接合で使用される材料層は、第1のウエハ300および第2のウエハ400を接合するために使用される表面上に形成されてもよい。接合材料層は、接着剤層における分子力を使用する2つのウエハ間の接合を実施するために、誘電材料、例えばシリコン酸化物または窒化シリコンを有する接着剤層であってもよい。
第1のウエハ300が第2のウエハ400に接合された後、2つのウエハに対して誘電体層接合が行われ、第1のウエハ300の第1の接続パッド330と第2のウエハ400の第2の接続パッド430との間で垂直相互接続は実施されない。したがって、第1のウエハ300と第2のウエハ400との間の接続が実施される必要がある。
S102：第1の接続パッド330をブロッキング層として使用し、垂直貫通孔359を形成するために第1のウエハ300を上から下までエッチングする。垂直貫通孔359は、第1の接続パッド330の上面まで第1のウエハを貫通し、第1の接続パッド330の側壁に沿って第2の接続パッド430まで第1のウエハおよび第2のウエハを貫通し、第2の接続パッド430の上面および／または側壁を露出させる。
本出願のこの実施形態では、第1のウエハ300は、接合構造における上側ウエハとして使用され得る。垂直貫通孔359を形成するために、第1のウエハ300の上面からエッチングが行われる。第1のウエハ300の裏面が接合面3001として使用されるとき、第1のウエハ300の前面からエッチングが行われ、第1のウエハ300の前面が接合面3001として使用されるとき、第1のウエハ300の裏面からエッチングが行われることが理解され得る。
具体的には、垂直貫通孔359は、第1の接続パッド330の上面全体を露出させてもよく、または第1の接続パッド330の上面の一部を露出させてもよい。垂直貫通孔359は、第1の接続パッド330の1つ以上の辺の側壁を露出させてもよく、または第1の接続パッド330の側壁を露出させなくてもよい。この場合、第1の接続パッド330の側壁は、第1の接続パッド330に保護を提供するために、第1の誘電体層の一部によって覆われる。垂直貫通孔359は、第2の接続パッド430の上面全体を露出させてもよく、または第2の接続パッド430の上面の一部を露出させてもよい。垂直貫通孔359は、第2の接続パッド430の1つ以上の辺の側壁を露出させてもよく、または第2の接続パッド430の側壁を露出させなくてもよい。この場合、第2の接続パッド430の側壁は、第2の誘電体層によって覆われる。
以下では、説明のための例として、第1のウエハ300および第2のウエハ400の前面の間の接合を使用する。エッチングを通じて垂直貫通孔359を形成する複数の方法がある。異なる構造を有する異なる接続パッドおよび垂直貫通孔359には、異なるエッチング方法が使用され得る。以下では、説明のための例を提供する。
可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超える。垂直貫通孔359を形成する方法は、具体的には以下の通りである。まず、第1の開口を得るために、第1のウエハの上面からエッチングを行い、第1の開口は第1の接続パッド330の上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超えることができる。このようにして、第1の開口は、第1の接続パッド330を露出させるために深化され得る。エッチングは、第1の開口の底部が水平方向で第1の接続パッド330の側壁を超える位置で行われる。第2の接続パッド430の第2の開口は、垂直貫通孔359を形成するために、第1の接続パッド330の外周の周りに形成されてもよい。第2の接続パッド430への開口がエッチングを通じて形成されると、第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。一般に、第2の開口の位置は、第1の接続パッド330に対する第2の接続パッド430の位置に基づいて決定され得る。第2の接続パッド430の側壁が水平方向で第1の接続パッド330の側壁を超える方向は、第2の開口の側壁が第1の接続パッド330の側壁を超える方向と一致していてもよい。
図16に示されるように、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。まず、第1のウエハ300の裏面からエッチングが行われてもよく、すなわち、第1の開口350を形成するために、第1の基板310の裏面からエッチングが行われてもよい。図16（b）に示されるように、第1の開口350は第1の接続パッド330の上方にあってもよく、第1の開口350の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対してさらに行われ、第1の誘電体層320で停止されてもよい。第1の開口350の側壁を保護するために、絶縁層361が堆積される。図16（c）に示されるように、エッチングは、接合面3001への第2の開口351を形成するために、第1の開口350の側壁が水平方向で第1の接続パッド330の側壁を超える位置で底部に対して行われる（エッチングのこの時点で、第1の接続パッド330の側壁が露出されていてもよく、または第1の誘電体層320の一部が確保され、第1の接続パッド330の側壁は露出されていなくてもよい）。次いで、図16（d）に示されるように、第1の接続パッド330の上方の第1の誘電体層320および第2の接続パッド430の上方の第2の誘電体層420を除去し、これによって垂直貫通孔359を形成するために、第1の接続パッド330はブロッキング層として使用され、第1の開口350および第2の開口351は両方とも深化される。形成された垂直貫通孔359は、第1の接続パッド330の上面、ならびに第2の接続パッド430の複数の辺にあり、水平方向で第1の接続パッド330の側壁を超える上面の一部を露出させる。第1の接続パッド330の側壁の第1の誘電体層320の一部は、第1の接続パッド330を保護し、第1の接続パッド330に対して行われるエッチングによって引き起こされる損傷または崩壊を回避するために、確保される。
加えて、第2の接続パッド430のものであって第1の接続パッド330の側壁を超える部分のサイズが比較的小さいとき、第2の接続パッド430の側壁を露出させるために、第2の接続パッド430の側壁上の第2の誘電体層がエッチングを通じて除去されてもよい。図17に示されるように、第1のウエハ300の裏面からエッチングが行われる。言い換えると、図17（b）に示されるように、エッチングは、第1の開口350を形成するために、第1の基板310の裏面から行われる。当然ながら、第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対してさらに行われ、第1の誘電体層320で停止されてもよい。図17（c）に示されるように、第1の開口350の側壁を保護するために、絶縁層361が堆積される。図17（c）に示されるように、エッチングは、接合面3001への第2の開口351を形成するために、第1の開口350の側壁が水平方向で第1の接続パッド330の側壁を超える位置で底部に対して行われる。次いで、第1の接続パッド330がブロッキング層として使用され、第1の開口350および第2の開口351は両方とも深化され、これにより、深化された第2の開口351が第2の接続パッド430の下面で停止される。エッチングプロセスにおいて、第1の接続パッド330は、垂直貫通孔359を形成するために、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。垂直貫通孔359は、第1の接続パッド330の上面、ならびに第2の接続パッド430の複数の辺にあり、第1の接続パッド330の側壁を超える上面および側壁の一部を露出させる。
加えて、第2の接続パッド430が第1の接続パッド330と同一平面であるとき、第1の接続パッド330および第2の接続パッド430の側壁上の誘電体層は、第1の接続パッド330および第2の接続パッド430の側壁を露出させるために、エッチングを通じて除去されてもよい。具体的な動作ステップについては、図16に示されるステップを参照されたい。本明細書では、詳細は再度説明されない。
別の可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。加えて、第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超えてもよい。第3の開口は、ウエハ間を接合する前に第1のウエハに形成されてもよい。第3の開口は、第1の接続パッド330の周りの第1の誘電体層に形成される。このようにして、接合後のエッチング負荷が低減され得る。垂直貫通孔を形成する方法は、具体的には以下の通りである。ウエハ間を接合した後、第1の開口を形成するために、第1のウエハの上面に対してエッチングを行うステップであって、第1の開口は第1の接続パッド330の上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超えることができる、ステップである。このようにして、第1の開口は、第1の接続パッド330を露出させるために深化され得る。加えて、第1の開口は第3の開口に接続されてもよく、第3の開口は深化されてもよい。深化された第3の開口は、垂直貫通孔359を形成するために、第2の接続パッド430を露出させてもよい。第2の接続パッド430への開口がエッチングを通じて形成されると、第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。一般に、第3の開口の位置は、第1の接続パッド330に対する第2の接続パッド430の位置に基づいて決定され得る。第2の接続パッド430の側壁が水平方向で第1の接続パッド330の側壁を超える方向は、第3の開口が第1の誘電体層に配置される方向と一致していてもよい。
図18に示されるように、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。第3の開口352は、第1のウエハ300に形成されてもよい。第3の開口352は、第1の接続パッド330の周りの第1の誘電体層320に形成される。言い換えると、図18（a）に示されるように、第1のウエハ300と第2のウエハ400との間を接合する前に、第1の接続パッド330の周りに第3の開口352を形成するために、第1の誘電体層320に対してエッチングが行われてもよい。この場合、図18（b）に示されるように、ウエハ間を接合した後、第1のウエハ300の裏面からエッチングが行われてもよく、すなわち、第1の開口350を形成するために、第1の基板310の裏面からエッチングが行われてもよい。第1の開口350は第1の接続パッド330の上方にあってもよく、第1の開口350の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。当然ながら、第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対してさらに行われ、第1の誘電体層320で停止されてもよい。図18（c）に示されるように、第1の開口350の側壁を保護するために、絶縁層361が堆積される。図18（d）に示されるように、第1の接続パッド330は、ブロッキング層として使用される。第1の開口350は、第1の開口350を第3の開口352に接続するために深化される。次いで、第3の開口352を深化させるために、エッチングがさらに行われる。したがって、深化された第1の開口350は第1の接続パッド330の上面を露出させ、深化された第3の開口352は、垂直貫通孔359を形成するために第2の接続パッド430の上面を露出させる。
加えて、第2の接続パッド430のものであって第1の接続パッド330の側壁を超える部分のサイズが比較的小さいとき、第2の接続パッド430の側壁を露出させるために、第2の接続パッド430の側壁上の第2の誘電体層がエッチングを通じて除去されてもよい。本明細書では、説明のための例は提供されない。第2の接続パッド430が第1の接続パッド330と同一平面であるとき、第1の接続パッド330および第2の接続パッド430の側壁上の誘電体層は、第1の接続パッド330および第2の接続パッド430の側壁を露出させるために、エッチングを通じて除去されてもよい。具体的な動作ステップについては、図18に示されるステップを参照されたい。本明細書では、詳細は再度説明されない。
さらに別の可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超えてもよい。垂直貫通孔359を形成する方法は、具体的には以下の通りである。まず、第1の開口を得るために、第1のウエハの上面からエッチングを行い、第1の開口は第1の接続パッド330の上方に位置し、第1の開口の少なくとも一辺の側壁は、水平方向で第1の接続パッド330の側壁を超えることができる。このようにして、第1の開口は、第1の接続パッド330を露出させるために深化され得る。第1の開口は、さらに深化される。この場合、第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。エッチングは、第1の開口が水平方向で第1の接続パッド330の側壁を超える位置で、第1の誘電体層および第2の誘電体層に対して行われる。第1の接続パッド330の周りの深化された第1の開口は、垂直貫通孔359を形成するために、第1の接続パッド330の周りの第2の接続パッド430を貫通することができる。
図19に示されるように、第2の接続パッド430の複数の辺の側壁は、水平方向で第1の接続パッド330の側壁を超える。図19（b）に示されるように、第1のウエハ300の裏面からエッチングが行われ、すなわち、第1の開口350を形成するために、第1の基板310の裏面からエッチングが行われる。第1の開口350は第1の接続パッド330の上方にあってもよく、第1の開口350の複数の辺の側壁は、第1の接続パッド330の側壁を超える。当然ながら、第1の開口350のエッチングは、第1の基板310の下面の位置で停止されてもよく、またはエッチングは、第1の誘電体層320の一部（図示せず）に対してさらに行われ、第1の誘電体層320で停止されてもよい。図19（c）に示されるように、第1の開口350の側壁を保護するために、絶縁層361が堆積される。図19（d）に示されるように、第1の開口350は深化される。第2の接続パッド430は、エッチング停止層として使用される。エッチングプロセスにおいて、第1の接続パッド330は、第2の接続パッド430の上面が露出されるまで、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層に保護を提供する。この場合、第1の接続パッド330の上面もまた、垂直貫通孔359を形成するために、深化された第1の開口350内で露出される。
さらに別の可能な実装形態では、第2の接続パッド430は、垂直方向で第1の接続パッド330に対向して配置される。第2の接続パッド430は、第1の接続パッド330の下方に位置している。第2の接続パッド430の側壁は、第1の接続パッド330の側壁と同一平面であってもよく、または第2の接続パッド430の側壁は、水平方向で第1の接続パッド330の側壁を超えてもよい。垂直貫通孔359を形成する方法は、具体的には以下の通りである。第4の開口を形成するために、第1のウエハの上面からエッチングを行うステップ。第4の開口の少なくとも一辺の側壁は、第1の接続パッド330の側壁を超える。次いで、第1の接続パッド330は、ブロッキング層として使用され得る。エッチングは、第1の接続パッド330の上面を露出させるために、第1の接続パッド330の上方の部分および第4の開口の底部に対して行われる。加えて、深化された第4の開口は、第2の接続パッド430の上面および／または側壁を露出させる。エッチングプロセスでは、第1の接続パッド330は、第1の接続パッド330の下方の第1の誘電体層および第2の誘電体層を保護することができる。
図20に示されるように、第2の接続パッド430の複数の辺の側壁は、第1の接続パッド330の側壁を超える。図20（b）に示されるように、第1のウエハ300の裏面からエッチングが行われ、すなわち、第1の基板310の裏面からエッチングが行われる。エッチング位置は、第1の接続パッド330の周りである。エッチングは、第4の開口353を得るために、第1の接続パッド330の下面または上面のある位置で停止される。次いで、図20（c）に示されるように、第4の開口353の側壁を保護するために、絶縁層361が堆積される。図20（d）に示されるように、エッチングは、第1の接続パッド330の上面および側壁ならびに第2の接続パッド430の上面を露出させ、これによって垂直貫通孔359を形成するために、第1の接続パッド330の上方の部分の第1の誘電体層320、ならびに第1の接続パッド330の周りの第4の開口353の底部の第1の誘電体層320および第2の誘電体層420に対して行われる。
垂直貫通孔359を形成するための前述の方法では、垂直貫通孔359のためにエッチングが行われるとき、上側ウエハの第1の接続パッド330はブロッキング層として使用され、エッチングは、下側ウエハの第2の接続パッド430が露出されたときに停止される。一般に、第1の接続パッド330は、第1の誘電体層および第2の誘電体層に比較的高いエッチング選択比を有する材料に設定され得る導電材料、例えば金属材料またはドープされた半導体材料で作られる。金属と誘電体層との間のエッチング選択比は比較的高く、例えば、SiO2：Alは20：1に近く、SiO2：Wは80：1に近い。したがって、第1の誘電体層320および第2の誘電体層420の両方に対してエッチングが行われるまで、第2の接続パッド430に対してエッチングが行われる前に第1の接続パッド330がまだ存在することを保証するために、第1の接続パッド330および第2の接続パッド430は大きく損傷されない。エッチングは、下側ウエハの第2の接続パッド430で停止される。エッチングプロセスは、比較的単純である。
S103：図16（e）、図17（e）、図18（e）、図19（e）、および図20（e）を参照して、コンタクトプラグ360を形成するために、垂直貫通孔359に導電材料を充填する。
本出願のこの実施形態では、垂直貫通孔359を形成するために、第1のウエハ300の上面からエッチングが行われてもよい。垂直貫通孔359は、第1の接続パッド330の上面および第2の接続パッド430の上面および／または側壁を露出させる。この場合、垂直貫通孔359に金属が充填された後、形成されたコンタクトプラグ360は、第1の接続パッド330の上面と接触し、第2の接続パッド430の上面および／または側壁とも接触する。言い換えると、形成されたコンタクトプラグ360は、第1の接続パッド330と第2の接続パッド430との間の電気的接続を実施するために、第1の接続パッド330および第2の接続パッド430の両方と接触する。
コンタクトプラグ360は、垂直貫通孔359内に形成される。導電材料は、電気めっき方式または蒸着方式で垂直貫通孔359内に充填されてもよい。次いで、垂直貫通孔359の外側の導電材料は、コンタクトプラグ360を形成するために、平坦化プロセス、例えば化学機械研磨プロセスを使用して除去される。コンタクトプラグ360の材料は、銅またはアルミニウムであってもよく、あるいは別の導電性金属材料また非金属材料であってもよく、例えばドープシリコンであってもよい。
本出願のこの実施形態で提供される半導体デバイスの製造方法では、接合された第1のウエハおよび第2のウエハが提供される。第1のウエハは、第1の誘電体層を含む。第1の誘電体層は、第1の接続パッドを有する。第2のウエハは、第2の誘電体層を含む。第2の誘電体層は、第2の接続パッドを有する。第1の接続パッドは、ブロッキング層として使用される。垂直貫通孔を形成するために、第1のウエハに対して上から下までエッチングが行われる。垂直貫通孔は、第1の接続パッドの上面まで第1のウエハを貫通し、第1の接続パッドの側壁に沿って第2の接続パッドまで第2のウエハを貫通し、第2の接続パッドの上面および／または側壁を露出させる。導電材料は、コンタクトプラグを形成するために、垂直貫通孔に充填される。言い換えると、垂直貫通孔は、第1のウエハの上面、ならびに第2の接続パッドの上面および／または側壁を露出させることができる。このようにして、第1の接続パッドと第2の接続パッドとの間の電気的接続を実施するために、垂直貫通孔内のコンタクトプラグは、第1の接続パッドおよび第2の接続パッドの両方と接触することができる。コンタクトプラグは、第1の接続パッドと第2の接続パッドとの間の信号伝送路として使用される。この経路は比較的短い。したがって、信号遅延は低減される。加えて、垂直貫通孔は、エッチングプロセスを使用して形成され、第1の接続パッドの側壁から第2の接続パッドまで貫通する。コンタクトプラグは、簡単なプロセスを使用してコンタクトプラグと第2の接続パッドとの間で確実な接続を実施するために、第1の接続パッドの外周から第2の接続パッドと接触することができる。加えて、本出願のこの実施形態では、1つの金属プラグのみが存在し、したがって、2つの金属プラグ間の距離が考慮される必要はない。したがって、デバイスサイズを縮小し、デバイス統合を改善するために、水平寸法はある程度縮小され得る。
本出願の実施形態間で相互参照が行われ得ることに留意されたい。装置実施形態については、方法実施形態の説明を参照されたい。方法実施形態については、装置実施形態の説明を参照されたい。
上記は、本出願の特定の実装形態である。前述の実施形態は、本出願の技術的解決策を説明するためのものに過ぎず、本出願を限定するためのものではないことを理解すべきである。本出願は前述の実施形態を参照して詳細に説明されているが、当業者は、本出願の実施形態の技術的解決策の範囲から逸脱することなく、前述の実施形態において記録された技術的解決策に対する修正またはそのいくつかの技術的特徴に対する同等の置換が行われ得ることを理解すべきである。
100 第1のウエハ
110 基板
120 誘電体層
130 第1のデバイス
140 金属プラグ
150 再配線層
200 第2のウエハ
210 基板
220 誘電体層
230 第2のデバイス
240 金属プラグ
250 水平再配線層
300 第1のウエハ
310 第1の基板
320 第1の誘電体層
330 第1の接続パッド
350 第1の開口
351 第2の開口
352 第3の開口
353 第4の開口
359 垂直貫通孔
360 コンタクトプラグ
361 絶縁層
400 第2のウエハ
410 第2の基板
420 第2の誘電体層
430 第2の接続パッド
500 第3のウエハ
510 第3の基板
520 第3の誘電体層
530 第3の接続パッド
1001 接合面
3001 接合面
5001 接合面

Claims (19)

  1. 第1のウエハ、第2のウエハ、およびコンタクトプラグを備える半導体デバイスであって、
    前記第1のウエハは第1の誘電体層を備え、前記第1の誘電体層は第1の接続パッドを有し、
    前記第2のウエハは前記第1のウエハに接合され、前記第2のウエハは第2の誘電体層を備え、前記第2の誘電体層は第2の接続パッドを有し、
    前記コンタクトプラグは、垂直貫通孔に充填された導電材料で作られ、前記第1の接続パッドと前記第2の接続パッドとを電気的に接続するように構成されており、前記垂直貫通孔は、エッチングを通じて形成され、前記第1のウエハを貫通し、前記第2の接続パッドの上面および／または側壁まで前記第2のウエハを部分的に貫通する貫通孔であり、前記第1の接続パッドは前記垂直貫通孔内に位置し、前記第1の接続パッドの下方に位置する前記第1の誘電体層に対してはエッチングが行われない、半導体デバイス。
  2. 前記第2の接続パッドは、垂直方向で前記第1の接続パッドに対向して配置され、前記第2の接続パッドの少なくとも一辺の前記側壁は、水平方向で前記第1の接続パッドの側壁を超え、前記垂直貫通孔は、前記第2の接続パッドの前記少なくとも一辺の前記側壁に隣接する前記上面、または前記第2の接続パッドの前記少なくとも一辺の前記隣接する上面および前記側壁を露出させる、請求項1に記載の半導体デバイス。
  3. 前記垂直貫通孔は、前記第1の接続パッドの前記側壁を露出させるか、または前記垂直貫通孔内で、前記第1の接続パッドの前記側壁上に前記第1の誘電体層が確保される、請求項1または2に記載の半導体デバイス。
  4. 前記第2の接続パッドは、垂直方向で前記第1の接続パッドに対向して配置され、前記第2の接続パッドの少なくとも一辺の前記側壁は、前記第1の接続パッドの側壁と同一平面であり、前記垂直貫通孔は、前記第2の接続パッドの前記少なくとも一辺の前記側壁、ならびに前記第1の接続パッドのものであって前記第2の接続パッドと同一平面である前記側壁を露出させる、請求項1または2に記載の半導体デバイス。
  5. 前記第2の接続パッドおよび前記第1の接続パッドは、垂直方向に互い違いに配置され、前記垂直貫通孔の上部開口のサイズは、前記第2の接続パッドと前記第1の接続パッドとの間の水平距離以上である、請求項1に記載の半導体デバイス。
  6. 第3のウエハをさらに備え、
    前記第3のウエハは第3の接続パッドを有し、前記第3のウエハは、前記第3の接続パッドと前記コンタクトプラグとの間の電気的接続を実施するために、前記第1のウエハに接合されている、請求項1から5のいずれか一項に記載の半導体デバイス。
  7. 前記垂直貫通孔は、前記第1の接続パッドの複数の辺の前記側壁の方向を貫通する、請求項1から6のいずれか一項に記載の半導体デバイス。
  8. 半導体デバイスの製造方法であって、
    接合された第1のウエハおよび第2のウエハを提供するステップであって、前記第1のウエハは第1の誘電体層を備え、前記第1の誘電体層は第1の接続パッドを有し、前記第2のウエハは第2の誘電体層を備え、前記第2の誘電体層は第2の接続パッドを有する、ステップと、
    前記第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために前記第1のウエハを上から下までエッチングするステップであって、前記垂直貫通孔は、前記第1の接続パッドの上面まで前記第1のウエハを貫通し、前記第1の接続パッドの側壁に沿って前記第2の接続パッドまで前記第2のウエハを貫通し、前記第2の接続パッドの上面および／または側壁を露出させる、ステップと、
    コンタクトプラグを形成するために前記垂直貫通孔に導電材料を充填するステップであって、前記コンタクトプラグは、前記第1の接続パッドと前記第2の接続パッドとの間の電気的接続を実施するように構成される、ステップとを含む方法。
  9. 前記第2の接続パッドは、垂直方向で前記第1の接続パッドに対向して配置され、前記第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために前記第1のウエハを上から下までエッチングする前記ステップは、
    第1の開口を得るために前記第1のウエハの上面に対してエッチングを行うステップであって、前記第1の開口は前記第1の接続パッドの上方に位置し、前記第1の開口の少なくとも一辺の側壁は水平方向で前記第1の接続パッドの前記側壁を超える、ステップと、
    前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドを超える位置に、底部をエッチングすることによって第2の開口を形成するステップと、
    前記第1の接続パッドを前記ブロッキング層として使用し、前記第1の開口および前記第2の開口を深化させるステップであって、これにより、前記深化された第1の開口が前記第1の接続パッドの前記上面を露出させ、前記深化された第2の開口が前記第2の接続パッドの前記上面および／または前記側壁を露出させる、ステップとを含む、請求項8に記載の方法。
  10. 前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は、前記水平方向で前記第1の接続パッドの前記側壁を超え、前記深化された第2の開口は、前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁に隣接する前記上面、または前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁および前記第2の接続パッドの前記側壁に隣接する前記上面を露出させ、および／または
    前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は前記第1の接続パッドの前記側壁と同一平面であり、前記深化された第2の開口は、前記第2の接続パッドのものであって前記第1の接続パッドと同一平面である前記側壁を露出させる、請求項9に記載の方法。
  11. 前記第2の接続パッドの前記側壁が前記水平方向で前記第1の接続パッドの少なくとも一辺の前記側壁を超える方向において、前記深化された第2の開口内の前記第1の接続パッドの前記側壁上に前記第1の誘電体層が確保される、請求項10に記載の方法。
  12. 前記第2の接続パッドは、垂直方向で前記第1の接続パッドに対向して配置され、前記第1の誘電体層は第3の開口を有し、前記第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために前記第1のウエハを上から下までエッチングする前記ステップは、
    第1の開口を得るために前記第1のウエハの上面に対してエッチングを行うステップであって、前記第1の開口は前記第1の接続パッドの上方に位置し、前記第1の開口の少なくとも一辺の側壁は水平方向で前記第1の接続パッドの前記側壁を超える、ステップと、
    前記第1の接続パッドを前記ブロッキング層として使用し、前記第1の開口の底部で前記第1の誘電体層および前記第2の誘電体層をエッチングするステップであって、これにより、前記深化された第1の開口が前記第3の開口に接続され、前記第3の開口が前記エッチングプロセスにおいて深化され、前記深化された第1の開口が前記第1の接続パッドの前記上面を露出させ、前記深化された第3の開口が前記第2の接続パッドの前記上面および／または前記側壁を露出させる、ステップとを含む、請求項8に記載の方法。
  13. 前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は、前記水平方向で前記第1の接続パッドの前記側壁を超え、前記深化された第3の開口は、前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁に隣接する前記上面、または前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁および前記第2の接続パッドの前記側壁に隣接する前記上面を露出させ、および／または
    前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は前記第1の接続パッドの前記側壁と同一平面であり、前記深化された第3の開口は、前記第2の接続パッドのものであって前記第1の接続パッドと同一平面である前記側壁を露出させる、請求項12に記載の方法。
  14. 前記第2の接続パッドの前記側壁が前記水平方向で前記第1の接続パッドの少なくとも一辺の前記側壁を超える方向において、前記深化された第3の開口内の前記第1の接続パッドの前記側壁上に前記第1の誘電体層が確保される、請求項13に記載の方法。
  15. 前記第2の接続パッドは、垂直方向で前記第1の接続パッドに対向して配置され、前記第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために前記第1のウエハを上から下までエッチングする前記ステップは、
    第1の開口を得るために前記第1のウエハの上面に対してエッチングを行うステップであって、前記第1の開口は前記第1の接続パッドの上方に位置し、前記第1の開口の少なくとも一辺の側壁は水平方向で前記第1の接続パッドの前記側壁を超える、ステップと、
    前記第1の接続パッドを前記ブロッキング層として使用し、前記第1の開口を深化させるステップであって、これにより、前記深化された第1の開口が、前記第1の接続パッドの前記上面、ならびに前記第2の接続パッドの前記上面および／または前記側壁を露出させる、ステップとを含む、請求項8に記載の方法。
  16. 前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は、前記水平方向で前記第1の接続パッドの前記側壁を超え、前記深化された第1の開口は、前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁に隣接する前記上面、または前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁および前記第2の接続パッドの前記側壁に隣接する前記上面を露出させ、および／または
    前記第1の開口の前記側壁が前記水平方向で前記第1の接続パッドを超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は前記第1の接続パッドの前記側壁と同一平面であり、前記深化された第1の開口は、前記第2の接続パッドのものであって前記第1の接続パッドと同一平面である前記側壁を露出させる、請求項15に記載の方法。
  17. 前記第2の接続パッドは、垂直方向で前記第1の接続パッドに対向して配置され、前記第1の接続パッドをブロッキング層として使用し、垂直貫通孔を形成するために前記第1のウエハを上から下までエッチングする前記ステップは、
    第4の開口を得るために前記第1のウエハの上面に対してエッチングを行うステップであって、前記第4の開口の少なくとも一辺の側壁は、前記第1の接続パッドの前記側壁を超える、ステップと、
    前記第1の接続パッドを前記ブロッキング層として使用し、前記第1の接続パッドの前記上面を露出させるために、前記第1の接続パッドの上方で前記第4の開口の底部に対してエッチングを行うステップであって、前記深化された第4の開口は、前記第2の接続パッドの前記上面および／または前記側壁を露出させる、ステップとを含む、請求項8に記載の方法。
  18. 前記第4の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は、前記水平方向で前記第1の接続パッドの前記側壁を超え、前記深化された第4の開口は、前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁に隣接する前記上面、または前記第2の接続パッドのものであって前記水平方向で前記第1の接続パッドを超える前記側壁および前記第2の接続パッドの前記側壁に隣接する前記上面を露出させ、および／または
    前記第4の開口の前記側壁が前記水平方向で前記第1の接続パッドの前記側壁を超える方向において、前記第2の接続パッドの少なくとも一辺の前記側壁は前記第1の接続パッドの前記側壁と同一平面であり、前記深化された第4の開口は、前記第2の接続パッドのものであって前記第1の接続パッドと同一平面である前記側壁を露出させる、請求項17に記載の方法。
  19. コンタクトプラグを形成するために前記垂直貫通孔に導電材料を充填する前記ステップは、
    電気めっきプロセスまたは蒸着プロセスを使用して、前記垂直貫通孔内および前記第1のウエハの前記上面に前記導電材料を充填するステップと、
    前記垂直貫通孔に前記コンタクトプラグを形成するために、平坦化プロセスを使用して、前記第1のウエハの前記上面の前記導電材料を除去するステップとを含む、請求項8から18のいずれか一項に記載の方法。
JP2022562869A 2020-04-17 2020-04-17 半導体構造およびその製造方法 Pending JP2023521483A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/085375 WO2021208078A1 (zh) 2020-04-17 2020-04-17 一种半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
JP2023521483A true JP2023521483A (ja) 2023-05-24

Family

ID=78083516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022562869A Pending JP2023521483A (ja) 2020-04-17 2020-04-17 半導体構造およびその製造方法

Country Status (6)

Country Link
US (1) US20230031151A1 (ja)
EP (1) EP4131374A4 (ja)
JP (1) JP2023521483A (ja)
KR (1) KR20230002752A (ja)
CN (1) CN114981962A (ja)
WO (1) WO2021208078A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130264688A1 (en) * 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
KR20150022987A (ko) * 2012-06-07 2015-03-04 렌슬러 폴리테크닉 인스티튜트 3-차원 집적에서 tsv(through silicon vias) 스트레스를 감소시키기 위한 컨포멀한 코팅 탄성 쿠션의 이용
CN104051423B (zh) * 2013-03-13 2018-02-16 台湾积体电路制造股份有限公司 互连装置和方法
CN104377164A (zh) * 2014-09-28 2015-02-25 武汉新芯集成电路制造有限公司 一种晶圆跨硅穿孔互连工艺
EP3293757B1 (en) * 2016-09-07 2019-04-17 IMEC vzw A method for bonding and interconnecting integrated circuit devices
US9748175B1 (en) * 2016-11-18 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure in semiconductor structure and method for forming the same
KR102538174B1 (ko) * 2017-12-26 2023-05-31 삼성전자주식회사 비아 플러그를 갖는 반도체 소자
CN109148360B (zh) * 2018-08-28 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件制作方法
CN109192747A (zh) * 2018-10-31 2019-01-11 德淮半导体有限公司 图像传感器的形成方法
CN109449091B (zh) * 2018-11-05 2020-04-10 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
EP4131374A1 (en) 2023-02-08
CN114981962A (zh) 2022-08-30
WO2021208078A1 (zh) 2021-10-21
EP4131374A4 (en) 2023-05-31
KR20230002752A (ko) 2023-01-05
US20230031151A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
TWI746776B (zh) 半導體元件及其製造方法
JP5377340B2 (ja) ダイ、スタック構造、及びシステム
TWI741461B (zh) 積體電路與其堆疊及其製法
US8587121B2 (en) Backside dummy plugs for 3D integration
TWI653695B (zh) 封裝體及其形成方法
US8674515B2 (en) 3D integrated circuits structure
US8421238B2 (en) Stacked semiconductor device with through via
CN109192718B (zh) 多晶圆键合结构及键合方法
CN109962064B (zh) 半导体装置及其制造方法、和包括其的半导体封装件
CN110379799B (zh) 一种芯片结构、晶圆结构及其制造方法
KR20150058778A (ko) 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법
WO2012013162A1 (zh) 一种硅通孔互连结构及其制造方法
TWI812168B (zh) 三維元件結構及其形成方法
CN109841576B (zh) 半导体器件、包括其的半导体晶片及半导体封装
TW201919133A (zh) 製造半導體封裝結構的方法
KR20230145955A (ko) 금속 상에 랜딩되는 배면 또는 전면 기판 관통 비아(tsv)
TWI807331B (zh) 半導體結構及其製造方法
WO2017038108A1 (ja) 半導体装置、及び半導体装置の製造方法
TW202109814A (zh) 半導體晶粒、其製造方法、及半導體封裝
KR102575949B1 (ko) 웨이퍼-스택 상의 연장된 밀봉링 구조체
JP2023521483A (ja) 半導体構造およびその製造方法
TWI751702B (zh) 半導體元件及其製造方法
CN114914225A (zh) 半导体装置及其制造方法
JP2019175922A (ja) 半導体装置及び半導体装置の製造方法
TW202230619A (zh) 包括過矽通孔結構的半導體裝置及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240507