CN111276469A - 一种键合结构及其制造方法 - Google Patents

一种键合结构及其制造方法 Download PDF

Info

Publication number
CN111276469A
CN111276469A CN202010115670.3A CN202010115670A CN111276469A CN 111276469 A CN111276469 A CN 111276469A CN 202010115670 A CN202010115670 A CN 202010115670A CN 111276469 A CN111276469 A CN 111276469A
Authority
CN
China
Prior art keywords
wafer
bonded
bonding
layer
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010115670.3A
Other languages
English (en)
Inventor
占迪
刘天建
胡杏
郭万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010115670.3A priority Critical patent/CN111276469A/zh
Priority to PCT/CN2020/080615 priority patent/WO2021168948A1/zh
Publication of CN111276469A publication Critical patent/CN111276469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种键合结构及其制造方法，在底层结构的正面形成有混合键合结构，在待键合的第二晶圆结构的背面预先形成背连线以及混合键合结构，通过第二晶圆结构背面的混合键合结构以及底层结构正面的混合键合结构实现晶圆结构的键合，在需要键合多个第二晶圆结构时，在已键合的第二晶圆结构的正面形成混合键合结构，实现多个第二晶圆结构的键合。该方法通过预先在待键合的第二晶圆结构的背面形成背连线结构以及混合键合结构，降低器件失效的风险，并且制造时间短、生产效率高。

Description

一种键合结构及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种键合结构及其制造方法。
背景技术
随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，芯片结构向着三维方向发展，而晶圆级封装技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，可以实现不同技术节点、不同尺寸芯片间的互连，具有灵活度高的优点。然而，随着堆叠层数的增加，前层晶圆不断键合导致温度、应力等效应不断累积，增加后续晶圆器件失效的风险，同时，制造时间长，生产效率低。
发明内容
有鉴于此，本发明的目的在于提供一种键合结构及其制造方法，降低器件失效的风险，缩短制造时间，提高生产效率。
为实现上述目的，本发明有如下技术方案：
一种键合结构的制造方法，包括：
提供第一晶圆结构，所述第一晶圆结构为单层晶圆或多层已键合晶圆，所述第一晶圆结构的正面形成有混合键合结构，所述混合键合结构包括介质键合层以及导电键合垫；
以所述第一晶圆结构为底层结构，利用混合键合结构，依次键合一个或多个第二晶圆结构，所述第二晶圆结构为单层晶圆或多层已键合晶圆，且所述第二晶圆结构的背面预先形成有背连线结构以及混合键合结构，所述背连线结构连接所述第二晶圆结构中互连线以及所述背面的混合键合结构中的导电键合垫；
其中，当键合多个所述第二晶圆结构时，在所述第二晶圆结构的正面还形成混合键合结构，所述正面的混合键合结构中的导电键合垫与所述第二晶圆结构中的互连线电连接。
可选的，所述第二晶圆结构为单层晶圆，预先形成所述单层晶圆背面的背连线结构和混合键合结构的方法包括：
在所述单层晶圆的正面键合载片；
以所述载片为支撑晶圆，在所述单层晶圆的背面形成背连线结构以及混合键合结构；则，
在每次键合第二晶圆结构的步骤中，在键合之后，还包括：去除所述载片。
可选的，所述底层结构为利用混合键合结构键合的多层已键合晶圆，且所述多层已键合晶圆中的被键合晶圆的背面依次键合至前一晶圆的正面。
可选的，所述底层结构的形成方法包括：
提供第一底层晶圆，所述第一底层晶圆的正面形成有混合键合结构；
提供一个或多个被键合晶圆，各被键合晶圆的正面预先形成有背连线结构以及混合键合结构，所述背连线结构连接所述被键合晶圆中的互连线以及所述背面的混合键合结构中的导电键合垫，其中，当键合多个所述被键合晶圆时，所述被键合晶圆的正面还形成混合键合结构；
利用混合键合结构，在所述第一底层晶圆上依次将被键合晶圆的背面键合至前一晶圆的正面。
可选的，所述各被键合晶圆的背面预先形成背连线结构和混合键合结构的方法包括：
在所述被键合晶圆的正面键合载片；
以所述载片为支撑晶圆，在所述被键合晶圆的背面形成背连线结构以及混合键合结构；则，
在每次键合所述被键合晶圆的步骤中，在键合之后，还包括：去除所述载片。
可选的，所述第二晶圆结构为多层已键合晶圆，所述第二晶圆结构的形成方法包括：
提供第二底层晶圆，所述第二底层晶圆的背面预先形成有背连线结构以及混合键合结构，背连线结构连接所述第二底层晶圆中互连线以及所述背面的混合键合结构中的导电键合垫；
提供被键合晶圆，所述被键合晶圆的正面形成有混合键合结构；
利用混合键合结构，在所述第二底层晶圆上键合所述被键合晶圆；
从所述被键合晶圆的背面形成背连线结构。
可选的，
所述导电键合垫的材料为金属材料，所述介质键合层的材料包括氧化硅、氮化硅、掺氮碳化硅和/或他们的组合。
一种键合结构，包括：
依次键合的多层晶圆，相邻层的晶圆之间通过混合键合结构键合且后一晶圆的背面键合至前一晶圆的正面。
一种键合结构，包括：
依次键合的多层芯片，相邻层的芯片之间通过被键合芯片的背面依次键合至前一芯片的正面。
本发明实施例提供的键合结构及其制造方法，在底层结构的正面形成有混合键合结构，在待键合的第二晶圆结构的背面预先形成背连线以及混合键合结构，通过第二晶圆结构背面的混合键合结构以及底层结构正面的混合键合结构实现晶圆结构的键合，并且在需要键合多个第二晶圆结构时，可以利用已键合的第二晶圆结构的正面的混合键合结构以及待键合第二晶圆结构的背面的混合键合结构实现多个第二晶圆结构的键合，通过背连线结构以及正面的导电键合垫、背面的导电键合垫实现多个晶圆结构的电连接。该方法预先在待键合的第二晶圆结构的背面形成背连线结构以及混合键合结构，降低器件失效的风险，并且制造时间短、生产效率高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例的键合结构的制造方法的流程示意图；
图2-10示出了根据本发明实施例的制造方法形成键合结构过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，随着堆叠层数的增加，前层晶圆不断键合导致温度、应力等效应不断累积，增加后续晶圆器件失效的风险，同时，制造时间长，生产效率低。
为此，本申请提供一种键合结构的制造方法，参考图1所示，包括：
S01，提供第一晶圆结构，所述第一晶圆结构为单层晶圆或多层已键合晶圆，所述第一晶圆结构的正面形成有混合键合结构，所述混合键合结构包括介质键合层以及导电键合垫；
S02，以所述第一晶圆结构为底层结构，利用混合键合结构，依次键合一个或多个第二晶圆结构，所述第二晶圆结构为单层晶圆或多层已键合晶圆，且所述第二晶圆结构的背面预先形成有背连线结构以及混合键合结构，所述背连线结构连接所述第二晶圆结构中互连线以及所述背面的混合键合结构中的导电键合垫；
其中，当键合多个所述第二晶圆结构时，所述第二晶圆结构的正面形成混合键合结构，所述正面的混合键合结构中的导电键合垫与所述第二晶圆结构中的互连线电连接。
本申请中，在底层结构的正面形成有混合键合结构，在待键合的第二晶圆结构的背面预先形成背连线以及混合键合结构，通过第二晶圆结构背面的混合键合结构以及底层结构正面的混合键合结构实现晶圆结构的键合，在需要键合多个第二晶圆结构时，在第二晶圆结构的正面形成有混合键合结构，利用已键合第二晶圆结构正面的混合键合结构与待键合晶第二晶圆结构背面的混合键合结构实现多个第二晶圆结构的键合，同时通过背连线结构、背面的导电键合垫以及正面的导电键合垫实现晶圆结构的电连接。该方法通过预先在待键合的第二晶圆结构的背面形成背连线结构和混合键合结构，降低器件失效的风险，并且制造时间短、生产效率高。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对不同的实施例进行详细的描述。
实施例一
在本实施例中，第二晶圆结构为单层晶圆，在键合第二晶圆结构的过程中，依次键合第二晶圆结构，键合工艺相同，工艺稳定性好。
参考图1所示，在步骤S101中，提供第一晶圆结构10，所述第一晶圆结构10为单层晶圆或多层已键合晶圆，所述第一晶圆结构10的正面形成有混合键合结构，所述混合键合结构包括介质键合层110以及导电键合垫112，参考图2所示。
第一晶圆结构10可以为单层晶圆，也可以为多层已键合晶圆，多层已键合晶圆中的每一层晶圆可以为相同的晶圆，可以为不同的晶圆，每一层晶圆可以已在衬底100上完成器件的加工并形成有混合键合结构，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等，衬底100上可以已经形成有器件结构(图未示出)以及电连接器件结构的互连线111，器件结构由介质键合层110覆盖，介质键合层110可以包括多层，例如可以包括层间介质层和金属间介质层，互连线111形成于介质材料中，器件结构可以为MOS器件、传感器件、存储器件和/或其他无源器件，互连线111可以包括多层，不同层的互连线可以通过接触塞、过孔等实现互连，互连线111可以为金属材料，例如可以为钨、铝、铜等。
在完成器件的加工之后，在第一晶圆结构10的正面形成混合键合结构，第一晶圆结构10的正面为形成有器件结构的表面，混合键合结构是指键合界面由不同材质的键合材料形成，本申请中，该混合键合结构包括介质键合层110以及导电键合垫112，导电键合垫112形成于介质键合层110中，且与第一晶圆结构10中的互连线111电连接，参考图2所示，通常地，导电键合垫112形成于第一晶圆结构10的顶层互连线上，与顶层互连线电连接，从而实现第一晶圆结构10中互连线111的电引出。其中，介质键合层110为键合用介质材料，可以为单层或叠层结构，例如可以为氧化硅、氮化硅、NDC(Nitrogen doped Silicon Carbide，掺氮碳化硅)和/或他们的组合。导电键合垫112为键合导电材料，例如可以为金属材料，金属材料可以为金、银、铜、镍等等。导电键合垫112可以具有合适的结构，为了简化附图，在图示中仅示意出该部分，在一个示例中，可以包括底部的连线孔和其上的过孔(图未示出)。
在步骤S102中，以所述第一晶圆结构10为底层结构，利用所述混合键合结构，依次键合一个或多个第二晶圆结构20，所述第二晶圆结构20为单层晶圆且所述第二晶圆结构20的背面预先形成有背连线结构212以及混合键合结构，所述背连线结构212连接所述第二晶圆结构20中互连线211以及第二晶圆结构20背面的混合键合结构中的导电键合垫221，参考图7、图8所示，其中，当键合多个所述第二晶圆结构20时，所述第二晶圆结构20的正面形成混合键合结构，所述正面的混合键合结构中的导电键合垫230与所述第二晶圆结构20中的互连线211电连接。
第二晶圆结构20可以包括衬底200和衬底200上已形成的器件结构(图未示出)以及电连接器件结构的互连线211，衬底200可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等，器件结构由介质键合层210覆盖，介质键合层210可以包括多层，例如可以包括层间介质层和金属间介质层，互连线211形成于介质材料中，器件结构可以具有与第一晶圆结构10中相同或不同的器件结构，互连线211可以包括多层，不同层的互连线可以通过接触塞、过孔等实现，互连线211可以为金属材料，例如可以为钨、铝、铜等。
在第二晶圆结构20的背面已经预先形成有背连线结构212和混合键合结构，第二晶圆结构20的背面即晶圆中衬底200的背面，即与衬底200加工器件结构表面的相对面。该背连线结构212贯穿衬底200直至互连线211，参考图6所示，背连线结构212可以为硅通孔结构，互连线211可以为器件结构的第一层金属连线层。
参考图6所示，第二晶圆结构20背面的混合键合结构包括介质键合层220和导电键合垫221，与第一晶圆结构10上的混合键合结构可以相同或不同的材料和结构，第二晶圆结构20背面的导电键合垫221形成于背连线结构212之上并与其电连接，这样，在第二晶圆结构20与底层结构即第一晶圆结构10键合之前，在第二晶圆结构20的背面预先形成有其中的互连线211的电引出结构以及键合结构，其中，电引出结构包括背连线结构212以及导电键合垫221，这样，在键合之前预先形成电引出结构和键合结构，缩短制造时间。
在本实施例中，预先形成所述单层晶圆背面的背连线结构和混合键合结构的方法可以包括，在所述单层晶圆的正面键合载片202，参考图4所示，载片202为单层晶圆的支撑载体，仅起到承载作用，可以是没有进行器件加工工艺的衬底，例如可以为硅衬底，可以在载片202上形成临时键合层201，例如可以为临时键合胶，从而利用载片202上的临时键合层201和第二晶圆结构20上的介质键合层210实现载片202与第二晶圆结构20的键合，使得第二晶圆结构20稳定附着在载片202上，以利于后续的背连线结构以及混合键合结构的形成，在第二晶圆结构20键合至载片202后，可以对第二晶圆结构20的衬底200背面进行减薄，参考图5所示，从而在后续的硅通孔工艺中无需研磨大量的衬底材料并且无需在硅通孔中填充大量的金属材料。
以所述载片202为支撑晶圆，在所述单层晶圆的背面形成背连线结构212以及混合键合结构，混合键合结构包括介质键合层220以及其中的导电键合垫221，参考图6所示，导电键合垫221经过背连线结构212与互连线211电连接，从而将互连线211引出。在具体的实施例中，可以为，在第二晶圆结构20的衬底200背面沉积介质层，例如可以为氧化硅，而后在介质层上形成掩膜层，该掩膜层可以为光敏刻蚀剂，可以利用光刻技术在掩膜层中形成刻蚀图案，而后，在掩膜层的遮蔽下，刻蚀介质层以及第二晶圆结构20的衬底200背面，例如可以采用反应离子刻蚀，从而形成贯穿至第二晶圆结构20中的互连线211的硅通孔，随后在硅通孔内沉积介质层，避免后续填充的金属材料扩散至衬底内，而后刻蚀掉硅通孔内沉积在互连线211上的介质层并进行金属材料的填充，例如金、银、铜或镍的电镀，并进行平坦化，从而在硅通孔中填充形成背连线结构212。接着沉积形成介质键合层220，并在该介质键合层220中形成导电键合垫221，从而形成混合键合结构，参考图6所示。
而后，利用第一晶圆10结构正面的混合键合结构以及第二晶圆结构20背面的混合键合结构，将第一晶圆结构10和第二晶圆结构20键合，参考图7所示，在键合之前，可以对这些混合键合结构进行清洁。而后，将第一晶圆结构10的导电键合垫112与第二晶圆结构20的导电键合垫221对准，利用混合键合结构之间的键合力，实现第一晶圆结构10和第二晶圆结构20的键合连接。
在键合之后，去除所述载片202以及其上的临时键合层201。在第二晶圆结构20的正面形成混合键合结构，可以在键合之后，在待键合的第二晶圆结构20的正面形成混合键合结构，也可以在键合之前在第二晶圆结构20的正面预先形成混合键合结构，参考图8所示，正面的混合键合结构包括介质键合层210以及导电键合垫230，也可以在介质键合层210上方形成相同或不同的介质键合层，而后在形成的介质键合层中形成导电键合垫，从而在需要继续键合第二晶圆结构20时，利用已键合的第二晶圆结构20正面的混合键合结构与下一个待键合的第二晶圆结构20的背面的混合键合结构，实现第二晶圆结构20的键合，在继续键合第二晶圆结构20的过程中，可以采用相同的步骤实现多个第二晶圆结构20的键合，降低器件失效的风险。
本实施例中，底层结构即第一晶圆结构10可以为利用混合键合结构键合的多层已键合晶圆，多层已键合晶圆中的被键合晶圆的背面依次键合至前一晶圆的正面，使得所有的键合晶圆的正面都朝向一个方向，从而在各晶圆键合的过程中可以采用相同的键合工艺制程，键合制作效率高，工艺稳定性好。在具体的实施例中，底层结构10结构的形成方法包括，提供第一底层晶圆，所述第一底层晶圆的正面形成有混合键合结构。提供一个或多个被键合晶圆，各被键合晶圆的背面预先形成有背连线结构以及混合键合结构，所述背连线结构连接所述被键合晶圆的背面的混合键合结构中的导电键合垫，其中，当键合多个被键合晶圆时，所述被键合晶圆的正面还形成有混合键合结构。而后，利用混合键合结构，在所述第一底层晶圆上依次将被键合晶圆的背面键合至前一晶圆的正面被键合晶圆的正面的混合键合结构可以是在键合之前预先形成的，也可以是在键合之后形成的。具体的可以参见多个第二晶圆结构键合的步骤。
实施例二
本实施例中，第二晶圆结构为多层已键合晶圆，将待键合的第二晶圆结构中的部分晶圆结构预先键合，从而缩短生产周期。
在步骤S201中，提供第一晶圆结构10，所述第一晶圆结构10为单层晶圆或多层已键合晶圆，所述第一晶圆结构10的正面形成有混合键合结构，所述混合键合结构包括介质键合层110以及导电键合垫112。
同实施例一中的步骤S101。
在步骤S202中，以所述第一晶圆结构10为底层结构，利用混合键合结构，依次键合一个或多个第二晶圆结构20，所述第二晶圆结构20为多层已键合晶圆，参考图9所示，且所述第二晶圆结构20的背面预先形成有背连线结构212以及混合键合结构，所述背连线结构212连接所述第二晶圆结构202中互连线211以及导电键合垫221；其中，当键合多个所述第二晶圆结构20时，所述第二晶圆结构20的正面还形成混合键合结构，所述混合键合结构中的导电键合垫230与所述互连线211电连接。
同实施例一，多层已键合晶圆中的每一层晶圆包括衬底和衬底上已形成的器件结构以及电连接器件结构的互连线，器件结构以及互连线形成于介质键合层中，不同层的晶圆中可以具有相同或不同的器件结构，每一层键合晶圆中仅示出介质键合层和一层互连线，可以理解的是，在不同的设计和应用中，可以根据需要形成所需的器件结构和所需结构的互连线。
本实施例中，多层已键合晶圆中的每一层晶圆的背面预先形成有背连线结构212和混合键合结构，该混合键合结构包括介质键合层220和导电键合垫221，背连线结构212分别连接晶圆中的互连线211以及导电键合垫221，同时，晶圆的正面形成有混合键合结构，且正面的混合键合结构中的导电键合垫230与连线层211电连接，每一层晶圆背面的背连线结构212和混合键合结构以及正面的混合键合结构实现多层已键合晶圆的电连接。
本实施例中，在进行键合之前，预先将部分的第二晶圆结构20进行键合，第二晶圆结构20的形成方法可以包括，在步骤S2201中，提供第二底层晶圆，所述第二底层晶圆的背面预先形成有背连线结构以及混合键合结构，背连线结构连接所述第二底层晶圆中互连线以及所述背面的混合键合结构中的导电键合垫。
本实施例中，在第二底层晶圆的背面预先形成背连线接结构以及混合键合结构可以包括：在底层晶圆的正面键合载片，载片仅起到承载作用，可以是没有进行器件加工工艺的衬底，例如可以为硅衬底，以所述载片为支撑晶圆，在所述第二底层晶圆的背面形成背连线结构以及混合键合结构，混合键合结构包括介质键合层以及其中的导电键合垫，导电键合垫经过背连线结构与互连线电连接，从而将互连线引出。
在步骤S2202中，提供被键合晶圆，所述被键合晶圆的正面形成有混合键合结构；在步骤S2203中，利用混合键合结构，在所述第二底层晶圆上键合所述被键合晶圆。本实施例中，利用第二底层晶圆背面的混合键合结构以及被键合晶圆的正面的混合键合结构，实现第二底层晶圆与被键合晶圆的键合。在步骤S2204中，从所述被键合晶圆的背面形成背连线结构。
本实施例中，在被键合晶圆的背面形成混合键合结构，以便与其他被键合晶圆的键合，并且利用被键合晶圆的背连线结构连接被键合晶圆的背面的导电键合垫以及被键合晶圆正面的导电键合垫，而后实现多个被键合晶圆互连。
本实施例中，可以在顶层的晶圆结构上形成衬垫，在键合之后即可以完成键合结构的加工，具有好的可实施性。
本实施例中，底层结构可以为利用混合键合的多层已键合晶圆，参考图8所示，而后将预先键合的部分第二晶圆结构，参考图9所示，键合至底层晶圆上，形成多层晶圆堆叠的结构，参考图10所示，该方法在键合之前预先将部分的被键合晶圆键合在一起，可以同时进行部分晶圆的键合，在部分晶圆的键合基础上再次键合，从而得到多层晶圆堆叠的结构，缩短制造时间，降低生产成本。
以上对本申请实施例的键合结构的制造方法进行了详细的说明，此外，本申请实施例还提供了一种键合结构，包括：
依次键合的多层晶圆，相邻层的晶圆之间通过混合键合结构键合且后一晶圆的背面键合至前一晶圆的正面。
本申请实施例中，在待键合的晶圆为两层时，在其中一层晶圆的背面预先设置有背连线结构以及混合键合结构，背连线结构连接该晶圆中的互连线以及该晶圆背面的混合键合结构中的导电键合垫，在另一层晶圆的正面形成混合键合结构，通过一层晶圆背面的混合键合结构与另一层晶圆正面的混合键合结构实现晶圆之间的键合。在待键合的晶圆为两层以上晶圆时，在待键合晶圆的背面预先形成混合键合结构以及背连线结构，在待键合晶圆的正面形成混合键合结构，利用背面的混合键合结构与正面的混合键合结构将一晶圆的背面依次键合至前一晶圆的正面。
本申请实施例还提供了另一种键合结构，包括：
依次键合的多层芯片，相邻层的芯片之间通过被键合芯片的背面依次键合至前一芯片的正面。
本申请实施例中，在被键合芯片的背面预先形成背连线结构以及混合键合结构，正面形成混合键合结构，利用背面的混合键合结构以及正面的混合键合结构将被键合芯片的背面依次键合至前一芯片的正面。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种键合结构的制造方法，其特征在于，包括：
提供第一晶圆结构，所述第一晶圆结构为单层晶圆或多层已键合晶圆，所述第一晶圆结构的正面形成有混合键合结构，所述混合键合结构包括介质键合层以及导电键合垫；
以所述第一晶圆结构为底层结构，利用混合键合结构，依次键合一个或多个第二晶圆结构，所述第二晶圆结构为单层晶圆或多层已键合晶圆，且所述第二晶圆结构的背面预先形成有背连线结构以及混合键合结构，所述背连线结构连接所述第二晶圆结构中互连线以及所述背面的混合键合结构中的导电键合垫；
其中，当键合多个所述第二晶圆结构时，所述第二晶圆结构的正面还形成混合键合结构，所述正面的混合键合结构中的导电键合垫与所述第二晶圆结构中的互连线电连接。
2.根据权利要求1所述的方法，其特征在于，所述第二晶圆结构为单层晶圆，预先形成所述单层晶圆背面的背连线结构和混合键合结构的方法包括：
在所述单层晶圆的正面键合载片；
以所述载片为支撑晶圆，在所述单层晶圆的背面形成背连线结构以及混合键合结构；则，
在每次键合第二晶圆结构的步骤中，在键合之后，还包括：去除所述载片。
3.根据权利要求1所述的制造方法，其特征在于，所述底层结构为利用混合键合结构键合的多层已键合晶圆，且所述多层已键合晶圆中的被键合晶圆的背面依次键合至前一晶圆的正面。
4.根据权利要求3所述的制造方法，其特征在于，所述底层结构的形成方法包括：
提供第一底层晶圆，所述第一底层晶圆的正面形成有混合键合结构；
提供一个或多个被键合晶圆，各被键合晶圆的背面预先形成有背连线结构以及混合键合结构，所述背连线结构连接所述被键合晶圆中的互连线以及所述背面的混合键合结构中的导电键合垫，其中，当键合多个所述被键合晶圆时，所述被键合晶圆的正面还形成混合键合结构；
利用混合键合结构，在所述第一底层晶圆上依次将被键合晶圆的背面键合至前一晶圆的正面。
5.根据权利要求4所述的制造方法，其特征在于，所述各被键合晶圆的背面预先形成背连线结构和混合键合结构的方法包括：
在所述被键合晶圆的正面键合载片；
以所述载片为支撑晶圆，在所述被键合晶圆的背面形成背连线结构以及混合键合结构；则，
在每次键合所述被键合晶圆的步骤中，在键合之后，还包括：去除所述载片。
6.根据权利要求1所述的制造方法，其特征在于，所述第二晶圆结构为多层已键合晶圆，所述第二晶圆结构的形成方法包括：
提供第二底层晶圆，所述第二底层晶圆的背面预先形成有背连线结构以及混合键合结构，背连线结构连接所述第二底层晶圆中互连线以及所述背面的混合键合结构中的导电键合垫；
提供被键合晶圆，所述被键合晶圆的正面形成有混合键合结构；
利用混合键合结构，在所述第二底层晶圆上键合所述被键合晶圆；
从所述被键合晶圆的背面形成背连线结构。
7.根据权利要求1-6中任一项所述的制造方法，其特征在于，所述导电键合垫的材料为金属材料，所述介质键合层的材料包括氧化硅、氮化硅、掺氮碳化硅和/或他们的组合。
8.一种键合结构，其特征在于，包括：
依次键合的多层晶圆，相邻层的晶圆之间通过混合键合结构键合且后一晶圆的背面键合至前一晶圆的正面。
9.一种键合结构，其特征在于，包括：
依次键合的多层芯片，相邻层的芯片之间通过被键合芯片的背面依次键合至前一芯片的正面。
CN202010115670.3A 2020-02-25 2020-02-25 一种键合结构及其制造方法 Pending CN111276469A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010115670.3A CN111276469A (zh) 2020-02-25 2020-02-25 一种键合结构及其制造方法
PCT/CN2020/080615 WO2021168948A1 (zh) 2020-02-25 2020-03-23 一种键合结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010115670.3A CN111276469A (zh) 2020-02-25 2020-02-25 一种键合结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111276469A true CN111276469A (zh) 2020-06-12

Family

ID=71000336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010115670.3A Pending CN111276469A (zh) 2020-02-25 2020-02-25 一种键合结构及其制造方法

Country Status (2)

Country Link
CN (1) CN111276469A (zh)
WO (1) WO2021168948A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201573A (zh) * 2020-09-29 2021-01-08 武汉新芯集成电路制造有限公司 多层晶圆键合方法
CN114628241A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 芯片键合方法
CN114628262A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802690A (en) * 2006-06-27 2008-01-01 Taiwan Semiconductor Mfg Three dimensional integrated circuit and method of making the same
CN106711055A (zh) * 2016-12-29 2017-05-24 上海集成电路研发中心有限公司 一种混合键合方法
CN109148415A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN109192718A (zh) * 2018-08-28 2019-01-11 武汉新芯集成电路制造有限公司 多晶圆键合结构及键合方法
CN109192717A (zh) * 2018-08-28 2019-01-11 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN110211977A (zh) * 2019-04-30 2019-09-06 德淮半导体有限公司 三维堆栈式cis及其形成方法
US20200013754A1 (en) * 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN110770898A (zh) * 2019-04-15 2020-02-07 长江存储科技有限责任公司 具有处理器和动态随机存取存储器的键合半导体器件及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512102B2 (ja) * 2007-08-24 2014-06-04 本田技研工業株式会社 半導体装置
WO2010035401A1 (ja) * 2008-09-26 2010-04-01 パナソニック株式会社 電子デバイス及びその製造方法
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
US10163864B1 (en) * 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802690A (en) * 2006-06-27 2008-01-01 Taiwan Semiconductor Mfg Three dimensional integrated circuit and method of making the same
CN106711055A (zh) * 2016-12-29 2017-05-24 上海集成电路研发中心有限公司 一种混合键合方法
US20200013754A1 (en) * 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN109148415A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN109192718A (zh) * 2018-08-28 2019-01-11 武汉新芯集成电路制造有限公司 多晶圆键合结构及键合方法
CN109192717A (zh) * 2018-08-28 2019-01-11 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN110770898A (zh) * 2019-04-15 2020-02-07 长江存储科技有限责任公司 具有处理器和动态随机存取存储器的键合半导体器件及其形成方法
CN110211977A (zh) * 2019-04-30 2019-09-06 德淮半导体有限公司 三维堆栈式cis及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201573A (zh) * 2020-09-29 2021-01-08 武汉新芯集成电路制造有限公司 多层晶圆键合方法
CN112201573B (zh) * 2020-09-29 2024-04-12 武汉新芯集成电路制造有限公司 多层晶圆键合方法
CN114628241A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 芯片键合方法
CN114628262A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
WO2021168948A1 (zh) 2021-09-02

Similar Documents

Publication Publication Date Title
CN109411443B (zh) 垂直堆叠晶圆及其形成方法
CN108140559B (zh) 传导阻障直接混合型接合
US8674515B2 (en) 3D integrated circuits structure
TWI399827B (zh) 堆疊晶粒的形成方法
US7939369B2 (en) 3D integration structure and method using bonded metal planes
EP1783834B1 (en) Support structure for semiconductor device bond pads and method of making the same
CN110739229A (zh) 芯片封装体结构的制造方法
CN111276469A (zh) 一种键合结构及其制造方法
CN109390305B (zh) 一种键合晶圆及其制备方法
US8237272B2 (en) Conductive pillar structure for semiconductor substrate and method of manufacture
CN113523597B (zh) 晶圆切割方法
JP2012501077A (ja) チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。
WO2021134940A1 (zh) 一种键合结构及其制造方法
WO2007082854A1 (en) Semiconductor devices and methods of manufacture thereof
US20140239457A1 (en) Thermal via for 3d integrated circuits structures
TW201036104A (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
US20150187733A1 (en) Combination of tsv and back side wiring in 3d integration
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN111244057B (zh) 一种键合结构及其制造方法
JPWO2012107971A1 (ja) 半導体装置
JP2012519374A (ja) 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
CN104766806A (zh) 晶圆三维集成的方法
CN114072896A (zh) 半导体器件和制造半导体器件的方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
TW202406082A (zh) 高性能混合接合互連系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200612

RJ01 Rejection of invention patent application after publication