CN112201573A - 多层晶圆键合方法 - Google Patents
多层晶圆键合方法 Download PDFInfo
- Publication number
- CN112201573A CN112201573A CN202011052418.9A CN202011052418A CN112201573A CN 112201573 A CN112201573 A CN 112201573A CN 202011052418 A CN202011052418 A CN 202011052418A CN 112201573 A CN112201573 A CN 112201573A
- Authority
- CN
- China
- Prior art keywords
- wafer
- dielectric layer
- bonding
- bonded
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000011521 glass Substances 0.000 claims abstract description 62
- 235000012431 wafers Nutrition 0.000 claims description 397
- 238000003466 welding Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 239000003292 glue Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆和第一载片晶圆；第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层和嵌设于第一介质层中的第一金属层；第一载片晶圆包括第一载片衬底及位于第一载片衬底的一侧表面的第一载片介质层；将第一待键合晶圆与第一载片晶圆键合，且第一介质层与第一载片介质层接触；在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫，且第一键合垫与第一金属层电连接；将第一待键合晶圆的第二介质层与一底晶圆键合；去除第一载片晶圆并将第一介质层与第二待键合晶圆键合。该方法能够提高晶圆与载片晶圆之间的对准精度，且二者键合的稳定性受温度影响较小。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种多层晶圆键合方法。
背景技术
随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同的晶圆堆叠键合在一起，以形成多层晶圆键合结构。
目前，多层晶圆键合的方法，一般是将两个晶圆正面对正面进行键合，然后在键合后的晶圆背面进行衬底减薄和TSV引线工艺，以得到用于下一步键合工艺的键合垫；之后再在该键合垫上依次进行第二次、第三次.....第N次的两个晶圆正面对正面的键合，以及晶圆背面的衬底减薄和TSV引线工艺，以完成多层晶圆的键合；但晶圆正面对正面的键合不仅会造成布线复杂及产品复杂化，且在衬底背面进行PAD工艺时需要规避器件区域，使得O/I接口减少；同时，对于需要减薄后保留较厚的硅衬底的产品，在其硅衬底的背面开PAD工艺较为困难。为此，本领域技术人员采用临时键合技术以实现多层晶圆的键合及晶圆正面对背面的键合；具体的，先使用临时键合胶将第一待键合晶圆和载片晶圆键合，然后将第一待键合晶圆翻面，并在第一待键合晶圆远离载片晶圆的一侧表面键合第二待键合晶圆；之后去除载片晶圆和键合胶，并在该表面依次键合其它晶圆，以实现晶圆的多层堆叠。
然而，采用临时胶进行临时键合的对准精度较低，且键合稳定性受温度影响较大。
发明内容
本申请提供的多层晶圆键合方法，不仅能够解决晶圆正面对正面的键合所带来的问题，且能够解决采用临时键合胶进行临时键合的对准精度较低，键合稳定性受温度影响较大的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种多层晶圆键合方法。该方法包括：提供第一待键合晶圆；第一待键合晶圆包括：第一衬底、位于第一衬底的一侧表面的第一介质层和嵌设于第一介质层中的第一金属层；提供第一载片晶圆；第一载片晶圆包括：第一载片衬底及位于第一载片衬底的一侧表面的第一载片介质层；将第一待键合晶圆与第一载片晶圆键合，且第一介质层与第一载片介质层接触；在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫，且第一键合垫与第一金属层电连接；将第一待键合晶圆的第二介质层与一底晶圆键合；去除第一载片晶圆以露出第一介质层；以及将第一介质层与第二待键合晶圆键合。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种多层晶圆键合方法。该方法包括：提供一底晶圆，底晶圆包括：第一衬底、位于第一衬底的一侧表面的第一介质层、嵌设于第一介质层中的第一金属层以及第一键合垫，其中，第一介质层的远离第一衬底的一侧表面设有第一键合孔，第一键合垫形成于第一键合孔内并通过第一键合孔暴露；提供N个待键合晶圆以及N个载片晶圆；其中，待键合晶圆包括：第二衬底、位于第二衬底的一侧表面的第二介质层以及嵌设于第二介质层中的第二金属层；载片晶圆包括：载片衬底以及载片介质层；将N个待键合晶圆分别与N个载片晶圆键合，且第二介质层与载片介质层接触；在N个待键合晶圆的第二衬底远离第二介质层的一侧表面形成第三介质层与第二键合垫，且第二键合垫与第二金属层电连接；将第一个待键合晶圆的第三介质层与底晶圆的第一介质层键合；去除第一个待键合晶圆的载片晶圆以露出第二介质层；以及将其他N-1个待键合晶圆依次键合在第一个待键合晶圆的第二介质层远离第二衬底的一侧表面，且第i个待键合晶圆的第三介质层键合至第i-1个待键合晶圆的第二介质层远离第二衬底的一侧表面；其中，N为大于1的自然数，2≤i≤N。
本申请提供的多层晶圆键合方法，通过提供第一待键合晶圆和第一载片晶圆，将第一待键合晶圆和第一载片晶圆键合，并使第一待键合晶圆的第一介质层与第一载片晶圆的第一载片介质层接触，以使第一待键合晶圆与第一载片晶圆永久键合，相比于采用键合胶进行临时键合的方案，能够有效防止第一待键合晶圆与第一载片晶圆之间发生相对偏移，进而有效提高了多层晶圆的对准精度，且该永久键合受周围温度的影响较小；之后在第一衬底远离第一介质层的一侧表面形成第二介质层和第一键合垫，并将第一待键合晶圆的第二介质层与一底晶圆键合，以实现第一待键合晶圆的背面与底晶圆的正面键合；之后，去除第一载片晶圆以露出第一介质层，并将第一介质层与第三待键合晶圆键合，以将第三待键合晶圆与第一待键合晶圆的正面键合，从而实现各个晶圆之间正面对背面的键合，有效避免了晶圆正面对正面键合造成的布线复杂及产品复杂化，且在衬底背面进行PAD工艺时需要规避器件区域，使得O/I接口减少，以及对于需要减薄后保留较厚的硅衬底的产品，在其硅衬底的背面开PAD工艺较为困难的问题。
附图说明
图1为本申请第一实施例提供的多层晶圆键合方法的流程图；
图2为本申请一实施例提供的第一待键合晶圆的结构示意图；
图3为本申请一实施例提供的第一载片晶圆的结构示意图；
图4为本申请另一实施例提供的第一载片晶圆的结构示意图；
图5为本申请又一实施例提供的第一载片晶圆的结构示意图；
图6为图1中步骤S13所对应的产品结构示意图；
图7为图1中步骤S14所对应的产品结构示意图；
图8为图1中步骤S14的子流程图；
图9为图8中步骤S141所对应的产品结构示意图；
图10为图8中步骤S142所对应的产品结构示意图
图11为图8中步骤S143所对应的产品结构示意图；
图12为图1中步骤S15所对应的产品结构示意图；
图13为本申请一实施例提供的步骤S16所对应的产品结构示意图；
图14为本申请一实施例提供的第一待键合晶圆上形成第二键合垫的结构示意图；
图15a为图1中步骤S18所对应的产品结构示意图；
图15b为本申请一实施例提供的步骤S18的子流程图；
图16为本申请一实施例提供的第二载片晶圆与第二待键合晶圆键合之后的产品结构示意图；
图17为本申请一实施例提供的步骤S185所对应的产品结构示意图；
图18为本申请一实施例提供的步骤S186所对应的产品结构示意图；
图19为本申请第二实施例提供的多层晶圆键合方法的流程图；
图20为图19中步骤S23所对应的产品结构示意图；
图21为本申请第三实施例提供的多层晶圆键合方法的流程图；
图22为图21中步骤S37所对应的产品结构示意图；
图23为本申请一实施例提供的步骤S37的子流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请第一实施例提供的多层晶圆键合方法的流程图；在本实施例中，提供一种多层晶圆键合方法；具体的，在该实施例中，可以三层晶圆键合方法为例；该方法具体包括：
步骤S11：提供第一待键合晶圆。
其中，参见图2，图2为本申请一实施例提供的第一待键合晶圆的结构示意图；第一待键合晶圆10可以是半导体材料晶圆。第一待键合晶圆10具体可包括：第一衬底11、位于第一衬底11的一侧表面的第一介质层12、嵌设于第一介质层12中的第一金属层121。在具体实施例中，上述第一金属层121可为后段制程(BEOL)金属化层，例如，第一金属层121的材料可以为铝铜合金、铝、锗、铜中的至少一种，优选地，第一金属层121的材料为铜。
步骤S12：提供第一载片晶圆。
参见图3，图3为本申请一实施例提供的第一载片晶圆的结构示意图；第一载片晶圆20具体可包括第一载片衬底21及位于第一载片衬底21的一侧表面的第一载片介质层22。在具体实施例中，第一待键合晶圆10的第一衬底11和第一载片晶圆20的第一载片衬底21材质相同，具体可以为半导体衬底，比如，硅衬底、锗衬底等；第一介质层12和第一载片介质层22的材质也可相同，具体可为氧化硅。
在一具体实施例中，参见图4和图5，其中，图4为本申请另一实施例提供的第一载片晶圆的结构示意图；图5为本申请又一实施例提供的第一载片晶圆的结构示意图；具体的，在步骤S12之后还包括在第一载片晶圆20上打孔；具体的，可在第一载片晶圆20上打通孔，即，通孔从第一载片衬底21远离第一载片介质层22的一侧表面延伸至第一载片介质层22远离第一载片衬底21的一侧表面，具体可参见图4；这样在第一待键合晶圆10与第一载片晶圆20键合的过程中，能够使二者之间的空气从该通孔中排出，有助于二者完成键合；或者在第一载片晶圆20上打盲孔(参见图5)，以方便后续去除第一载片晶圆20。
步骤S13：将第一待键合晶圆与第一载片晶圆键合，且第一介质层与第一载片介质层接触。
具体的，经步骤S13处理之后的产品结构具体可参见图6，图6为图1中步骤S13所对应的产品结构示意图。在具体实施过程中，使第一待键合晶圆10的第一介质层12与第一载片晶圆20的第一载片介质层22接触并键合，以实现二者的永久键合；相比于采用临时键合胶进行临时键合的方案，避免了因临时键合胶较软而发生二者之间的位置偏移，能够大大提高第一待键合晶圆10与第一载片晶圆20之间的对准精度，从而提高第一待键合晶圆10与其他晶圆的对准精度，进而提高多层晶圆的对准精度；同时，该永久键合避免了边缘的临时键合胶对边缘的表面张力产生影响，比如，避免造成光刻胶涂覆时边缘光阻分布异常或者厚度异常等；另外，该实施例所实现的永久键合，其键合稳定性受周围温度的影响较小。
步骤S14：在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫，且第一键合垫与第一金属层电连接。
具体的，经步骤S14处理之后的产品结构可参见图7，图7为图1中步骤S14所对应的产品结构示意图。
在具体实施过程中，参见图8，图8为图1中步骤S14的子流程图；具体的，步骤S14具体包括：
步骤S141：对第一衬底远离第一介质层的一侧表面进行减薄处理。
具体的，参见图6和图9，图9为图8中步骤S141所对应的产品结构示意图；可采用湿法蚀刻、研磨、化学机械研磨等方法中的一种或几种方法的组合对第一衬底11进行减薄处理。第一衬底11减薄后的厚度可为0.5-300微米，比如，0.5微米、10微米、50微米、200微米等；当然，减薄后的第一衬底11的厚度也可小于0.5微米或者大于300微米，具体可根据生产的多层晶圆键合结构件的性能要求以及产品类型进行选择。
步骤S142：在第一衬底远离第一介质层的一侧表面形成硅通孔以将第一金属层引出第一衬底。
具体的，参见图10，图10为图8中步骤S142所对应的产品结构示意图；硅通孔111中填充有金属，比如，铜；且硅通孔111贯穿第一衬底11及部分第一介质层12以与第一金属层121电连接，并将第一金属层121引出第一衬底11远离第一介质层12的一侧表面；具体的，硅通孔111的具体制作方法可参见现有技术中TSV工艺进行制作，且可实现相同或相似的技术效果，在此不再赘述。
步骤S143：在第一衬底远离第一介质层的一侧表面形成第二介质层。
具体的，参见图11，图11为图8中步骤S143所对应的产品结构示意图；具体的，第二介质层14内嵌设有第二金属层141，第二金属层141与硅通孔111内填充的金属接触以与第一金属层121电连接。
步骤S144：在第二介质层远离第一介质层的一侧表面形成第一键合垫，且第一键合垫与第二金属层接触。
具体的，经步骤S144处理之后的产品具体可参见图7；具体的，在第二介质层14对应第二金属层141的位置制作第一键合孔，然后在第一键合孔中形成第一键合垫142，并通过第一键合孔暴露在第二介质层14远离第一介质层12的一侧表面。可以理解的是，第二金属层141通过第一键合垫142引出至第二介质层14远离第一衬底11的一侧表面，该第一键合垫142实质为第二金属层141的引出结构。同样可以理解的是，由于第一键合垫142与第二金属层141连接，第二金属层141与硅通孔111接触并通过硅通孔111与第一金属层121电连接，从而使得第一键合垫142能与第一金属层121电连接。其中，第一键合垫142的材料可为键合用导电材料，例如可为铜。
步骤S15：将第一待键合晶圆的第二介质层与一底晶圆键合。
具体的，经步骤S15处理之后的产品结构具体可参见图12，图12为图1中步骤S15所对应的产品结构示意图。
具体的，在一实施例中，底晶圆30的结构具体可参见图12，底晶圆30可包括衬底31、位于衬底31一侧表面上的介质层32、嵌设于介质层32中的金属层321以及键合垫322，其中，介质层32的远离衬底31的一侧表面设有键合孔，键合垫322设置于该键合孔内并通过键合孔暴露，且键合垫322与金属层321电连接。
在该实施例中，第一待键合晶圆10的第一介质层12背离第一衬底11的一侧主表面为正面(face)，第一待键合晶圆10的第二介质层14背离第一衬底11的一侧主表面为背面(back)；底晶圆30的介质层32背离衬底31的一侧主表面为正面(face)，底晶圆30的衬底31背离介质层32的一侧主表面为背面(back)。在具体实施过程中，底晶圆30的介质层32与第一待键合晶圆10的第二介质层14相对设置并在外力作用下，由晶圆的中部向边缘接合而完成键合，且第一待键合晶圆10上的第一键合垫142与底晶圆30上的键合垫322对准键合，即，第一待键合晶圆10上的第一键合垫142与底晶圆30上的键合垫322接触。可以理解的是，此时，第一待键合晶圆10的背面与底晶圆30的正面接触，且第一待键合晶圆10的正面和底晶圆30的正面均朝同一方向设置。
步骤S16：去除第一载片晶圆以露出第一介质层。
在一具体实施例中，经步骤S16处理之后的产品结构可参见图13；图13为本申请一实施例提供的步骤S16所对应的产品结构示意图；在具体实施过程中，可通过打磨的方式去除第一载片衬底21，比如，通过研磨或化学机械抛光技术去除第一载片衬底21，通过蚀刻的方式去除第一载片介质层22；当然，第一载片衬底21及第一载片介质层22均可通过打磨或者蚀刻的方式去除。
进一步地，在该实施例中，步骤S16之后具体还包括：
步骤S17：在第一介质层远离第一衬底的一侧表面形成第二键合垫，且第二键合垫与第一金属层电连接。
具体的，经步骤S17处理之后的产品结构可参见图14，图14为本申请一实施例提供的第一待键合晶圆上形成第二键合垫的结构示意图。
具体的，在第一介质层12远离第一衬底11的一侧表面制作第二键合孔，然后在第二键合孔中形成第二键合垫122，第二键合垫122通过第二键合孔暴露在第一介质层12远离第一衬底11的一侧表面。可以理解的是，第一金属层121通过第二键合垫122引出至第一介质层12远离第一衬底11的表面。
步骤S18：将第一介质层与第二待键合晶圆键合。
具体的，经步骤S18处理之后的产品结构可参见图15a，图15a为图1中步骤S18所对应的产品结构示意图；在该实施例中，参见图15b，图15b为本申请一实施例提供的步骤S18的子流程图；步骤S18具体可包括：
步骤S181：提供第二待键合晶圆。
步骤S182：提供第二载片晶圆。
步骤S183：将第二待键合晶圆与第二载片晶圆键合，且第三介质层与第二载片介质层接触。
具体的，参见图16，图16为本申请一实施例提供的第二载片晶圆与第二待键合晶圆键合之后的产品结构示意图；第二待键合晶圆40可包括第三衬底41、位于第三衬底41的一侧表面的第三介质层42以及嵌设于第三介质层42中的第三金属层421。
其中，第二载片晶圆70包括第二载片衬底71和位于第二载片衬底71的一侧表面上的第二载片介质层72。具体的，第二载片晶圆70的结构及材质可与第一载片晶圆20相同。
步骤S184：在第三衬底远离第三介质层的一侧表面形成第四介质层与第三键合垫，且第三键合垫与第三金属层电连接。
其中，参见图15a，第四介质层43靠近第三衬底41的一侧表面嵌设有第四金属层431，第四金属层431与第三金属层421电连接，且通过第三键合垫432引出至第四介质层43远离第三衬底41的一侧表面。
具体的，上述步骤S183至步骤S184的具体实施过程及对应的产品结构可参见上述步骤S13至步骤S14的具体实施过程及对应的产品结构，且可实现相同或相似的技术效果，在此不再赘述。
步骤S185：将第一待键合晶圆的第一介质层与第二待键合晶圆的第四介质层键合，并使第二键合垫和第三键合垫接触。
参见图17，图17为本申请一实施例提供的步骤S185所对应的产品结构示意图；具体的，将第二待键合晶圆40的第四介质层43和第一待键合晶圆10的第一介质层12相对设置并在外力作用下键合在一起，且第一待键合晶圆10上的第二键合垫122和第二待键合晶圆40上的第三键合垫432对准键合，即，第二键合垫122和第三键合垫432接触；可以理解的是，在该实施例中，第一待键合晶圆10、底晶圆30和第二待键合晶圆40的正面均朝向同一方向，实现了晶圆之间正面对背面的键合，相比于两个晶圆通过正面对正面的键合方法，有效避免了晶圆正面对正面键合造成的布线复杂及产品复杂化，且在衬底背面进行PAD工艺时需要规避器件区域，使得O/I接口减少，以及对于需要减薄后保留较厚的硅衬底的产品，在其硅衬底的背面开PAD工艺较为困难的问题。
步骤S186：去除第二载片晶圆以露出第三介质层。
具体的，上述步骤S186的具体实施过程可参见上述步骤S16的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
在一具体实施过程中，经步骤S186处理之后的产品结构可参见图18，图18为本申请一实施例提供的步骤S186所对应的产品结构示意图；在该实施例中，步骤S186之后还包括在第三介质层42远离第三衬底41的一侧表面形成焊垫422，且焊垫422与第三金属层421电连接，并将第三金属层421引出第三介质层42远离第三衬底41的一侧表面，以通过该焊垫422是键合得到的产品与外电路焊接；具体的，形成焊垫422之后的产品具体可参见图15a。
在另一具体实施例中，去除第二载片晶圆70之后的产品直接如图15a所示，在实施例中，焊垫422具体在步骤S183之前进行制作，即，在第二待键合晶圆40与第二载片晶圆70键合的步骤之前，在第三介质层42远离第三衬底41的一侧表面形成焊垫422，且焊垫422与第三金属层421电连接；且执行步骤S183时，进一步使第二载片介质层72将焊垫422覆盖；而在执行步骤S186之后直接露出焊垫422。其中，由于第二载片晶圆70与第二待键合晶圆40之间的键合是介质层对介质层的键合，并未采用临时键合胶，因此，能够有效避免第二待键合晶圆40与第二载片晶圆70键合的过程中对预先制作好的焊垫422造成污染；同时，在步骤S183之前制作焊垫422，不仅在第二载片晶圆70与第二待键合晶圆40解键合之后，能够直接进行下一个第二待键合晶圆40的键合，工艺流程简化，大大提高了键合效率；且相比于在步骤S186之后制作焊垫422的工艺，该过程无需携带前面所有堆叠的晶圆进行第二待键合晶圆40上焊垫422的制作，从而能够避免晶圆的温度、应力效应随着层数的增加而逐步增加的问题发生，进而避免出现因问题、应力效应的叠加而造成器件性能差异问题的发生。
具体的，上述焊垫422的制作方法可参见上述第二键合垫122的加工方法，在此不再赘述。
可以理解的是，之后可参照上述第二待键合晶圆40的键合方法在该第三介质层42上依次键合若干第二待键合晶圆40，以形成多层晶圆结构。
以下规定，上述第二待键合晶圆40的第三介质层42背离第三衬底41的一侧主表面为正面(face)，第二待键合晶圆40的第四介质层43背离第三介质层42的一侧主表面为背面(back)，键合之后的第一待键合晶圆10、底晶圆30和第二待键合晶圆40的正面朝向同一方向，即，相邻两个晶圆之间是通过背面对正面的键合，相比于正面对正面的键合，有效解决了晶圆正面对正面键合造成的布线复杂及产品复杂化，且在衬底背面进行PAD工艺时需要规避器件区域，使得O/I接口减少，以及对于需要减薄后保留较厚的硅衬底的产品，在其硅衬底的背面开PAD工艺较为困难的问题。
本实施例提供的多层晶圆键合方法，通过提供第一待键合晶圆10和第一载片晶圆20，将第一待键合晶圆10和第一载片晶圆20键合，并使第一待键合晶圆10的第一介质层12与第一载片晶圆20的第一载片介质层22接触，以使第一待键合晶圆10与第一载片晶圆20永久键合，相比于采用键合胶进行临时键合的方案，能够大大提高第一待键合晶圆10与第一载片晶圆20之间的对准精度，进而提高多层晶圆的对准精度。且该永久键合受周围环境温度的影响较小；之后在第一衬底11远离第一介质层12的一侧表面形成第二介质层14与第一键合垫142，并将第一待键合晶圆10的第二介质层14与一底晶圆30键合，同时使第一键合垫142与底晶圆30上的键合垫接触，以实现第一待键合晶圆10的背面与底晶圆30的正面键合；之后，去除第一载片晶圆20以露出第一介质层12，并将第一介质层12与第二待键合晶圆40键合，以将第二待键合晶圆40与第一待键合晶圆10的正面键合，从而实现各个晶圆之间的正面对背面的键合，有效避免了晶圆正面对正面键合造成的布线复杂及产品复杂化，且在衬底背面进行PAD工艺时需要规避器件区域，使得O/I接口减少，以及对于需要减薄后保留较厚的硅衬底的产品，在其硅衬底的背面开PAD工艺较为困难的问题。
请参阅图19，图19为本申请第二实施例提供的多层晶圆键合方法的流程图；在本实施例中，提供一种多层晶圆键合方法，该方法与上述第一实施例提供的多层晶圆键合方法不同的是，在第一待键合晶圆10与第一载片晶圆20键合之前制作第二键合垫122；相比于上述第一实施例在步骤S16之后制作第二键合垫122的方案，无需携带前面所有堆叠的晶圆进行第二待键合晶圆40上焊垫422的制作，从而能够避免晶圆的温度、应力效应随着层数的增加而逐步增加的问题发生，进而避免出现因问题、应力效应的叠加而造成器件性能差异问题的发生；同时，由于第一待键合晶圆10与第一载片晶圆20之间是介质层对介质层键合，没有使用临时键合胶，从而能够有效保证预先制作的第二键合垫122不会被临时键合胶污染。
具体的，该方法包括：
步骤S21：提供第一待键合晶圆。
步骤S22：提供第一载片晶圆。
具体的，第一待键合晶圆10和第一载片晶圆20的具体结构可参见上述相关文字描述，在此不再赘述。
步骤S23：在第一介质层远离第一衬底的一侧表面形成第二键合垫，且第二键合垫与第一金属层电连接。
具体的，该步骤S23的具体实施过程可参见步骤S17的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述；具体的，经步骤S23处理之后的产品结构可参见图20，图20为图19中步骤S23所对应的产品结构示意图。
步骤S24：将第一待键合晶圆与第一载片晶圆键合，且第一介质层与第一载片介质层接触。
步骤S25：在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫，且第一键合垫与第一金属层电连接。
步骤S26：将第一待键合晶圆的第二介质层与一底晶圆键合。
步骤S27：去除第一载片晶圆以露出第一介质层。
具体的，经步骤S27处理之后的产品结构可参见图14。该方法中，去除第一载片晶圆20后将第一介质层12和第二键合垫122暴露。
步骤S28：将第一介质层与第二待键合晶圆键合。
具体的，上述步骤S24至步骤S28的具体实施过程可参见上述第一实施例提供的多层晶圆键合方法中的步骤S13至步骤S18的具体实施过程，且可实现相同或相似的技术效果，具体可参见上述文字描述，在此不再赘述。
请参阅图21和图22，其中，图21为本申请第三实施例提供的多层晶圆键合方法的流程图，图22为图21中步骤S37所对应的产品结构示意图；在本实施例中，提供一种多层晶圆键合方法，具体提供一种N层晶圆键合方法，该方法具体包括：
步骤S31：提供一底晶圆。
其中，在一具体实施例中，底晶圆50具体可包括：第一衬底51、位于第一衬底51的一侧表面的第一介质层52、嵌设于第一介质层52中的第一金属层521以及第一键合垫522，其中，第一介质层52的远离第一衬底51的一侧表面设有第一键合孔，第一键合垫522形成于第一键合孔内并通过第一键合孔暴露。
步骤S32：提供N个待键合晶圆以及N个载片晶圆。
其中，待键合晶圆60具体可包括：第二衬底61、位于第二衬底61的一侧表面的第二介质层62以及嵌设于第二介质层62中的第二金属层621；载片晶圆具体可包括载片衬底以及载片介质层。
同样，在步骤S32提供载片晶圆之后，也可在载片晶圆上打通孔或盲孔，这样在后续待键合晶圆60与载片晶圆键合的过程中，能够使二者之间的空气从该通孔中排出，有助于二者完成键合，且方便后续去除载片晶圆；具体可参见上述在第一载片晶圆20上打孔的相关描述。
步骤S33：将N个待键合晶圆分别与N个载片晶圆键合，且第二介质层与载片介质层接触。
步骤S34：在N个待键合晶圆的第二衬底远离第二介质层的一侧表面形成第三介质层与第二键合垫，且第二键合垫与第二金属层电连接。
其中，第三介质层63靠近第二衬底61的一侧表面内嵌有第三金属层631，第三金属层631与第二金属层621电连接，且通过第二键合垫632从第三介质层63远离第二衬底61的一侧表面引出。
具体的，上述步骤S33至步骤S34的具体实施过程可参见上述第一实施例提供的多层晶圆键合方法中的步骤S13至步骤S14的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S35：将第一个待键合晶圆的第三介质层与底晶圆的第一介质层键合。
具体的，第一个待键合晶圆60具体是指N个待键合晶圆60中的其中一个与底晶圆50键合的晶圆；将第一个待键合晶圆60的第三介质层63和底晶圆50的第一介质层52相对设置并在外力作用下键合在一起，且底晶圆50上的第一键合垫522和第一个待键合晶圆60上的第二键合垫632对准键合，即，第一键合垫522和第二键合垫632接触；可以理解的是，在该实施例中，底晶圆50和第一个待键合晶圆60的正面均朝向同一方向。需要说明的是，在该实施例中，底晶圆50的第一介质层52背离第一衬底51的一侧主表面为正面(face)，底晶圆50的第一衬底51背离第一介质层52的一侧主表面为背面(back)；第一个待键合晶圆60的第二介质层62背离第二衬底61的一侧主表面为正面(face)，第一个待键合晶圆60的第三介质层63背离第二衬底61的一侧主表面为背面(back)。
步骤S36：去除第一个待键合晶圆的载片晶圆以露出第二介质层。
具体的，上述步骤S36的具体实施过程可参见上述步骤S16的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
进一步地，在一具体实施例中，步骤S36之后也包括在第二介质层62远离第二衬底61的一侧表面形成第三键合垫622，且第三键合垫622与第二金属层621电连接，以将第二金属层621引出第二介质层62远离第二衬底61的一侧表面，以备进行后续其它若干晶圆的键合。当然，在其他实施例中，第三键合垫622也可在步骤S33之前进行制作，具体效果可参见上述第二实施例提供的多层晶圆键合方法中的相应文字记载，在此不再赘述。
步骤S37：将其他N-1个待键合晶圆依次键合在第一个待键合晶圆的第二介质层远离第二衬底的一侧表面，且第i个待键合晶圆的第三介质层键合至第i-1个待键合晶圆的第二介质层远离第二衬底的一侧表面；其中，N为大于1的自然数，2≤i≤N。
在具体实施过程中，参见图23，图23为本申请一实施例提供的步骤S37的子流程图；具体的，步骤S37包括：
步骤S371：取i＝2。
步骤S372：将第i个待键合晶圆的第三介质层键合至第i-1个待键合晶圆的第二介质层远离第二衬底的一侧表面。
具体的，步骤S372的具体键合过程可参见上述步骤S18的具体键合过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S373：去除第i个载片晶圆以露出第i个待键合晶圆的第二介质层。
具体的，步骤S373的具体实施过程可参见上述步骤S16的具体实施过程，且可实现相同或相似的技术效果，在此不再赘述。
步骤S374：取i＝i+1。
可以理解的是，每执行至该步骤时，i值增加1。
步骤S375：判断i值是否等于N。
具体的，若i值等于N，即，已完成多层晶圆的键合，此时进入步骤S376；而若i值不等于N，则返回执行步骤S372，直至i值与N值相同。其中，N可为大于等于2的任意值，具体可根据实际工艺情况进行设定，本申请对此并不加以限制。
步骤S376：结束。
可以理解的是，当i值小于N时，在步骤S373之后进一步在第i个待键合晶圆60的第二介质层62远离第i个待键合晶圆60的第二衬底61的一侧表面形成第三键合垫622，且第三键合垫622与第二金属层621电连接。当然，在其他实施例中，第三键合垫622也可在第i个待键合晶圆60与第i个载片晶圆键合之前进行制作，具体效果可参见上述第二实施例提供的多层晶圆键合方法中的相应文字记载，在此不再赘述。而当i值等于N时，则进一步在第i个待键合晶圆60的第二介质层62远离第i个待键合晶圆60的第二衬底61的一侧表面形成焊垫623，具体的，该焊垫623也可在该第i个待键合晶圆60与第i个载片晶圆键合之前制作或者在步骤S373之后进行制作焊垫623；具体制作方法可参见现有技术中焊垫的制作方法，在此不再赘述。
具体的，经步骤S37处理之后的产品结构具体可参见图22；具体的，制作出第三键合垫622之后，相邻两个待键合晶圆60之间通过第三键合垫622和第二键合垫632键合在一起。
本实施例提供的多层晶圆键合方法，不仅能够实现多层晶圆的堆叠键合，且通过将待键合晶圆60的第二介质层61与载片晶圆的载片介质层直接键合，以实现二者的永久键合，相比于采用键合胶进行临时键合的方案，能够大大提高待键合晶圆60与载片晶圆之间的对准精度，进而提高多层晶圆的对准精度，且该永久键合受周围温度的影响较小；同时，采用载片晶圆能够实现两个晶圆背面对正面的键合，有效避免了晶圆正面对正面键合造成的布线复杂及产品复杂化，且在衬底背面进行PAD工艺时需要规避器件区域，使得O/I接口减少，以及对于需要减薄后保留较厚的硅衬底的产品，在其硅衬底的背面开PAD工艺较为困难的问题。
需要说明的是，本申请所涉及的第一待键合晶圆10、底晶圆30(50)、第二待键合晶圆40以及待键合晶圆60均为器件晶圆，即，第一待键合晶圆10、底晶圆30(50)、第二待键合晶圆40以及待键合晶圆60的衬底上可以形成有半导体器件、芯片电路、通孔或导电焊盘等电子器件，器件晶圆的器件结构可以包括公知的电容、电阻、电感、MOS晶体管、放大器或逻辑电路中的一个或者多个；当然，底晶圆30(50)也可以是空白晶圆；而本申请实施例中第一载片晶圆20、第二载片晶圆70及N个载片晶圆均为空白晶圆，即第一载片晶圆20、第二载片晶圆70及N个载片晶圆的衬底没有加工电子器件，或第一载片晶圆20、第二载片晶圆70及N个载片晶圆均为废弃晶圆。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种多层晶圆键合方法，其特征在于，包括：
提供第一待键合晶圆；所述第一待键合晶圆包括：第一衬底、位于所述第一衬底的一侧表面的第一介质层和嵌设于所述第一介质层中的第一金属层；
提供第一载片晶圆；所述第一载片晶圆包括：第一载片衬底及位于所述第一载片衬底的一侧表面的第一载片介质层；
将所述第一待键合晶圆与所述第一载片晶圆键合，且所述第一介质层与所述第一载片介质层接触；
在所述第一衬底远离所述第一介质层的一侧表面形成第二介质层与第一键合垫，且所述第一键合垫与所述第一金属层电连接；
将所述第一待键合晶圆的第二介质层与一底晶圆键合；
去除所述第一载片晶圆以露出所述第一介质层；以及
将所述第一介质层与第二待键合晶圆键合。
2.根据权利要求1所述的多层晶圆键合方法，其特征在于，所述去除所述第一载片晶圆以露出所述第一介质层之后，将所述第一介质层与第二待键合晶圆键合的步骤之前还包括：
在所述第一介质层远离所述第一衬底的一侧表面形成第二键合垫，且所述第二键合垫与所述第一金属层电连接。
3.根据权利要求1所述的多层晶圆键合方法，其特征在于，所述将所述第一待键合晶圆与第一载片晶圆键合的步骤之前，还包括：
在所述第一介质层远离所述第一衬底的一侧表面形成第二键合垫，且所述第二键合垫与所述第一金属层电连接；
所述将所述第一待键合晶圆与所述第一载片晶圆键合，且所述第一介质层与所述第一载片介质层接触的步骤包括：
所述第一载片介质层将所述第二键合垫覆盖；
所述去除所述第一载片晶圆以露出所述第一介质层的步骤具体包括：
去除所述第一载片晶圆以露出所述第二键合垫。
4.根据权利要求2或3所述的多层晶圆键合方法，其特征在于，所述去除所述第一载片晶圆以露出所述第一介质层的步骤具体包括：通过打磨的方式去除所述第一载片衬底，通过蚀刻的方式去除所述第一载片介质层。
5.根据权利要求2或3所述的多层晶圆键合方法，其特征在于，所述将所述第一介质层与第二待键合晶圆键合的步骤具体包括：
提供第二待键合晶圆；所述第二待键合晶圆包括：第三衬底、位于所述第三衬底的一侧表面的第三介质层以及嵌设于所述第三介质层中的第三金属层；
提供第二载片晶圆；所述第二载片晶圆包括：第二载片衬底及位于所述第二载片衬底的一侧表面的第二载片介质层；
将所述第二待键合晶圆与所述第二载片晶圆键合，且所述第三介质层与所述第二载片介质层接触；
在所述第三衬底远离所述第三介质层的一侧表面形成第四介质层与第三键合垫，且所述第三键合垫与所述第三金属层电连接；
将所述第一待键合晶圆的第一介质层与所述第二待键合晶圆的第四介质层键合，并使所述第二键合垫和所述第三键合垫接触。
6.根据权利要求5所述的多层晶圆键合方法，其特征在于，所述将所述第一待键合晶圆的第一介质层与所述第二待键合晶圆的第四介质层键合，并使所述第二键合垫和所述第三键合垫接触的步骤之后，还包括：
去除所述第二载片晶圆以露出所述第三介质层；
在所述第三介质层远离所述第三衬底的一侧表面形成焊垫，且所述焊垫与所述第三金属层电连接。
7.根据权利要求5所述的多层晶圆键合方法，其特征在于，所述将所述第二待键合晶圆与第二载片晶圆键合的步骤之前，还包括：
在所述第三介质层远离所述第三衬底的一侧表面形成焊垫，且所述焊垫与所述第三金属层电连接；
所述将所述第二待键合晶圆与所述第二载片晶圆键合，且所述第三介质层与所述第二载片介质层接触的步骤具体包括：
所述第二载片介质层将所述焊垫覆盖。
8.根据权利要求1所述的多层晶圆键合方法，其特征在于，将所述第一待键合晶圆与第一载片晶圆键合的步骤之前，还包括：在所述第一载片晶圆上打孔。
9.一种多层晶圆键合方法，其特征在于，包括：
提供一底晶圆，所述底晶圆包括：第一衬底、位于所述第一衬底的一侧表面的第一介质层、嵌设于所述第一介质层中的第一金属层以及第一键合垫，其中，所述第一介质层的远离所述第一衬底的一侧表面设有第一键合孔，所述第一键合垫形成于所述第一键合孔内并通过所述第一键合孔暴露；
提供N个待键合晶圆以及N个载片晶圆；其中，所述待键合晶圆包括：第二衬底、位于所述第二衬底的一侧表面的第二介质层以及嵌设于所述第二介质层中的第二金属层；所述载片晶圆包括：载片衬底以及载片介质层；
将N个所述待键合晶圆分别与N个所述载片晶圆键合，且所述第二介质层与所述载片介质层接触；
在N个所述待键合晶圆的所述第二衬底远离所述第二介质层的一侧表面形成第三介质层与第二键合垫，且所述第二键合垫与所述第二金属层电连接；
将第一个所述待键合晶圆的第三介质层与所述底晶圆的第一介质层键合；
去除所述第一个待键合晶圆的载片晶圆以露出所述第二介质层；以及
将其他N-1个所述待键合晶圆依次键合在所述第一个待键合晶圆的第二介质层远离所述第二衬底的一侧表面，且第i个所述待键合晶圆的第三介质层键合至第i-1个所述待键合晶圆的第二介质层远离所述第二衬底的一侧表面；其中，N为大于1的自然数，2≤i≤N。
10.根据权利要求9所述的多层晶圆键合方法，其特征在于，所述去除所述第一个待键合晶圆的载片晶圆以露出所述第二介质层的步骤之后，将其他N-1个所述待键合晶圆依次键合在所述第一个待键合晶圆的第二介质层远离所述第二衬底的一侧表面步骤之前还包括：
在所述第一个待键合晶圆的第二介质层远离所述第一个待键合晶圆的第二衬底的一侧表面形成第三键合垫，且所述第三键合垫与所述第三金属层电连接。
11.根据权利要求9所述的多层晶圆键合方法，其特征在于，所述将N个所述待键合晶圆分别与N个所述载片晶圆键合，且所述第二介质层与所述载片介质层接触的步骤之前，还包括：
在所述第二介质层远离所述第二衬底的一侧表面形成第三键合垫，且所述第三键合垫与所述第三金属层电连接；
所述将N个所述待键合晶圆分别与N个所述载片晶圆键合，且所述第二介质层与所述载片介质层接触的步骤具体包括：
所述载片介质层将所述第三键合垫覆盖；
所述去除所述第一个待键合晶圆的载片晶圆以露出所述第二介质层的步骤包括：
去除所述第一个待键合晶圆的载片晶圆以露出所述第三键合垫。
12.根据权利要求11所述的多层晶圆键合方法，其特征在于，在所述载片晶圆上打孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011052418.9A CN112201573B (zh) | 2020-09-29 | 2020-09-29 | 多层晶圆键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011052418.9A CN112201573B (zh) | 2020-09-29 | 2020-09-29 | 多层晶圆键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112201573A true CN112201573A (zh) | 2021-01-08 |
| CN112201573B CN112201573B (zh) | 2024-04-12 |
Family
ID=74007988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011052418.9A Active CN112201573B (zh) | 2020-09-29 | 2020-09-29 | 多层晶圆键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201573B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060030124A1 (en) * | 2004-08-05 | 2006-02-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
| CN101656217A (zh) * | 2008-08-18 | 2010-02-24 | 中芯国际集成电路制造(上海)有限公司 | 系统级封装的方法 |
| KR20150137970A (ko) * | 2014-05-30 | 2015-12-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 반도체 디바이스 제조 방법 |
| US20160013160A1 (en) * | 2014-07-11 | 2016-01-14 | Samsung Electronics Co., Ltd. | Wafer-to-wafer bonding structure |
| CN107359129A (zh) * | 2017-06-14 | 2017-11-17 | 武汉新芯集成电路制造有限公司 | 一种用于多层键合堆叠的键合结构制作方法和键合结构 |
| US20180040500A1 (en) * | 2015-03-11 | 2018-02-08 | Nv Bekaert Sa | Carrier for temporary bonded wafers |
| CN109166840A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN110189985A (zh) * | 2019-06-19 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
| WO2020047971A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN111276469A (zh) * | 2020-02-25 | 2020-06-12 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
| CN111463114A (zh) * | 2020-04-17 | 2020-07-28 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、芯片 |
-
2020
- 2020-09-29 CN CN202011052418.9A patent/CN112201573B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060030124A1 (en) * | 2004-08-05 | 2006-02-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
| CN101656217A (zh) * | 2008-08-18 | 2010-02-24 | 中芯国际集成电路制造(上海)有限公司 | 系统级封装的方法 |
| KR20150137970A (ko) * | 2014-05-30 | 2015-12-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 반도체 디바이스 제조 방법 |
| US20160013160A1 (en) * | 2014-07-11 | 2016-01-14 | Samsung Electronics Co., Ltd. | Wafer-to-wafer bonding structure |
| US20180040500A1 (en) * | 2015-03-11 | 2018-02-08 | Nv Bekaert Sa | Carrier for temporary bonded wafers |
| CN107359129A (zh) * | 2017-06-14 | 2017-11-17 | 武汉新芯集成电路制造有限公司 | 一种用于多层键合堆叠的键合结构制作方法和键合结构 |
| CN109166840A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| WO2020047971A1 (zh) * | 2018-09-04 | 2020-03-12 | 中芯集成电路（宁波）有限公司 | 晶圆级封装方法以及封装结构 |
| CN110189985A (zh) * | 2019-06-19 | 2019-08-30 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
| CN111276469A (zh) * | 2020-02-25 | 2020-06-12 | 武汉新芯集成电路制造有限公司 | 一种键合结构及其制造方法 |
| CN111463114A (zh) * | 2020-04-17 | 2020-07-28 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 林晓辉, 中国知网, 30 April 2008 (2008-04-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112201573B (zh) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5817541A (en) | Methods of fabricating an HDMI decal chip scale package | |
| CN103325703B (zh) | 在封装件形成期间探测芯片 | |
| US4984358A (en) | Method of assembling stacks of integrated circuit dies | |
| JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
| TWI231592B (en) | Semiconductor device, three-dimensionally mounted semiconductor device, and method of manufacturing semiconductor device | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US7183176B2 (en) | Method of forming through-wafer interconnects for vertical wafer level packaging | |
| US8198135B2 (en) | Method for producing flexible integrated circuits which may be provided contiguously | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| US20090316378A1 (en) | Wafer level edge stacking | |
| JPH10502493A (ja) | 三次元回路装置の製造方法 | |
| JP2002134658A (ja) | 半導体装置及びその製造方法 | |
| EP0593666A4 (en) | Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting | |
| JP2003501804A (ja) | 背面接触により電気コンポーネントを垂直に集積する方法 | |
| KR20070112699A (ko) | 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법 | |
| CN102217063A (zh) | 用于功率器件的晶片级别芯片级封装的半导体管芯结构、使用其的封装及系统、以及其制造方法 | |
| JP2001044357A (ja) | 半導体装置およびその製造方法 | |
| TW200818358A (en) | Manufacturing method of semiconductor device | |
| CN109192717A (zh) | 多晶圆堆叠结构及其形成方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| JP2002305282A (ja) | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 | |
| TW201131697A (en) | Substrate for electronic device stacked structure for electronic device electronic device and a method for manufacturing the same | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
| JP2002100727A (ja) | 半導体装置および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |