TWI527135B - A metal layer structure of a semiconductor device, a manufacturing method thereof, and a semiconductor device to which the semiconductor device is used - Google Patents

A metal layer structure of a semiconductor device, a manufacturing method thereof, and a semiconductor device to which the semiconductor device is used Download PDF

Info

Publication number
TWI527135B
TWI527135B TW101131180A TW101131180A TWI527135B TW I527135 B TWI527135 B TW I527135B TW 101131180 A TW101131180 A TW 101131180A TW 101131180 A TW101131180 A TW 101131180A TW I527135 B TWI527135 B TW I527135B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
semiconductor device
metal layer
bump
Prior art date
Application number
TW101131180A
Other languages
English (en)
Other versions
TW201330127A (zh
Inventor
Budong You
Original Assignee
Silergy Semiconductor Technology Hangzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silergy Semiconductor Technology Hangzhou Ltd filed Critical Silergy Semiconductor Technology Hangzhou Ltd
Publication of TW201330127A publication Critical patent/TW201330127A/zh
Application granted granted Critical
Publication of TWI527135B publication Critical patent/TWI527135B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置的金屬層結構、製造方法及應用其的半導體裝置
本發明關於一種集成半導體裝置，尤其關於一種半導體裝置的金屬層結構及其製造方法。
對於大電流的電源積體電路而言，如單片集成的電壓調節器等，可以採用凸塊連接的倒裝封裝方式來取代傳統的帶引線的壓焊封裝方式(wire bonding)。由於採用倒裝封裝結構的集成裝置具有非常低的外部連接電阻，所以，裝置內部連接結構的電阻就變得至關重要。要降低功率損耗獲得高的效率，則必須降低裝置內部連接結構的電阻。大多數的電源積體電路都是採用0.25um以上的現有的成熟的半導體製造程序來製造的。這些成熟的半導體製造程序採用鋁，包括鋁合金，如鋁銅，作為連接結構的主要金屬材料。由於厚的金屬層能夠減小金屬電阻，因此，為了降低連接結構的電阻，通常採用厚的鋁金屬層，比如厚度2um及以上的鋁金屬層，作為這樣的內部連接結構。一般，在這些成熟的製造程序的多層金屬層中，只有其中的最頂部的一層金屬層可以採用厚的鋁金屬層。
參見圖1a，所示為現有的一種採用凸塊結構的半導體裝置的金屬層結構。其包括晶片101，位於晶片之上的金屬焊墊102，第一隔離層103覆蓋所述晶片101的剩餘區域，第一隔離層103上的通孔103-1使所述金屬焊墊102 裸露；凸塊下金屬層(UBM)106沉積在通孔103-1處；凸塊(如焊錫球)設置在通孔103-1處的凸塊下金屬層UBM上，以將金屬焊墊102的電極性向外引出。可見，採用這種半導體裝置結構，只有所述金屬焊墊102所表示的一層金屬層；並且，每一凸塊107只允許在其正下方的單一的金屬焊墊102(電極)和一個通孔103-1；再者，凸塊107、通孔103-1和金屬焊墊102的尺寸通常情況下很大，而具有電極性的金屬焊墊102所表示的一層金屬層上的電極的佈局、大小和間距受正上方凸塊的限制；因此，這樣的半導體裝置金屬層結構，不同電極之間無法實現優化的低阻抗連接。
參考圖1b，所示為現有的另一種採用銅線路重布層(RDL)的半導體裝置的金屬層結構。其包括晶片101，位於晶片之上的金屬焊墊102，第一隔離層103覆蓋所述晶片101的剩餘區域，第一隔離層103上的通孔103-1使所述金屬焊墊102裸露；銅金屬層104位於所述第一隔離層103之上，並透過通孔103-1與所述金屬焊墊102實現電連接；第二隔離層105覆蓋所述銅金屬層104和第一隔離層103的剩餘區域，另一通孔105-1處作為新的金屬焊墊區域，以沉積凸塊。透過這種金屬層結構，銅金屬層103沿垂直方向A-A’透過第一隔離層103的通孔103-1與晶片上的原有金屬焊墊102接觸；而新的金屬焊墊區域105-1則沿另一垂直方向B-B’，以將金屬焊墊102的電極從另一方向引出，從而用於外部連接。可見，採用這種 半導體裝置的金屬層結構，可沉積凸塊的通孔105-1的正下方無法允許第一隔離層103上的通孔103-1的存在；與圖1a所示的實施例類似，通孔103-1和通孔105-1的尺寸和間距均較大，因此，這樣的帶有銅金屬層的半導體裝置的金屬層結構，同樣無法實現不同電極之間的優化的低阻抗內部連接。
可見，採用現有技術的半導體裝置的金屬層結構，均無法獲得低的內部連接阻抗。對大電流半導體裝置(如功率裝置)而言，這種缺陷將會更加顯著，功率損耗將會更大。
但是，對大多數的電源類積體電路而言，尤其對於含有單片集成功率裝置的積體電路，需要兩層較低電阻值的金屬層才能實現優化的內部連接結構。集成功率裝置通常包括成千上萬的裝置元胞，這些裝置元胞的電極透過金屬層連接在一起。功率裝置的每一裝置元胞都具有兩個功率電極，透過這兩個功率電極大電流流入或者流出所述功率裝置。例如，對於應用最廣泛的集成功率裝置MOSFET橫向雙擴散金屬氧化物半導體場效應電晶體而言，兩個功率電極分別為裝置的汲極和源極。如果該積體電路裝置的金屬層結構能夠包括兩層低電阻值的金屬層，並且所述兩層低電阻值的金屬層上的電極的佈局能夠保證所述低電阻值的金屬層與裝置元胞的兩個功率電極之間可以實現優化的直接連接，則可以降低裝置內部的總的連接電阻，從而能夠減小功率損耗。
一些先進的半導體製造程序，如線寬0.18um或者以下，透過複雜的大馬士革銅互聯線程序可以實現多個低阻值的銅金屬層。但是，對大多數線寬0.25um以上的成本較低的成熟的製造程序而言，大馬士革銅互聯線程序並不能在這些程序中使用。
有鑒於此，本發明的目的在於在現有的成熟的半導體製造程序中提供一種成本相對較小的可實現優化的低阻抗連接的具有兩層低阻值的金屬層的帶有凸塊的裝置內部連接結構。
依據本發明一實施例的一種半導體裝置的金屬層結構製造方法，包括以下步驟：在晶片上沉積第一導電層，所述第一導電層包括一組分離的第一導電子層，所述第一導電子層具有n種不同的電極性，n2；在所述第一導電層上沉積第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上沉積第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層透過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上沉積第二隔離 層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述每一第二通孔在多個所述第一通孔的正上方；在所述第二通孔處沉積一凸塊，以形成凸塊層，從而將所述n種不同的電極性引出。
較佳的，所述第二導電子層與多個所述第一導電子層的裸露的上表面連接。
較佳的，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。
較佳的，所述第一導電層為由濺射程序形成的厚鋁金屬層。
較佳的，所述第一導電層和所述晶片之間包括一層或者多層與所述第一導電層不同的金屬層。
較佳的，所述第一隔離層包括半導體裝置的鈍化保護層。
較佳的，所述第一隔離層還包括位於所述鈍化保護層之上的聚醯亞胺層。
較佳的，所述第二導電層為由電鍍程序形成的銅導電層。
較佳的，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。
依據本發明一實施例的一種半導體裝置的金屬層結構，包括：位於晶片之上的第一導電層，所述第一導電層包括一 組分離的第一導電子層，所述一組第一導電子層具有n種不同的電極性，n2；在所述第一導電層上的第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上的第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層透過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上的第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述第二通孔在多個所述第一通孔的正上方；位於所述第二通孔處的凸塊層，以將所述n種不同的電極性引出。
較佳的，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。
較佳的，所述第一導電層為由濺射程序形成的厚鋁金屬層。
進一步的，所述金屬層結構還包括位於所述第一導電層和所述晶片之間的一層或者多層與所述第一導電層不同的金屬層。
較佳的，所述第一隔離層包括半導體裝置的鈍化保護層。
較佳的，所述第一隔離層還包括位於所述鈍化保護層之上的聚醯亞胺層。
較佳的，所述第二導電層包括由電鍍程序形成的一銅金屬層。
較佳的，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。
依據本發明一實施例的一種半導體裝置，包括上述任一金屬層結構，以將所述半導體裝置的不同電極透過所述凸塊層向外引出。
較佳的，所述半導體裝置的金屬層結構中，相鄰的第二導電子層的邊緣呈彎折形狀以形成突出區域，所述突出區域透過所述第一通孔連接至相應的第一導電子層的突出區域。
依據本發明實施例的半導體裝置的金屬層結構及其連接方法，第二隔離層上的通孔直接在第一隔離層的多個通孔之上；並且，第一導電層上的多個不同電極性的第一導電子層在凸塊的正下方，從而低電阻值的第一導電層上的第一導電子層的佈局、大小和第一導電子層之間的間距不再受上方凸塊的限制，減小了大電流路徑的電阻值，降低了功率損耗。對集成功率裝置而言實現了非常小的內部連接電阻值，大大減小了功率損耗，提高了效率。
以下結合附圖對本發明的幾個較佳實施例進行詳細描 述，但本發明並不僅僅限於這些實施例。本發明涵蓋任何在本發明的精髓和範圍上做的替代、修改、等效方法以及方案。為了使公眾對本發明有徹底的瞭解，在以下本發明較佳實施例中詳細說明了具體的細節，而對本領域技術人員來說沒有這些細節的描述也可以完全理解本發明。
以下結合具體實施例詳細說明依據本發明的半導體裝置的金屬層結構的製造方法。
結合附圖2所示的依據本發明的一種半導體裝置的金屬層結構的製造方法的一較佳實施例的流程圖以及圖3a-圖3e所示的一種實現半導體裝置的金屬層製造方法的示意圖來詳細說明本發明。在該實施例中，為了方便圖示說明，僅僅示出了其中的一個金屬層結構單元，本領域技術人員可以得知，所述半導體裝置的金屬層結構包括多個所述金屬層結構單元。依據本發明的該實施例的金屬層結構的製造方法，包括以下步驟： S201：在晶片上沉積第一導電層；所述第一導電層包括一組分離的第一導電子層，所述第一導電子層具有n種不同的電極性，n2；S202：在所述第一導電層上沉積第一隔離層；所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；S203：在所述第一隔離層上沉積第二導電層；所述第二導電層包括一組分離的第二導電子層，所述第二導電子層透過所述第一通孔與極性相同的所述第一導 電子層的裸露的上表面連接；S204：在所述第二導電層和所述第一隔離層上沉積第二隔離層；所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露；S205：在所述第二通孔處沉積凸塊，以形成凸塊層，從而將所述n種不同的電極性引出。
透過圖2所示的各導電層和隔離層之間的連接方法，利用凸塊層實現與晶片上的電極的電性連接，從而將電極信號引出來進行外部電連接。
其中，在步驟S201中，第一導電層302可以為由濺射程序形成的金屬層，如厚鋁金屬層，或者為由不同屬性的多層金屬層疊加組成。所述第一導電層的厚度可以為3um；所述第一導電子層302-1根據所述第一通孔303-1的尺寸大小依次排列在所述晶片301上。例如，所述第一通孔303-1的尺寸為40um，其小於現有技術中如圖1a所採用的通孔尺寸(如採用直徑300um的錫球凸塊，圖1a所採用的通孔大約為240um)。這樣，所述第一導電層中兩個間隔的相同電極型的第一導電子層302-1之間的最大距離不超過50um，與上方凸塊的直徑大小無關。
在步驟S202中，所述第一通孔303-1的尺寸小於所述第一導電子層302-1的尺寸，以選擇性的將所述第一導電子層302-1的部分上表面裸露；所述第一隔離層303除去第一通孔303-1的區域外，完全覆蓋第一導電層302和 晶片301的剩餘的裸露區域。
所述第一隔離層303可以為半導體裝置的鈍化保護層，如可以為由CVD程序形成的保護層；所述保護層可以為二氧化矽或者磷矽酸玻璃或者氮化矽或者SOG或者其任意組合。
較佳的，所述第一隔離層303在所述鈍化保護層的基礎上，還可以包括一聚醯亞胺層幫助使第一導電層和鈍化保護層後形成後的不平整矽表面平坦化。此時，所述第一通孔303-1可以由兩部分組成，其中，第一部分為所述鈍化保護層上的第一隔離通孔，第二部分為所述聚醯亞胺層上的第二隔離通孔；所述第一隔離通孔和所述第二隔離通孔沿垂直方向對齊，並且，兩者的尺寸可以相同或者不相同，以共同形成所述第一通孔303-1。
第一隔離層303不僅能夠為第一導電層302和第二導電層304提供隔離；並且，可以為第二導電層304和凸塊層306提供機械支撐。所述聚醯亞胺層可以釋放由第二導電層304引起的應力。
另外，由聚醯亞胺層和鈍化保護層組成的第一隔離層可以幫助使矽表面平坦化，方便後續的第二導電層304的沉積。
其中，所述鈍化保護層可以由0.5um的磷矽酸玻璃和0.7um的氮化矽組成；所述聚醯亞胺層的厚度可以為5um。
在步驟S203中，所述第二導電層304的形成可以包 括以下步驟：在所述第一隔離層303上沉積凸塊下金屬層；在所述凸塊下金屬層上沉積一層光阻劑，使用掩模版，利用光刻蝕技術在光阻劑上蝕刻出一定圖案，暴露出部分的凸塊下金屬層；在沒有被所述光阻劑覆蓋的暴露的所述凸塊下金屬層上電鍍一層金屬層；移除剩餘的所述光阻劑；蝕刻無所述金屬層覆蓋的凸塊下金屬層部分，以形成不同的第二導電子層；所述凸塊下金屬層和所述金屬層一起作為所述第二導電層304。
其中，所述金屬層可以為由電鍍程序形成的銅金屬層；所述銅金屬層的厚度為10um。所述金屬層可以幫助使第一隔離層和第一通孔形成後的不平整矽表面平坦化，為後續建立在第一隔離層的多個通孔之上的凸塊層306的沉積提供可能。
所述第二導電層304完全覆蓋所述第一通孔302-1；所述第二導電子層304-1與多個同極性的所述第一導電子層302-1的裸露的上表面連接。
在步驟S204中，所述第二隔離層305為由鍍膜程序形成的聚醯亞胺層；所述第二隔離層305的厚度可以為10um。
在步驟S205中，所述凸塊層306可以為錫凸塊，銅 柱凸塊，或者金凸塊；其中錫凸塊的形成步驟可以為：在所述第二通孔區域植入焊錫；所述焊錫回流，凝固，從而形成焊錫球。
另外，在步驟S205之前，還可以包括，在所述第二隔離層305上沉積另一凸塊下金屬層和/或另一金屬層，作為黏附層、阻障層以及濕潤層，以提高凸塊連接的可靠性。
按照圖2和圖3a-圖3e所示的半導體裝置的金屬層製造方法的流程圖和示意圖，可以把第二隔離層305上的第二通孔305-1直接置於第一隔離層303的多個第一通孔303-1之上；以及，第一導電層302上的多個第一導電子層302-1置於凸塊306的正下方；透過這些連接關係和結構設置，從而實現了一種成本相對較小的具有兩層低阻值的導電層的連接結構，減小了傳遞大電流路徑的電阻，減小了功率損耗，提高了效率。
以下結合具體實施例詳細說明的依據本發明的一種半導體裝置的金屬層結構。
透過以上半導體裝置的金屬層結構製造方法，獲得了如圖3e所示的依據本發明的一種半導體裝置的金屬層結構。以下結合該實施例對依據本發明的半導體裝置的金屬層結構進行說明，所述金屬層結構包括：位於晶片301之上的第一導電層302，所述第一導電層具有一組分離的第一導電子層302-1，所述第一導電子層具有不小於兩種的不同的電極性。
位於所述第一導電層302之上的第一隔離層303，所述第一隔離層303具有一組第一通孔303-1，以選擇性的使所述第一導電子層302-1的部分上表面裸露；所述第一通孔的尺寸小於相應的第一導電子層302-1的尺寸；所述第一隔離層303除去第一通孔303-1的區域外，完全覆蓋第一導電層302和晶片301的剩餘的裸露區域。
位於所述第一隔離層303之上的第二導電層304，所述第二導電層304包括一組相互分離的第二導電子層304-1；所述第二導電層304完全覆蓋所述第一通孔302-1以與多個同極性的所述第一導電子層302-1的裸露的上表面連接，從而使所述第二導電子層304-1具有相應的不同的電極性。
位於所述第二導電層304和所述第一隔離層303的剩餘區域之上的第二隔離層305，所述第二隔離層305具有一組第二通孔305-1，以裸露所選擇的所述第二導電層304的部分上表面。
在所述第二通孔305-1處的一組凸塊，以形成位於所述第二隔離層304之上的凸塊層306，所述凸塊層306透過所述第二通孔305-1與所述第二導電層304進行電連接。
其中，所述第一導電層302可以為由濺射程序形成的金屬層，例如3um厚度的鋁金屬層；所述第一導電層302和晶片301之間還可以包括多層金屬層。
所述第一隔離層303可以為半導體裝置的鈍化保護 層，如可以為由CVD程序形成的保護層；所述保護層可以為二氧化矽或者磷矽酸玻璃或者氮化矽或者SOG或者其任意組合。
進一步的，所述第一隔離層303在所述鈍化保護層的基礎上，還可以包括一聚醯亞胺層。此時，所述第一通孔303-1可以由兩部分組成，其中，第一部分為所述鈍化保護層上的第一隔離通孔，第二部分為所述聚醯亞胺層上的第二隔離通孔；所述第一隔離通孔和所述第二隔離通孔沿垂直方向對齊，並且，兩者的尺寸可以相同或者不相同，以共同形成所述第一通孔303-1。
第一隔離層303不僅能夠為第一導電層302和第二導電層304提供隔離；並且，可以為第二導電層304和凸塊層306提供機械支撐。所述聚醯亞胺層可以釋放由第二導電層304引起的應力。
另外，由聚醯亞胺層和鈍化保護層組成的第一隔離層可以幫助使矽表面平坦化，方便後續的第二導電層304的沉積。
其中，所述鈍化保護層可以由0.5um的磷矽酸玻璃和0.7um的氮化矽組成；所述聚醯亞胺層的厚度可以為5um。
其中，不同電極性的所述第一導電子層302-1相互間隔分佈在所述第一導電層302上。如，第一通孔303-2的尺寸可以為40um，小於現有技術中的通常選擇的通孔尺寸；所述第一導電子層302-1可以間隔40um-50um排列在 第一導電層302上。
較佳的，所述第二導電層304可以包括由電鍍程序形成的銅金屬層和凸塊下金屬層，以實現凸塊層306的連接，並可以使矽表面平坦化，方便凸塊層306的沉積。
所述第二隔離層305可以為由鍍膜程序(coating)形成的聚醯亞胺層，厚度可以為10um。
較佳的，所述第二通孔305-1在多個所述第一通孔303-1的正上方；並且在不同電極性的多個第一導電子層302-1的正上方。
所述凸塊層306可以為銅柱凸塊或者錫凸塊或者金凸塊。
較佳的，在所述凸塊層306和所述第二隔離層305之間還包括另一凸塊下金屬層和/或金屬層，例如銅，以協助凸塊的形成，提高凸塊連接的可靠性。
採用圖3e所示的依據本發明的一實施例的半導體裝置的金屬層結構，第二隔離層305上的第二通孔305-1直接在第一隔離層303的多個第一通孔303-1之上；以及，第一導電層302上的多個不同電極性的第一導電子層302-1在相應的凸塊306的正下方。低電阻值的第一導電層上的不同電極性的第一導電子層的佈局、大小和間距不再受凸塊的限制，減小了大電流路徑的電阻值，降低了功率損耗。對集成功率裝置而言實現了非常小的連接電阻值。
以下結合一具體應用實施例來詳細說明採用本發明的一實施例的金屬層結構的半導體裝置。
參考圖4A和圖4B，所示為採用本發明的一實施例的金屬層結構的MOSFET橫向雙擴散金屬氧化物半導體場效應電晶體的結構示意圖以及其剖面示意圖。
半導體裝置即MOSFET電晶體包括第一金屬層結構401和第二金屬層結構402。第一金屬層結構401和第二金屬層結構402可以為依據本發明的一實施例的圖3e所示的金屬層結構或者其他依據本發明的金屬層結構。
為方便說明，在圖4a中，省略了第一隔離層和第二隔離層，僅示出了第一導電層和第二導電層；但是圖4b中，完整的示出了金屬層結構的所有組成部分。MOSFET橫向雙擴散金屬氧化物半導體場效應電晶體需要流過大電流的兩個電極分別為汲極A和源極B。第一金屬層結構401用於將汲極電極A引出，第二金屬層結構402用於將源極電極B引出。
在該實施例中，第一導電層上的第一導電子層的分佈方式為：
在第一金屬層結構401中，相互分離的一組第一導電子層401-1的電極性為汲極電極A；剩餘區域的第一導電子層401-2的電極性為源極電極B。
在第二金屬層結構402中，相互分離的一組第一導電子層402-1的電極性為源極電極B；剩餘區域的第一導電子層402-2的電極性為汲極電極A。
在該實施例中，第一隔離層上的第一通孔的分佈方式為：
在第一金屬層結構401中，第二導電子層401-4透過一組第一通孔401-3電性連接至電極性為汲極電極A的第一導電子層401-1。
在第二金屬層結構402中，第二導電子層402-4透過一組第一通孔402-3電性連接至電極性為源極電極B的第一導電子層402-1。
在該實施例中，為了方便將第二金屬層結構402中的汲極電極A引出，以及將第一金屬層結構401中的源極電極B引出，第一導電子層401-2與第一導電子層402-2間隔一定的距離a，兩者相鄰的區域設置為互補的彎折形狀。相應的，第二導電子層401-4和第二導電子層402-4也設置為彎折形狀，間隔為b。第一金屬層結構401中的第二導電層401-4中的突出區域透過第一通孔401-3-1與第二金屬層結構402中的第一導電子層402-2(汲極電極A)電性連接。第二金屬層結構402中的第二導電層402-4的突出區域透過第一通孔402-3-1與第一金屬層結構401中的第一導電子層401-2(源極電極B)電性連接。
參考圖4B所示的圖4A中所示的MOSFET電晶體沿軸線A-A’和軸線B-B’的剖面示意圖，所述MOSFET電晶體的金屬層結構如下：
位於晶片400A之上的第一導電層400B，所述第一導電層400B包括一組分離的具有不同電極性的第一導電子層，如第一金屬層結構401中的第一導電子層401-1和401-2，以及第二金屬層結構402中的第一導電子層402-1 和402-2。
位於所述第一導電層400B之上的第一隔離層400C，其上具有多個第一通孔，包括第一金屬層結構401中的第一通孔401-3和第二金屬層結構402中的第二通孔402-3，以選擇性的將第一導電子層的部分上表面裸露；除去第一通孔的剩餘第一隔離層區域完全覆蓋所述第一導電層和裸露的部分晶片區域的上表面。
位於所述第一隔離層400C之上的由一組不同電極性的第二導電子層組成的第二導電層400D；其包括第一金屬層結構401中的第一導電子層401-4和第二金屬層結構402中的第二導電子層402-4；所述第二導電層400D透過所述第一通孔與所述第一導電子層形成電性連接；第一通孔401-3-1將第一金屬層結構401中的第二導電子層401-4的突出區域與第二金屬層結構402中的第一導電子層402-2連接；第一通孔402-3-1將第二金屬層結構402中的第二導電子層402-4的突出區域與第一金屬層結構401中的第一導電子層401-2連接。
位於第二導電層400D之上的第二隔離層400E，其上具有第一金屬層結構401中的第二通孔401-5和第二金屬層結構402中的第二通孔402-5；除去第二通孔的剩餘的第二隔離層區域完全覆蓋所述第二導電層400D和裸露的第一隔離層400C的剩餘區域；較佳的，所述第二通孔在多個第一通孔的正上方；較佳的，所述第二通孔在多個不同電極性的第一導電 子層的正上方；位於第二通孔處的凸塊層400F，包括第一金屬層結構401中的凸塊401-6和第二金屬層結構402中的凸塊402-6，從而透過凸塊401-6將汲極電極A引出，透過凸塊402-6將源極電極B引出。
本領域技術人員可以輕易得知，第二導電子層的數目可以不限於本實施例中的兩個，凸塊的數目也相應的不限於本實施例中的兩個，兩者的數目可以根據實際需要優化設置。並且，第二導電子層的形狀可以為任何合適形式的形狀。
另外，在所述晶片400A和第一導電層400B之間還可以包括一層或者多層其他類型的金屬層；在第二導電層和凸塊層之間還可以包括一凸塊下金屬層；所述第二導電層可以包括一銅金屬層和一凸塊下金屬層。
在該實施例中，所述第一導電層400B呈矩形形狀，在第一金屬層結構401中，除去極性為汲極A的第一導電子層401-1，剩餘的第一導電層為極性為源極B的第二導電子層401-2；本領域技術人員根據本發明的教導，可以輕易得知，第一導電層可以為任何合適的形狀；第一導電子層的排布也可以為其他合適形式的方式。
透過圖4a和圖4b所示的採用依據本發明的金屬層結構的MOSFET半導體裝置，優化了低阻值的第一導電層上的汲極電極A和源極電極B的分佈，尤其是凸塊層下方的區域。這對具有大尺寸凸塊的大電流的集成功率裝置而言 是至關重要的，例如，凸塊的尺寸為300um。在現有的半導體裝置結構中，在第一導電層上只允許在凸塊下僅有一個電極，這意味著這些區域的功率裝置跟其他電極之間的連接不是低電阻值的連接結構。但是在本發明中，低電阻值的第一導電層上的不同電極性的第一導電子層的佈局、尺寸和間距不再受凸塊的限制；如第一通孔的尺寸為40um，小於現有技術中如圖1a的通孔尺寸，則電極在第一導電層上可以間隔40um-50um依次分佈，從而對集成功率裝置而言實現了非常小的電阻值。
綜上所述，依照本發明所揭示的半導體裝置的金屬層結構及其連接方法，在現有半導體製造程序的基礎上，提供了一種成本相對較小的具有兩層低阻值的導電層的連接結構，減小了大電流路徑的電阻值，降低了功率損耗。
以上對依據本發明的較佳實施例的半導體裝置的金屬層結構及其連接方法進行了詳盡描述，本領域普通技術人員據此可以推知其他技術或者結構以及電路佈局、元件等均可應用於所述實施例。
依照本發明的實施例如上文所述，這些實施例並沒有詳盡敍述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。
301‧‧‧晶片
302‧‧‧第一導電層
302-1‧‧‧電極
303‧‧‧第一隔離層
303-1‧‧‧第一通孔
304‧‧‧第二導電層
305‧‧‧第二隔離層
305-1‧‧‧第二通孔
306‧‧‧凸塊
圖1a所示為採用現有技術的一種半導體裝置的連接結構；圖1b所示為採用現有技術的另一種半導體裝置的連接結構；圖2所示為依據本發明的一種半導體裝置的金屬層製造方法的一較佳實施例的流程圖；圖3a-圖3e所示為圖2所示的依據本發明的半導體裝置的金屬層製造方法的各步驟的示意圖；圖4a所示為依據本發明的一種半導體裝置的一實施例的結構示意圖；圖4b所示為圖4a所示的依據本發明一實施例的半導體裝置的剖面示意圖；在下文中，相同的標號表示相同的部件。
晶片301；第一導電層302；電極302-1；第一隔離層303；第一通孔303-1；第二導電層304；第二隔離層305；第二通孔305-1；凸塊306。
301‧‧‧晶片
302‧‧‧第一導電層
302-1‧‧‧電極
303‧‧‧第一隔離層
303-1‧‧‧第一通孔
304‧‧‧第二導電層
305‧‧‧第二隔離層
305-1‧‧‧第二通孔
306‧‧‧凸塊

Claims (18)

  1. 一種半導體裝置的金屬層結構製造方法，其特徵在於，該方法包括：在晶片上沉積第一導電層，該第一導電層包括一組分離的第一導電子層，該第一導電子層具有n種不同的電極性，n2，該第一導電層呈矩形形狀，其中，分佈於該矩形形狀的區域中的相互分離的該第一導電子層具有第一電極性，分佈於剩餘的區域中的該第一導電子層具有第二電極性，並且其中，分佈於該剩餘的區域中的該第一導電子層完全圍繞分佈於該矩形形狀的區域中的相互分離的該第一導電子層並與分佈於該矩形形狀的區域中的相互分離的該第一導電子層分開；在該第一導電層上沉積第一隔離層，該第一隔離層具有一組第一通孔，以選擇性的將該第一導電子層的部分上表面裸露；在該第一隔離層上沉積第二導電層，該第二導電層包括一組分離的第二導電子層，該第二導電子層透過該第一通孔與極性相同的該第一導電子層的裸露的上表面連接；在該第二導電層和該第一隔離層上沉積第二隔離層，該第二隔離層具有一組第二通孔，以選擇性的將該第二導電子層的部分上表面裸露，該第二通孔在多個該第一通孔的正上方；以及在該第二通孔處沉積一凸塊，以形成凸塊層，從而將該n種不同的電極性引出。
  2. 根據申請專利範圍第1項所述的半導體裝置的金屬層結構製造方法，其中，該第二通孔在多個不同電極性的該第一導電子層的正上方。
  3. 根據申請專利範圍第1項所述的半導體裝置的金屬層結構製造方法，其中，該第一導電層為由濺射程序形成的厚鋁金屬層。
  4. 根據申請專利範圍第1項所述的半導體裝置的金屬層結構製造方法，其中，該第一導電層和該晶片之間包括一層或者多層與該第一導電層不同的金屬層。
  5. 根據申請專利範圍第1項所述的半導體裝置的金屬層結構製造方法，其中，該第一隔離層包括半導體裝置的鈍化保護層。
  6. 根據申請專利範圍第5項所述的半導體裝置的金屬層結構製造方法，其中，該第一隔離層還包括位於該鈍化保護層之上的聚醯亞胺層。
  7. 根據申請專利範圍第1項所述的半導體裝置的金屬層結構製造方法，其中，該第二導電層為由電鍍程序形成的銅導電層。
  8. 根據申請專利範圍第1項所述的半導體裝置的金屬層結構製造方法，其中，該凸塊為錫凸塊或者銅柱凸塊或者金凸塊。
  9. 一種半導體裝置的金屬層結構，其特徵在於，包括：位於晶片之上的第一導電層，所述第一導電層包括一 組分離的第一導電子層，該一組第一導電子層具有n種不同的電極性，n2，該第一導電層呈矩形形狀，其中，分佈於該矩形形狀的區域中的相互分離的該第一導電子層具有第一電極性，分佈於剩餘的區域中的該第一導電子層具有第二電極性，並且其中，分佈於該剩餘的區域中的該第一導電子層完全圍繞分佈於該矩形形狀的區域中的相互分離的該第一導電子層並與分佈於該矩形形狀的區域中的相互分離的該第一導電子層分開；在該第一導電層上的第一隔離層，該第一隔離層具有一組第一通孔，以選擇性的將該第一導電子層的部分上表面裸露；在該第一隔離層上的第二導電層，該第二導電層包括一組分離的第二導電子層，該第二導電子層透過該第一通孔與極性相同的該第一導電子層的裸露的上表面連接；在該第二導電層和該第一隔離層上的第二隔離層，該第二隔離層具有一組第二通孔，以選擇性的將該第二導電子層的部分上表面裸露，該第二通孔在多個該第一通孔的正上方；以及位於該第二通孔處的凸塊層，以將該n種不同的電極性引出。
  10. 根據申請專利範圍第9項所述的半導體裝置的金屬層結構，其中，該第二通孔在多個不同電極性的該第一導電子層的正上方。
  11. 根據申請專利範圍第9項所述的半導體裝置的金 屬層結構，其中，該第一導電層為由濺射程序形成的厚鋁金屬層。
  12. 根據申請專利範圍第9項所述的半導體裝置的金屬層結構，其中，還包括位於該第一導電層和該晶片之間的一層或者多層與該第一導電層不同的金屬層。
  13. 根據申請專利範圍第9項所述的半導體裝置的金屬層結構，其中，該第一隔離層包括半導體裝置的鈍化保護層。
  14. 根據申請專利範圍第13項所述的半導體裝置的金屬層結構，其中，該第一隔離層還包括位於該鈍化保護層之上的聚醯亞胺層。
  15. 根據申請專利範圍第9項所述的半導體裝置的金屬層結構，其中，該第二導電層包括由電鍍程序形成的一銅金屬層。
  16. 根據申請專利範圍第9項所述的半導體裝置的金屬層結構，其中，該凸塊為錫凸塊或者銅柱凸塊或者金凸塊。
  17. 一種半導體裝置，其特徵在於，包括如申請專利範圍第9-16項所述的任一金屬層結構，以將該半導體裝置的不同電極透過該凸塊層向外引出。
  18. 根據申請專利範圍第17項所述的半導體裝置，其中，相鄰的第二導電子層的邊緣呈彎折形狀以形成突出區域，所述突出區域透過所述第一通孔連接至相應的第一導電子層的突出區域。
TW101131180A 2012-01-13 2012-08-28 A metal layer structure of a semiconductor device, a manufacturing method thereof, and a semiconductor device to which the semiconductor device is used TWI527135B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210009879.7A CN102543717B (zh) 2012-01-13 2012-01-13 一种半导体器件

Publications (2)

Publication Number Publication Date
TW201330127A TW201330127A (zh) 2013-07-16
TWI527135B true TWI527135B (zh) 2016-03-21

Family

ID=46350298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131180A TWI527135B (zh) 2012-01-13 2012-08-28 A metal layer structure of a semiconductor device, a manufacturing method thereof, and a semiconductor device to which the semiconductor device is used

Country Status (2)

Country Link
CN (1) CN102543717B (zh)
TW (1) TWI527135B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397127B2 (en) * 2006-10-06 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding and probing pad structures
US7586132B2 (en) * 2007-06-06 2009-09-08 Micrel, Inc. Power FET with low on-resistance using merged metal layers
KR20090075347A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지
US8138616B2 (en) * 2008-07-07 2012-03-20 Mediatek Inc. Bond pad structure
CN201336308Y (zh) * 2009-01-16 2009-10-28 Bcd半导体制造有限公司 集成电路芯片结构

Also Published As

Publication number Publication date
CN102543717A (zh) 2012-07-04
CN102543717B (zh) 2014-03-12
TW201330127A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
US8937009B2 (en) Far back end of the line metallization method and structures
CN102376638B (zh) 集成电路元件的形成方法
TWI502667B (zh) 半導體元件的接合結構及半導體元件的製造方法
US8680676B1 (en) Semiconductor package with under bump metallization routing
TWI625835B (zh) 半導體裝置及其製作方法
US10269749B2 (en) Method of forming a semiconductor device with bump stop structure
TW201436155A (zh) 半導體裝置及其製造方法
US9893036B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI720233B (zh) 半導體裝置及其製造方法
US9768135B2 (en) Semiconductor device having conductive bump with improved reliability
TWI595612B (zh) 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
US20130087892A1 (en) Electrical Connection for Chip Scale Packaging
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
US8697566B2 (en) Bump structure and manufacturing method thereof
US20170186717A1 (en) Method and structure for wafer-level packaging
US20160247773A1 (en) Method for fabricating package structure
US20130285247A1 (en) Semiconductor device and production method of the same
TWI527135B (zh) A metal layer structure of a semiconductor device, a manufacturing method thereof, and a semiconductor device to which the semiconductor device is used
US9673125B2 (en) Interconnection structure
US9078373B1 (en) Integrated circuit structures having off-axis in-hole capacitor and methods of forming
CN105489581A (zh) 半导体结构及其制作方法
TWI830763B (zh) 晶片結構及其製造方法
JP2016219749A (ja) 半導体装置および半導体装置の製造方法
US9293429B2 (en) Electronic chip comprising connection pillars and manufacturing method
JP2000243771A (ja) 半導体素子