JP2757665B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2757665B2
JP2757665B2 JP8047792A JP8047792A JP2757665B2 JP 2757665 B2 JP2757665 B2 JP 2757665B2 JP 8047792 A JP8047792 A JP 8047792A JP 8047792 A JP8047792 A JP 8047792A JP 2757665 B2 JP2757665 B2 JP 2757665B2
Authority
JP
Japan
Prior art keywords
via hole
tungsten
semiconductor device
aluminum wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8047792A
Other languages
English (en)
Other versions
JPH05243320A (ja
Inventor
忠彦 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8047792A priority Critical patent/JP2757665B2/ja
Publication of JPH05243320A publication Critical patent/JPH05243320A/ja
Application granted granted Critical
Publication of JP2757665B2 publication Critical patent/JP2757665B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
エッチング法によってタングステンを埋設したビアホー
ルを有する半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置は益々微細化され、上
層アルミ配線と下層アルミ配線を接続するビアホールの
直径においてもその値が１μｍ近辺のものが設計される
ようになってきた。
【０００３】図５は、従来の半導体装置における上層ア
ルミ配線と下層アルミ配線を接続するビアホール付近の
構造を示す断面図である。図において、下層アルミ配線
６上を被覆する層間絶縁膜５の所定の場所にはビアホー
ル７が形成され、この上に形成される上層アルミ配線８
と下層アルミ配線６とは前記ビアホール７を介して接続
される。
【０００４】ここで最も問題となるのがアルミ配線層の
段差被覆性（ステップカバレッジ）であり、ビアホール
７内部において上層アルミ配線８の実効膜厚が著しく薄
くなってしまうことである。この現象は、ビアホールの
直径が１μｍ以下になると特に顕著となる。このように
アルミ配線の実効膜厚が薄くなると、この部分での断線
が生じ易くなり、信頼性上の重大な問題を引き起こす。
【０００５】そこで近年、ビアホール内に金属、例えば
タングステンを埋め込む技術が注目を集めている。図６
は、この技術を用いたビアホール付近の製造工程を示
す。ここではエッチバック法によるものを示す。まず、
図３（ａ）に示すように、下層アルミ配線６上を被覆す
る層間絶縁膜５の所定の場所に、リソグラフィ技術及び
反応性イオンエッチングによってビアホール７を形成
し、次に図６（ｂ）に示すように、全面にタングステン
膜９を成長させる。この後、タングステン膜９のエッチ
バックを行うと、図６（ｃ）に示すように目的とするビ
アホール７内にタングステン膜９が残り、他は除去され
る。この結果、ビアホール７内にタングステンが埋め込
まれてなるタングステンプラグ１０が形成される。この
後、図６（ｄ）に示すように、上層アルミ配線８をタン
グステンプラグ１０上に形成することにより、下層アル
ミ配線６と上層アルミ配線８とはタングステンプラグ１
０を介して電気的に接続され、上層アルミ配線層のの実
効膜厚が薄くなるというステッカバレッジの問題は生じ
ない。
【０００６】
【発明が解決しようとする課題】ところで、上記のよう
な半導体装置の入出力パッド部には、ボンディング径よ
り大きな大口径のビアホールが形成される。この理由は
以下に示す通りである。入出力パッド部に内部回路と同
一直径の小さなビアホールを形成した場合、アルミ配線
と層間絶縁膜とが交互に積層配置された構造となる。通
常、層間絶縁膜に用いられるシリコン酸化膜とアルミと
では力学的な強さ、例えば粘性が異なるため、そのよう
な構造の上から大きな力が加わるボンディングを行う
と、層間絶縁膜にひび割れを生じてしまう。このひび割
れから水分が半導体装置に侵入すれば、重大な信頼性上
の問題となる。従って、入出力パッド部では大口径のビ
アホールが必要となる。
【０００７】しかし、上記のようなタングステンを用い
たビアホールを有する従来の半導体装置では、入出力パ
ッド部に形成される大口径のビアホールのタングステン
が脱離してしまうという問題が生じる。この問題につい
て、図７を参照しながら説明する。
【０００８】図７において、下層アルミ配線６を被覆す
る層間絶縁膜５の所定の場所には大口径の下層側ビアホ
ール１１が形成されている。そして、その上にタングス
テン膜を形成してエッチバックプロセスを行うと、下層
側ビアホール１１のエッヂ部にのみタングステン膜が残
され、タングステンサイドウオール１２となる。この上
に上層アルミ配線８を形成し、さらに上記と同様に上層
側ビアホール１３及びタングステンサイドウオール１４
を形成することにより、三層以上の多層配線にも対応す
る構造となる。
【０００９】このような入出力パッド部において、従来
は下層側及び上層側ビアホール１１及び１３の端部は図
７に示すように同一垂直面上に揃えて配置されていたの
で、上層に行くに従って端部における段差が大きくなっ
ていた。この結果、この部分に残るタングステンサイド
ウオールの縦方向の長さは上層に行くに従って大きくな
る。
【００１０】通常、タングステン膜の内部には引張応力
が働いており、縦に長くなったタングステンはその応力
のため壁面から極めて脱離し易い状態となる。従って、
図７に示す上層側ビアホール１３は特に脱離し易くな
る。脱離したタングステンはウェハプロセスにおいてゴ
ミとなるので、この現象が起これば全て歩留りの低下に
直結する。
【００１１】
【発明の目的】そこで本発明は、入出力パッド部に設け
られたビアホール内のタングステンが脱離しない半導体
装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するため、三層以上の配線層が各々層間
絶縁膜を介して相互に絶縁されて形成され、且つ内部回
路部においては各配線層が実質的に前記層間絶縁膜に形
成されたビアホール内のタングステンを介して接続され
ている、入出力パッド部を備えた半導体装置において、
前記入出力パッド部に上下に重ねて形成された複数のビ
アホールがいずれもボンディング径よりも大きい内径を
有し、且つ前記複数のビアホールのうち一の配線層を介
して上下に隣合う上層側及び下層側ビアホールの各端部
が相互に所定の水平距離を置いて形成するようにした。
【００１３】前記所定の水平距離は０．４μｍ以上であ
るのが好ましい。また、前記複数のビアホールのうちの
一の配線層を介して上下に隣合う下層側及び上層側ビア
ホールは、上層側ビアホールの端部が下層側ビアホール
の端部よりも常に外側に形成されるのが好ましい。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は本発明の一実施例を示す平面図
である。パッド部引き出しアルミ配線２に接続された入
出力パッド部アルミ電極１の内側に下層側ビアホール３
及びそれより大口径の上層側ビアホール４が形成されて
いる。
【００１５】図２は、図１に示した入出力パッド部のビ
アホール端部付近を示す断面図である。図において、最
下層の第１のアルミ配線２１を被覆する層間絶縁膜２０
の所定の部分には大口径の下層側ビアホール３が形成さ
れ、その端部には前述した工程によってタングステンサ
イドウオール２４が形成されている。その上に第２のア
ルミ配線２２が形成され、さらにその上に下層側ビアホ
ール３よりも小さい口径の上層側ビアホール４が形成さ
れている。そして、上層側ビアホール４の端部にタング
ステンサイドウオール２５が形成され、その上に、図１
の入出力パッド部アルミ電極１に相当する第３のアルミ
配線２３が形成されている。
【００１６】図から分かる通り、下層側及び上層側ビア
ホール３及び４の各端部は互いに所定の水平距離を置い
て形成されているので、これらの端部に形成されるタン
グステンサイドウオール２４及び２５も互いに所定の水
平距離を置いて形成される。従って、上層側のタングス
テンサイドウオール２５も第２のアルミ配線２２の平坦
な領域上に形成されることになるので、縦方向に長くな
らず、タングステンの脱離等の問題が生じなくなる。
【００１７】図３は、下層側及び上層側ビアホールの各
端部間の水平距離とタングステンの脱離の発生頻度との
関係を調べた実験データを示す。この実験データから分
かるように、下層側及び上層側ビアホールの各端部間の
水平距離を０．４μｍ以上にとれば、タングステンの脱
離が生じなくなる。
【００１８】図４は、本発明の第二の実施例を示す。本
実施例では、上層側ビアホール４は下層側ビアホール３
より大きな内径を有する。すなわち、上層側ビアホール
４の端部は下層側ビアホール３の端部よりも常に外側に
位置するように形成される。このようにすると、いずれ
の配線層の対に挟まれた層間絶縁膜も、その下層に形成
されたビアホールの端部の段差上に掛からずに形成され
るので、内側の上層側ビアホールの端部における段差が
より強調されて大きくなってしまうという問題が生じな
い。
【００１９】すなわち、段差被覆性の良い層間絶縁膜を
用いた場合、下層側ビアホールの段差がならされる代わ
りに内側の上層側ビアホールが深くなり、配線層の断線
を招くとともにタングステンダイドウオールの脱離も生
じ易くなる。これに対して図４に示す構造とすると、層
間絶縁膜は下層のビアホールの段差上には形成されない
ので、内側の上層側ビアホールが深くならず、上記問題
も生じなくなる。
【００２０】
【発明の効果】以上説明したように本発明によれば、入
出力パッド部に設けられたビアホール内のタングステン
が脱離するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の入出力パッド部の一実施
例を示す平面図である。
【図２】本発明の一実施例を示す縦断面図である。
【図３】下層側ビアホールと上層側ビアホールの各端部
間の水平距離とタングステンさの脱離の頻度の関係を示
す図である。
【図４】本発明の他の実施例を示す縦断面図である。
【図５】タングステンを使用しない従来のビアホールの
構造を示す縦断面図である。
【図６】タングステンを使用した従来のビアホールの製
造方法を示す工程図である。
【図７】タングステンを使用した従来の入出力パッド部
のビアホールの構造を示す縦断面図である。
【符号の説明】
１ 入出力パッド部アルミ電極 ２ パッド部引き出しアルミ配線 ３ 上層側ビアホール ４ 下層側ビアホール ５，２０ 層間絶縁膜 ６ 下層アルミ配線 ７ ビアホール ８ 上層アルミ配線 ９ タングステン膜 １０ タングステンプラグ １１，２６ 下層側ビアホール １２，１４，２４，２５ タングステンサイドウオー
ル １３，２７ 上層側ビアホール ２１ 第１のアルミ配線 ２２ 第２のアルミ配線 １３ 第３のアルミ配線

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 三層以上の配線層が各々層間絶縁膜を介
    して相互に絶縁されて形成され、且つ内部回路部におい
    ては各配線層が実質的に前記層間絶縁膜に形成されたビ
    アホール内のタングステンを介して接続されている、入
    出力パッド部を備えた半導体装置において、前記入出力
    パッド部に上下に重ねて形成された複数のビアホールが
    いずれもボンディング径よりも大きい内径を有し、且つ
    前記複数のビアホールのうち一の配線層を介して上下に
    隣合う上層側及び下層側ビアホールの各端部が相互に所
    定の水平距離を置いて形成されていることを特徴とする
    半導体装置。
  2. 【請求項２】 前記所定の水平距離は０．４μｍ以上で
    ある、請求項１に記載の半導体装置。
JP8047792A 1992-03-02 1992-03-02 半導体装置 Expired - Lifetime JP2757665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8047792A JP2757665B2 (ja) 1992-03-02 1992-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8047792A JP2757665B2 (ja) 1992-03-02 1992-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH05243320A JPH05243320A (ja) 1993-09-21
JP2757665B2 true JP2757665B2 (ja) 1998-05-25

Family

ID=13719357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8047792A Expired - Lifetime JP2757665B2 (ja) 1992-03-02 1992-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2757665B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JP2000223527A (ja) 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP5411434B2 (ja) * 2008-02-22 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置とその製造方法

Also Published As

Publication number Publication date
JPH05243320A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
US11183421B2 (en) Interconnection structure of metal lines, method of fabricating the same and semiconductor device
JP4414131B2 (ja) 半導体装置のボンディングパッド構造とその製造法
US20050170626A1 (en) Semiconductor device and method for fabricating the device
JP4215495B2 (ja) 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板
KR102423309B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
JP4854143B2 (ja) 半導体素子のボンディングパッド及びその製造方法
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
JPH11154679A (ja) 半導体装置
JP2964999B2 (ja) 半導体装置及びその製造方法
JP2757665B2 (ja) 半導体装置
JPH063804B2 (ja) 半導体装置製造方法
JPH1197525A (ja) 半導体装置およびその製造方法
JP2002353303A (ja) 半導体装置およびその製造方法
JP4021376B2 (ja) パッド構造
JP2000003961A (ja) 集積回路およびその製造方法
JP2001024056A (ja) 半導体装置の多層配線装置及びその製造方法
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
JP2003068742A (ja) 半導体素子及びその製造方法
JP2002353304A (ja) 半導体装置、及びその製造方法
JPH1197530A (ja) 半導体装置およびその製造方法
JPS61184847A (ja) 多層配線構造
JP2007227970A (ja) 半導体装置及びその製造方法
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
KR101037420B1 (ko) 반도체 소자의 형성 방법
JP2003017565A (ja) 半導体素子の層間絶縁膜形成方法