JPS61184847A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPS61184847A JPS61184847A JP2473585A JP2473585A JPS61184847A JP S61184847 A JPS61184847 A JP S61184847A JP 2473585 A JP2473585 A JP 2473585A JP 2473585 A JP2473585 A JP 2473585A JP S61184847 A JPS61184847 A JP S61184847A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- becomes
- interlayer insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多層配線構造に関するものである。
（従来技術とその問題点）
半導体集積回路装置において、素子の高密度化を目的と
して多層配線構造が良く用いられる。多層配線構造で重
要な点のひとつに、層間絶縁膜表面の平坦度がある。第
１層金属配線の凸凹を層間絶縁膜が十分平坦化できない
と、第２層金属配線の段切れなどが発生し、素子の微細
化、高密度化ができない。
して多層配線構造が良く用いられる。多層配線構造で重
要な点のひとつに、層間絶縁膜表面の平坦度がある。第
１層金属配線の凸凹を層間絶縁膜が十分平坦化できない
と、第２層金属配線の段切れなどが発生し、素子の微細
化、高密度化ができない。
従来、１層目の金属配線の凸凹をなくすために、例えば
層間絶縁膜形成前又は後にシリカガラスを塗布し、平坦
化する方法がある。しかし、この方配線間隔が２μｍ以
下になると、シリカガラスが十分配線間に塗布できず、
平坦化が不十分になる。
層間絶縁膜形成前又は後にシリカガラスを塗布し、平坦
化する方法がある。しかし、この方配線間隔が２μｍ以
下になると、シリカガラスが十分配線間に塗布できず、
平坦化が不十分になる。
また、他の平坦化法として、層間絶縁膜形成後。
ポリイミド系樹脂や、ホトレジスト等の有機樹脂膜を塗
布し、全面をＲＩ Ｅ （Ｒｉａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈ）を行なうエッチバック法がある。しかし、こ
の方法は几ＩＥでの不手際が素子特性を悪化させる場合
がある。また配線間隔の大きさによって、平坦化される
度合が異なシ十分平坦化できない。
布し、全面をＲＩ Ｅ （Ｒｉａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈ）を行なうエッチバック法がある。しかし、こ
の方法は几ＩＥでの不手際が素子特性を悪化させる場合
がある。また配線間隔の大きさによって、平坦化される
度合が異なシ十分平坦化できない。
（発明の目的）
本発明の目的は多層配線の層間絶縁膜の平坦化で生じる
前記問題点を解決し、容易に且つ層間絶縁膜の平坦度が
良好な多層配線構造を得ることにある。
前記問題点を解決し、容易に且つ層間絶縁膜の平坦度が
良好な多層配線構造を得ることにある。
（発明の構成）
本発明によると基板上に下地絶＆Ｍｔ−介して第１層の
金属配嶽を有し、この上に低圧ＣＶＤ法又はプラズマ励
起ＣＶＤ法で形成された層間絶縁膜を介して第２層の金
属配線を有した多層配線構造において、前記層間絶縁膜
の厚さが第１層金属配線間隔の１／２〜１倍であること
を特徴とする多層配線構造が得られる。
金属配嶽を有し、この上に低圧ＣＶＤ法又はプラズマ励
起ＣＶＤ法で形成された層間絶縁膜を介して第２層の金
属配線を有した多層配線構造において、前記層間絶縁膜
の厚さが第１層金属配線間隔の１／２〜１倍であること
を特徴とする多層配線構造が得られる。
（実施例）
次に本発明の実施例を図を用いて説明する。第１図〜第
７図線本発明を説明する図で、第１図に示されるように
第１金属配線例えばアルミニウム３の間隔が層間絶縁膜
４の厚さよシ十分広い場合、アルミニウム配線３間に凹
部７ができる。アルミれは凹部７で発生しないが平坦性
が得られず不都合である。第２図に示されるように層間
絶縁膜４を生じる。この第１図、第２図の場合層間絶縁
膜４の厚さは第１層アルミニウム配線３の間隔の１／２
以下である。一方２層間絶縁膜４の庫さが第１層アルミ
ニウム配憑３の間隔の１／２以上になると、第３図に示
すように凹部７がほとんどなたとき、＆間膜４の厚さが
厚くなるほど凹部７は力が大きくな多層間膜にクラック
が発生したシ、また第２層アルミニウム配線と第１層ア
ルミニウム配線３つ雇ぐスルーホールコンタクトの深さ
が深くなシ、コンタクト部で第２層アルミニ９ム配線の
段切れが生じる。従って、層間絶＆換４．は凹部を埋め
るのに十分でる）、且つ、スルーホールコンタクト部で
の第２層アルミニウム配線の段切れを生じない膜厚であ
ることが必要である。
７図線本発明を説明する図で、第１図に示されるように
第１金属配線例えばアルミニウム３の間隔が層間絶縁膜
４の厚さよシ十分広い場合、アルミニウム配線３間に凹
部７ができる。アルミれは凹部７で発生しないが平坦性
が得られず不都合である。第２図に示されるように層間
絶縁膜４を生じる。この第１図、第２図の場合層間絶縁
膜４の厚さは第１層アルミニウム配線３の間隔の１／２
以下である。一方２層間絶縁膜４の庫さが第１層アルミ
ニウム配憑３の間隔の１／２以上になると、第３図に示
すように凹部７がほとんどなたとき、＆間膜４の厚さが
厚くなるほど凹部７は力が大きくな多層間膜にクラック
が発生したシ、また第２層アルミニウム配線と第１層ア
ルミニウム配線３つ雇ぐスルーホールコンタクトの深さ
が深くなシ、コンタクト部で第２層アルミニ９ム配線の
段切れが生じる。従って、層間絶＆換４．は凹部を埋め
るのに十分でる）、且つ、スルーホールコンタクト部で
の第２層アルミニウム配線の段切れを生じない膜厚であ
ることが必要である。
従って層間絶縁膜４の厚さを第１層アルミニウム配線間
隔の１／２〜１倍にすることが適当である。また、層間
絶縁膜４として常圧ＣＶＤ法で形成した酸化膜やＰ２Ｏ
膜を用いると、第１層アルミニウム配線段部で膜が異常
成長し、オーバーハング形状となるため゛好ましくない
。層間絶縁膜４にはステップカバレッジのよい低圧ＣＶ
Ｄ法又はプラズマ励起ＣＶＤ法で形成した窒化膜又は酸
化膜等を用いることが必要である。
隔の１／２〜１倍にすることが適当である。また、層間
絶縁膜４として常圧ＣＶＤ法で形成した酸化膜やＰ２Ｏ
膜を用いると、第１層アルミニウム配線段部で膜が異常
成長し、オーバーハング形状となるため゛好ましくない
。層間絶縁膜４にはステップカバレッジのよい低圧ＣＶ
Ｄ法又はプラズマ励起ＣＶＤ法で形成した窒化膜又は酸
化膜等を用いることが必要である。
また第１層アルミニウム配線３の間隔が第５図のように
広い場合には 第６図のように第１層アルミニウム配線
３の間に擬似（ダミー）配線５を設けることによシ、実
効的な配線間隔を狭くして、い多層配線構造を得ること
ができる。また、パタはよい。
広い場合には 第６図のように第１層アルミニウム配線
３の間に擬似（ダミー）配線５を設けることによシ、実
効的な配線間隔を狭くして、い多層配線構造を得ること
ができる。また、パタはよい。
（発明の効果）
本発明は挙轟→配線段切れが発生せず、高歩留、高信頼
度の多層配線構造を得ることができる。
度の多層配線構造を得ることができる。
特に第１金属配線間隔が２μｍ以下の微細多層配線構造
で効果がある。
で効果がある。
第１〜第７図は本発明を説明する断面図であシ、第８図
は平面図を示す。 １・・・・・・シリコン基板、２・・・・・・下地絶縁
膜、３・・・・・・第１層の金属配線、４・・・・・・
層間絶縁膜、５・・・・・・擬似（ダミー）配線、６・
・・・・・第２層の金属配線。 代理人 弁理士 内 原 晋、・′−・’７：７
Ｍ；”＋ｊ、〜 叉 べ
は平面図を示す。 １・・・・・・シリコン基板、２・・・・・・下地絶縁
膜、３・・・・・・第１層の金属配線、４・・・・・・
層間絶縁膜、５・・・・・・擬似（ダミー）配線、６・
・・・・・第２層の金属配線。 代理人 弁理士 内 原 晋、・′−・’７：７
Ｍ；”＋ｊ、〜 叉 べ
Claims (2)
- （１）基板上に下地絶縁膜を介して第１層の金属配線を
有し、この上に低圧ＣＶＤ法又はプラズマ励起ＣＶＤ法
で形成された層間絶縁膜を介して第２層の金属配線を有
した多層配線構造において、前記層間絶縁膜の厚さが第
１層金属配線間隔の１／２〜１倍であることを特徴とす
る多層配線構造。 - （２）第１層の金属配線間に配線間隔が層間絶縁膜厚の
２〜１倍になるように設けられた擬似配線を有すること
を特徴とする特許請求の範囲第（１）項記載の多層配線
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2473585A JPS61184847A (ja) | 1985-02-12 | 1985-02-12 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2473585A JPS61184847A (ja) | 1985-02-12 | 1985-02-12 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184847A true JPS61184847A (ja) | 1986-08-18 |
Family
ID=12146404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2473585A Pending JPS61184847A (ja) | 1985-02-12 | 1985-02-12 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184847A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410425A (ja) * | 1990-04-26 | 1992-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08241969A (ja) * | 1996-03-21 | 1996-09-17 | Hitachi Ltd | 半導体集積回路装置 |
| US6127255A (en) * | 1989-03-20 | 2000-10-03 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| JP2006294765A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 固体撮像装置及びその製造方法 |
-
1985
- 1985-02-12 JP JP2473585A patent/JPS61184847A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127255A (en) * | 1989-03-20 | 2000-10-03 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| US6169324B1 (en) | 1989-03-20 | 2001-01-02 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| US6548847B2 (en) | 1989-03-20 | 2003-04-15 | Hitachi, Ltd. | Semiconductor integrated circuit device having a first wiring strip exposed through a connecting hole, a transition-metal film in the connecting hole and an aluminum wiring strip thereover, and a transition-metal nitride film between the aluminum wiring strip and the transition-metal film |
| US6894334B2 (en) | 1989-03-20 | 2005-05-17 | Hitachi, Ltd. | Semiconductor integrated circuit device, process for fabricating the same, and apparatus for fabricating the same |
| JPH0410425A (ja) * | 1990-04-26 | 1992-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08241969A (ja) * | 1996-03-21 | 1996-09-17 | Hitachi Ltd | 半導体集積回路装置 |
| JP2006294765A (ja) * | 2005-04-08 | 2006-10-26 | Sony Corp | 固体撮像装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051882A (en) | Subtractive dual damascene semiconductor device | |
| JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
| JP2000150521A (ja) | 集積回路 | |
| KR20030047075A (ko) | 반도체 소자의 듀얼 다마신 구조 형성방법 | |
| JP2972484B2 (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS61184847A (ja) | 多層配線構造 | |
| US6156660A (en) | Method of planarization using dummy leads | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| CN1434510A (zh) | 半导体器件及其制造方法 | |
| JP3299486B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| KR100521436B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH01248537A (ja) | 半導体集積回路 | |
| JP2757665B2 (ja) | 半導体装置 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JP2004235586A (ja) | 半導体装置 | |
| KR20010086025A (ko) | 티타늄 나이트라이드와 고밀도 플라즈마 산화막 사이의인터레이어 | |
| JP2006179542A (ja) | 半導体装置 | |
| KR100702120B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그의 형성 방법 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPS62181436A (ja) | 半導体装置 | |
| US10217644B2 (en) | Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures |