JP2972484B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2972484B2 JP2972484B2 JP5107805A JP10780593A JP2972484B2 JP 2972484 B2 JP2972484 B2 JP 2972484B2 JP 5107805 A JP5107805 A JP 5107805A JP 10780593 A JP10780593 A JP 10780593A JP 2972484 B2 JP2972484 B2 JP 2972484B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- forming
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に埋め込み配線を有する半導体装置の製造方法
に関する。
関し、特に埋め込み配線を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】半導体装置の製造方法の一つとして化学
機械研磨法による表面平坦化技術がセミコンダクター・
テクノロジィ・シンポジウム・プロシーディング（Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｓｙ
ｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ）１９９１年、
第２９６頁又はプロシーディング・ブイ・エル・エス・
アイ・マルチレベル・インターコネクト・カンファレン
ス（Ｐｒｏｃｅｅｄｉｎｇ ＶＬＳＩ Ｍｕｌｔｉｌｅ
ｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｃｏｎｆｅｒｅｎ
ｃｅ）１９９１年、第５７頁に記載されている。
機械研磨法による表面平坦化技術がセミコンダクター・
テクノロジィ・シンポジウム・プロシーディング（Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ Ｓｙ
ｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ）１９９１年、
第２９６頁又はプロシーディング・ブイ・エル・エス・
アイ・マルチレベル・インターコネクト・カンファレン
ス（Ｐｒｏｃｅｅｄｉｎｇ ＶＬＳＩ Ｍｕｌｔｉｌｅ
ｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｃｏｎｆｅｒｅｎ
ｃｅ）１９９１年、第５７頁に記載されている。
【０００３】以下、従来の半導体装置の製造方法を工程
順に説明する。
順に説明する。
【０００４】まず、半導体基板の上に形成した絶縁膜の
上にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）膜を０．７μｍの厚さに成膜して
パターニングし、ボンディングパッド形成用の開口部お
よび配線形成用の溝を形成する。
上にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）膜を０．７μｍの厚さに成膜して
パターニングし、ボンディングパッド形成用の開口部お
よび配線形成用の溝を形成する。
【０００５】次に、開口部および溝を含む表面に高温ス
パッタ法によりＳｉおよびＣｕを含むＡｌ膜（以下Ａｌ
ＳｉＣｕ膜と記す）を１μｍの厚さに堆積して開口部お
よび溝内に充填する。
パッタ法によりＳｉおよびＣｕを含むＡｌ膜（以下Ａｌ
ＳｉＣｕ膜と記す）を１μｍの厚さに堆積して開口部お
よび溝内に充填する。
【０００６】次に、ＡｌＳｉＣｕ膜およびＢＰＳＧ膜の
上部を化学機械研磨法でＢＰＳＧ膜の厚さが０．５μｍ
程度の厚さになるまで研磨した後、全面にプラズマＣＶ
Ｄ法により窒化シリコン膜を１．５μｍの厚さに堆積し
てパターニングし、ボンディングパッド部および埋込配
線を形成する。
上部を化学機械研磨法でＢＰＳＧ膜の厚さが０．５μｍ
程度の厚さになるまで研磨した後、全面にプラズマＣＶ
Ｄ法により窒化シリコン膜を１．５μｍの厚さに堆積し
てパターニングし、ボンディングパッド部および埋込配
線を形成する。
【０００７】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、幅の広い配線やボンディングパッド部
のように広い面積の開口部に充填された金属膜が化学機
械研磨による溝や開口部の中央部で過剰に研削されて薄
くなったり、あるいは消失したりして配線の断線やボン
ディングパッドとボンディング線との接合が不完全にな
ったり、最悪の場合には接合できないという問題があっ
た。
の製造方法では、幅の広い配線やボンディングパッド部
のように広い面積の開口部に充填された金属膜が化学機
械研磨による溝や開口部の中央部で過剰に研削されて薄
くなったり、あるいは消失したりして配線の断線やボン
ディングパッドとボンディング線との接合が不完全にな
ったり、最悪の場合には接合できないという問題があっ
た。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けた絶縁膜にボンディング
パッド形成用の開口部を形成する工程と、前記開口部及
び前記絶縁膜表面に金属膜を形成する工程と、化学機械
研磨法により前記金属膜を研磨し前記開口部内に残され
た金属膜によりボンディングパッドを形成する工程とを
含む半導体装置の製造方法において、前記開口部を形成
する際に開口部内に柱状にパターンニングされた絶縁膜
を残し、前記柱状の絶縁膜をストッパーとして前記研磨
を行うことにより、前記開口部内における前記金属膜の
過剰な研磨を防ぐことを特徴とする。
造方法は、半導体基板上に設けた絶縁膜にボンディング
パッド形成用の開口部を形成する工程と、前記開口部及
び前記絶縁膜表面に金属膜を形成する工程と、化学機械
研磨法により前記金属膜を研磨し前記開口部内に残され
た金属膜によりボンディングパッドを形成する工程とを
含む半導体装置の製造方法において、前記開口部を形成
する際に開口部内に柱状にパターンニングされた絶縁膜
を残し、前記柱状の絶縁膜をストッパーとして前記研磨
を行うことにより、前記開口部内における前記金属膜の
過剰な研磨を防ぐことを特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ）〜（ｄ）および図２（ａ），
（ｂ）は本発明の実施例を説明するための工程順に示し
た半導体チップの平面図およびＡ−Ａ′線断面図であ
る。
（ｂ）は本発明の実施例を説明するための工程順に示し
た半導体チップの平面図およびＡ−Ａ′線断面図であ
る。
【００１１】まず、図１（ａ），（ｂ）に示すように、
半導体基板１の上に形成した絶縁膜２の上にＢＰＳＧ膜
３を０．７μｍの厚さに形成してパターニングし、内部
に柱状（又はスリット状）絶縁膜６を配列して残したボ
ンディングパッド形成用の開口部４および配線形成用の
溝５のそれぞれを形成する。
半導体基板１の上に形成した絶縁膜２の上にＢＰＳＧ膜
３を０．７μｍの厚さに形成してパターニングし、内部
に柱状（又はスリット状）絶縁膜６を配列して残したボ
ンディングパッド形成用の開口部４および配線形成用の
溝５のそれぞれを形成する。
【００１２】次に、図１（ｃ）に示すように、開口部４
および溝５を含む表面に高温スパッタ法又はスパッタリ
フロー法によりＡｌＳｉＣｕ膜７を堆積して開口部４お
よび溝５内に充填する。
および溝５を含む表面に高温スパッタ法又はスパッタリ
フロー法によりＡｌＳｉＣｕ膜７を堆積して開口部４お
よび溝５内に充填する。
【００１３】次に、図１（ｄ）に示すように、化学機械
研磨法を用いてＡｌＳｉＣｕ膜７およびＢＰＳＧ膜３の
上面を研磨し、ＢＰＳＧ膜３の厚さが０．５μｍ程度に
なるように研磨して開口部４および溝５内にＡｌＳｉＣ
ｕ膜７を埋込み表面を平坦化する。
研磨法を用いてＡｌＳｉＣｕ膜７およびＢＰＳＧ膜３の
上面を研磨し、ＢＰＳＧ膜３の厚さが０．５μｍ程度に
なるように研磨して開口部４および溝５内にＡｌＳｉＣ
ｕ膜７を埋込み表面を平坦化する。
【００１４】次に、図２（ａ）に示すように、全面にプ
ラズマＣＶＤ法により保護膜として窒化シリコン膜８を
１．５μｍの厚さに堆積する。
ラズマＣＶＤ法により保護膜として窒化シリコン膜８を
１．５μｍの厚さに堆積する。
【００１５】次に、図２（ｂ）に示すように、窒化シリ
コン膜８を選択的にエッチングしてボンディングパッド
部９および埋込配線１０を形成する。
コン膜８を選択的にエッチングしてボンディングパッド
部９および埋込配線１０を形成する。
【００１６】このように、開口面積の広いパッド形成用
開口部や配線形成用溝内に予め柱状（又はスリット状）
絶縁膜を設けて開口部を細分化することにより化学機械
研磨による過剰な研削を防止することができる。
開口部や配線形成用溝内に予め柱状（又はスリット状）
絶縁膜を設けて開口部を細分化することにより化学機械
研磨による過剰な研削を防止することができる。
【００１７】図３は本発明の実施例を説明するための半
導体チップの断面図である。
導体チップの断面図である。
【００１８】図３に示すように、窒化シリコン膜８を開
口してボンディングパッド部９を形成した後、更に、バ
ッファードフッ酸を用いＢＰＳＧ膜３の表面を０．０５
μｍ程度エッチングしてＡｌＳｉＣｕ膜７の上端を突出
させることにより、ボンディングパッド部とボンディン
グ線との接合面積を増大させることができ、ボンディン
グ線の接合強度を向上させる。
口してボンディングパッド部９を形成した後、更に、バ
ッファードフッ酸を用いＢＰＳＧ膜３の表面を０．０５
μｍ程度エッチングしてＡｌＳｉＣｕ膜７の上端を突出
させることにより、ボンディングパッド部とボンディン
グ線との接合面積を増大させることができ、ボンディン
グ線の接合強度を向上させる。
【００１９】
【発明の効果】以上説明したように本発明は、少くとも
幅の広い埋込配線形成用に形成した溝内に柱状の絶縁膜
を配列して設け溝のパターンを細分化することにより、
溝内に充填した配線用金属膜の上面を化学機械研磨して
平坦化する際の過剰な研削を抑えて配線の断線やボンデ
ィングパッドとボンディング線との接合不良を防止し、
信頼性を向上させるという効果を有する。
幅の広い埋込配線形成用に形成した溝内に柱状の絶縁膜
を配列して設け溝のパターンを細分化することにより、
溝内に充填した配線用金属膜の上面を化学機械研磨して
平坦化する際の過剰な研削を抑えて配線の断線やボンデ
ィングパッドとボンディング線との接合不良を防止し、
信頼性を向上させるという効果を有する。
【図１】本発明の実施例を説明するための工程順に示し
た半導体チップの平面図およびＡ−Ａ′線断面図。
た半導体チップの平面図およびＡ−Ａ′線断面図。
【図２】本発明の実施例を説明するための工程順に示し
た半導体チップの平面図およびＡ−Ａ′線断面図。
た半導体チップの平面図およびＡ−Ａ′線断面図。
【図３】本発明の実施例による半導体チップの断面図。
１ 半導体基板 ２ 絶縁膜 ３ ＢＰＳＧ膜 ４ 開口部 ５ 溝 ６ 柱状絶縁膜 ７ ＡｌＳｉＣｕ膜 ８ 窒化シリコン膜 ９ ボンディングパッド部 １０ 埋込配線
Claims (1)
- 【請求項１】 半導体基板上に設けた絶縁膜にボンディ
ングパッド形成用の開口部を形成する工程と、前記開口
部及び前記絶縁膜表面に金属膜を形成する工程と、化学
機械研磨法により前記金属膜を研磨し前記開口部内に残
された金属膜によりボンディングパッドを形成する工程
とを含む半導体装置の製造方法において、前記開口部を
形成する際に開口部内に柱状にパターンニングされた絶
縁膜を残し、前記柱状の絶縁膜をストッパーとして前記
研磨を行うことにより、前記開口部内における前記金属
膜の過剰な研磨を防ぐことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5107805A JP2972484B2 (ja) | 1993-05-10 | 1993-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5107805A JP2972484B2 (ja) | 1993-05-10 | 1993-05-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318590A JPH06318590A (ja) | 1994-11-15 |
| JP2972484B2 true JP2972484B2 (ja) | 1999-11-08 |
Family
ID=14468486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5107805A Expired - Fee Related JP2972484B2 (ja) | 1993-05-10 | 1993-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972484B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686356A (en) | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| US5602423A (en) * | 1994-11-01 | 1997-02-11 | Texas Instruments Incorporated | Damascene conductors with embedded pillars |
| JP3526376B2 (ja) | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3305211B2 (ja) | 1996-09-10 | 2002-07-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP3544464B2 (ja) * | 1997-11-26 | 2004-07-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| WO1999038204A1 (fr) * | 1998-01-23 | 1999-07-29 | Rohm Co., Ltd. | Interconnexion damasquinee et dispositif a semi-conducteur |
| JP2000183163A (ja) | 1998-12-14 | 2000-06-30 | Nec Corp | 半導体装置とその製造方法 |
| JP3685722B2 (ja) | 2001-02-28 | 2005-08-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US6531384B1 (en) * | 2001-09-14 | 2003-03-11 | Motorola, Inc. | Method of forming a bond pad and structure thereof |
| JP3614412B2 (ja) | 2002-07-26 | 2005-01-26 | 沖電気工業株式会社 | 配線層構造及びその形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069200B2 (ja) * | 1987-03-31 | 1994-02-02 | 株式会社東芝 | 金属配線の形成方法 |
| JPS6473745A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH04264728A (ja) * | 1991-02-19 | 1992-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH04323873A (ja) * | 1991-04-23 | 1992-11-13 | Seiko Epson Corp | 薄膜トランジスタ |
-
1993
- 1993-05-10 JP JP5107805A patent/JP2972484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318590A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| US5785236A (en) | Advanced copper interconnect system that is compatible with existing IC wire bonding technology | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US5677239A (en) | Method for fabricating multi-level interconnection structure for semiconductor device | |
| US6090696A (en) | Method to improve the adhesion of a molding compound to a semiconductor chip comprised with copper damascene structures | |
| JP2972484B2 (ja) | 半導体装置の製造方法 | |
| JP2560625B2 (ja) | 半導体装置およびその製造方法 | |
| US6709965B1 (en) | Aluminum-copper bond pad design and method of fabrication | |
| US6096649A (en) | Top metal and passivation procedures for copper damascene structures | |
| JP3262496B2 (ja) | 埋込導体を有する集積回路の製造方法 | |
| JPH0680667B2 (ja) | 垂直金属相互接続体の平坦化方法 | |
| US6130149A (en) | Approach for aluminum bump process | |
| US5976971A (en) | Fabrication process of a semiconductor device having an interconnection structure | |
| US6396146B2 (en) | Semiconductor device and its manufacturing method | |
| JPH09120963A (ja) | 半導体デバイス用の平坦化最終パッシベーション | |
| JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
| JP3396790B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1098039A (ja) | 半導体装置の製造方法 | |
| JPH02239625A (ja) | 半導体装置 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPS61184847A (ja) | 多層配線構造 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JPS63175442A (ja) | 多層配線型集積回路の製造方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970902 |
|
| LAPS | Cancellation because of no payment of annual fees |