DE10240405B4 - Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung - Google Patents
Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung Download PDFInfo
- Publication number
- DE10240405B4 DE10240405B4 DE10240405A DE10240405A DE10240405B4 DE 10240405 B4 DE10240405 B4 DE 10240405B4 DE 10240405 A DE10240405 A DE 10240405A DE 10240405 A DE10240405 A DE 10240405A DE 10240405 B4 DE10240405 B4 DE 10240405B4
- Authority
- DE
- Germany
- Prior art keywords
- forming
- oxidizable metal
- conductive
- conductive layer
- block mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Verfahren zum Ausbilden einer programmierbaren integrierten Schaltung mit einer Antifuse-Verbindung und einer festen Verbindungsleitung, wobei das verfahren folgende Schritte umfasst:
Ausbilden eines ersten und zweiten leitenden Stapels auf einem Substrat, wobei der erste und zweite Stapel ein oxidierbares Metall umfassen;
Maskieren des ersten leitenden Stapels mit einer Blockmaske;
Oxidieren eines freiliegenden Teils des oxidierbaren Metalls im zweiten Stapel, wodurch der zweite Stapel nichtleitend wird;
Entfernen der Blockmaske vom Substrat;
Ausbilden eines Zwischenschichtdielektrikums, das den ersten leitenden Stapel und den zweiten nichtleitenden Stapel einschließt, wobei das Zwischenschichtdielektrikum Durchgangslöcher zum ersten leitenden und zum zweiten nichtleitenden Stapel aufweist; und
Ausbilden einer Metallisierungsschicht, die die Durchgangslöcher in dem Zwischenschichtdielektrikum füllt, wobei der erste leitende Stapel die feste Verbindungsleitung und der zweite nichtleitende Stapel die Antifuse-Verbindung bildet.
Ausbilden eines ersten und zweiten leitenden Stapels auf einem Substrat, wobei der erste und zweite Stapel ein oxidierbares Metall umfassen;
Maskieren des ersten leitenden Stapels mit einer Blockmaske;
Oxidieren eines freiliegenden Teils des oxidierbaren Metalls im zweiten Stapel, wodurch der zweite Stapel nichtleitend wird;
Entfernen der Blockmaske vom Substrat;
Ausbilden eines Zwischenschichtdielektrikums, das den ersten leitenden Stapel und den zweiten nichtleitenden Stapel einschließt, wobei das Zwischenschichtdielektrikum Durchgangslöcher zum ersten leitenden und zum zweiten nichtleitenden Stapel aufweist; und
Ausbilden einer Metallisierungsschicht, die die Durchgangslöcher in dem Zwischenschichtdielektrikum füllt, wobei der erste leitende Stapel die feste Verbindungsleitung und der zweite nichtleitende Stapel die Antifuse-Verbindung bildet.
Description
- ERFINDUNGSGEBIET
- Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Ausbilden einer integrierten Schaltung und insbesondere ein Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung in einer integrierten Schaltung.
- ALLGEMEINER STAND DER TECHNIK
- In der Regel werden integrierte Schaltungen („IC”) so hergestellt, daß alle inneren Verbindungsleitungen während des Herstellungsprozesses erstellt werden. Wenngleich ICs mit vorbestimmten Funktionen die Kosten für die Entwicklungs- und Herstellungsgeräte reduzieren, wünschen sich Benutzer oftmals ICs, die auf eine spezifische Anwendung zugeschnitten sind, und ein IC mit vorbestimmten Funktionen entspricht möglicherweise nicht den spezifischen Anforderungen der Anwendung. Die Hersteller liefern daher programmierbare ICs, die entweder vom Hersteller oder von einem Benutzer mit der für eine spezifische Anwendung benötigten Funktionalität programmiert werden können.
- Programmierbare Funktionen stehen in einer Vielzahl von ICs zur Verfügung, die auf die Verwendung in vielen verschiedenen Anwendungen zugeschnitten werden können. Programmierbare logische Bauelemente („PLD”), programmierbare Logikfelder („PLA”), anwenderprogrammierbare Verknüpfungsfelder („FPGA”), programmierbare Festwertspeicher („PROM”) und einige dynamische Direktzugriffsspeicher („DRAN”) sind mehrere Beispiele für programmierbare Bauelemente.
- Programmierbare ICs werden in der Regel programmiert, indem programmierbare Verbindungen im IC selektiv unterbrochen oder hergestellt werden. Programmierbare Verbindungen sind elektrische Zwischenverbindungen, die vom Benutzer nach der Herstellung und Verkapselung des IC an ausgewählten elektronischen Knotenpunkten unterbrochen oder hergestellt werden. Eine derartige Programmierung wird vorgenommen, um die ausgewählten elektronischen Knotenpunkte im IC zu aktivieren oder zu deaktivieren, so daß der IC eine gewünschte Funktion ausführen kann.
- Programmierbare Verbindungen können für eine Vielzahl von Funktionen in einem IC verwendet werden, wie zum Beispiel für das Implementieren von Logikfunktionen, das Auswählen redundanter Zellen, Reihen, Spalten oder Bänke in einem Speicherbauelement, das Auswählen verschiedener Optionen und Parameter in einem IC, wie etwa Betriebsmodi, Bauelement-ID- und Zeitsteuerwerte, und die Feinabstimmung von Komponentenwerten wie etwa für Widerstände und Kondensatoren.
- Zwei wohlbekannte Arten programmierbarer Verbindungen sind aufschmelzbare Verbindungen (fusible links) und durch Schmelzen herstellbare Verbindungen (antifuse links, im folgenden: Antifuse-Verbindungen). Eine aufschmelzbare Verbindung wird als ein Kurzschluß hergestellt und programmiert, indem eine ausreichend hohe Spannung beziehungsweise ein ausreichend hoher Strom an die Leitungen der Schmelzsicherung angelegt wird, damit die Schmelzsicherung durchbrennt, wodurch ein geöffneter Stromkreis erzeugt wird. Im Gegensatz dazu wird eine Antifuse als ein geöffneter Stromkreis hergestellt und programmiert, indem an die Leitungen der Antifuse eine ausreichend hohe Spannung angelegt wird, damit die Antifuse durchschlägt, wodurch ein Kurzschluß oder eine relativ niederohmige Verbindung hergestellt wird.
- Antifuse-Verbindungen umfassen in der Regel aus zwei Leiterelementen (einschließlich Halbleiterelemente) mit einer bestimmten Art von Dielektrikum oder isolierendem Material zwischen ihnen. Während der Programmierung wird das Dielektrikum an ausgewählten Stellen zwischen den leitenden Elementen von einem Strom durchschlagen, der durch Anlegen einer vorbestimmten Programmierspannung an die leitenden Elemente ausgewählter Verbindungen entwickelt wird, um dadurch die leitenden Elemente elektrisch zu verbinden.
- Bei Ansätzen gemäß dem Stand der Technik liegen bei der Fertigung einer Antifuse-Verbindung in einer integrierten Schaltung jedoch allgemein mehrere Probleme vor. So erfordert beispielsweise die standardmäßige Antifuse-Herstellung allgemein die Verwendung mehrerer Masken-, Abscheidungs- oder Ätzschritte während oder nach der Ausbildung der Antifuse, wodurch die Fertigungskomplexität und die Fertigungskosten des IC ansteigen. Allgemein wird auf einem Halbleitersubstrat ein dünnes Nitrid- oder Oxiddielektrikum abgeschieden und dann maskiert und strukturiert, damit das Dielektrikum der Antifuse gebildet wird. Bei einigen Verfahren des Stands der Technik kann die Ausbildung des Antifuse-Dielektrikums selbstjustiert sein, jedoch werden zusätzliche Maskier- und Strukturierschritte benötigt, um nichtprogrammierbare Verbindungsleitungen auszubilden. Bei anderen selbstjustierten Verfahren des Stands der Technik können nichtprogrammierbare Verbindungsleitungen während der Ausbildung des Antifuse-Dielektrikums oxidiert werden, und zusätzliche Maskier- und Ätzschritte werden benötigt, um das Oxid von den Oberflächen der nichtprogrammierbaren Verbindungsleitungen zu entfernen.
- In der
US 5 070 384 A ist ein Antifuse-Element beschrieben, bei dem ein Teil des Schichtstapels innerhalb des zu bildenden Antifuse-Elements oxidiert wird. Anschließend wird die Oxidschicht für das Durchgangsloch durch Ätzen entfernt. - Eine andere Antifuse-Struktur, bei deren Herstellung eine Oxidschicht verwendet wird, ist in der
US 5 451 810 A beschrieben. Der Teil des Schichtstapels, der nicht oxidiert werden soll, wird vor der Oxidation entfernt. - KURZE DARSTELLUNG DER ERFINDUNG
- Durch eine bevorzugte Ausführungsform der Erfindung, bei der eine Blockmaske während einer In-situ-Ausbildung eines Antifuse-Dielektrikums verwendet wird, werden diese Probleme allgemein gelöst oder umgangen und allgemein technische Vorteile erzielt. Allgemein gestattet die Maske eine selbstjustierte Oxidation des Antifuses-Dielektrikums unter gleichzeitiger Verhinderung der Oxidation von nichtprogrammierbaren oder festen Verbindungsleitungen. Bei dem Dielektrikum handelt es sich bevorzugt um Aluminiumoxid.
- Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden einer programmierbaren integrierten Schaltung: Ausbilden eines ersten und zweiten leitenden Stapels auf einem Substrat, wobei der erste und zweite Stapel ein oxidierbares Metall umfassen, Maskieren des ersten leitenden Stapels mit einer Blockmaske und Oxidieren eines freiliegenden Teils des oxidierbaren Metalls im zweiten Stapel, wodurch der zweite Stapel nichtleitend wird. Das Verfahren umfasst weiterhin Entfernen der Blockmaske vom Substrat, Ausbilden eines Zwischenschichtdielektrikums, das den ersten leitenden Stapel und den zweiten nichtleitenden Stapel einschließt, wobei das Zwischenschichtdielektrikum Durchgangslöcher zum ersten leitenden und zum zweiten nichtleitenden Stapel aufweist, und Ausbilden einer Metallisierungsschicht, die die Durchgangslöcher im Zwischenschichtdielektrikum füllt. Der erste leitende Stapel bildet eine feste Verbindungsleitung, und der zweite nichtleitende Stapel bildet eine Antifuse-Verbindung.
- Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden einer Antifuse-Verbindung in einer programmierbaren integrierten Schaltung: Ausbilden eines getrennten ersten und zweiten Abschnitts einer oxidierbaren Metallschicht auf einem Substrat, Ausbilden eines Zwischenschichtdielektrikums, das den ersten und zweiten Abschnitt der oxidierbaren Metallschicht einschließt, und Ausbilden eines ersten und zweiten Durchgangslachs im Zwischenschichtdielektrikum zum ersten beziehungsweise zweiten Abschnitt des oxidierbaren Metalls. Das Verfahren umfasst weiterhin Ausbilden einer Blockmaske zum Isolieren des ersten Abschnitts des oxidierbaren Metalls, Oxidieren eines freiliegenden Teils des zweiten Abschnitts des oxidierbaren Metalls, Entfernen der Blockmaske vom Substrat und Füllen der Durchgangslöcher mit einem zweiten Metall. Der erste Abschnitt des oxidierbaren Metalls bildet eine feste Verbindungsleitung zwischen dem zweiten Metall und dem Substrat, und der oxidierte Teil des zweiten Abschnitts bildet eine Antifuse-Verbindung zwischen dem zweiten Metall und dem Substrat.
- Gemäß noch einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden einer programmierbaren integrierten Schaltung Ausbilden eines getrennten ersten und zweiten Abschnitts einer ersten leitenden Schicht auf einem Substrat, Ausbilden eines ersten und zweiten Abschnitts eines oxidierbaren Metalls auf dem ersten beziehungsweise zweiten Abschnitt der leitenden Schicht und Ausbilden eines ersten und zweiten Abschnitts einer zweiten leitenden Schicht auf dem ersten beziehungsweise zweiten Abschnitt des oxidierbaren Metalls. Das Verfahren umfasst weiterhin Maskieren der ersten Abschnitte der ersten leitenden Schicht, des oxidierbaren Metalls und der zweiten leitenden Schicht mit einer Blockmaske, Entfernen eines Teils des zweiten Abschnitts der zweiten leitenden Schicht und Oxidieren eines freiliegenden Teils des zweiten Abschnitts des oxidierbaren Metalls. Das Verfahren umfasst weiterhin Entfernen der Blockmaske vom Substrat, Ausbilden eines Zwischenschichtdielektrikums, das das Substrat bedeckt, wobei das Zwischenschichtdielektrikum Durchgangslöcher zum ersten Abschnitt der zweiten leitenden Schicht und zum oxidierten Teil des oxidierbaren Metalls aufweist, und Ausbilden einer Metallisierungsschicht, die die Durchgangslöcher im Zwischenschichtdielektrikum füllt.
- Ein Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, dass die Anzahl der Masken-, Abscheidungs- oder Ätzschritte relativ zu Verfahren des Stands der Technik reduziert ist.
- Ein weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, daß die Komplexität und die Kosten des IC relativ zu ICs des Stands der Technik reduziert sind.
- Ein weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, daß feste Verbindungsleitungen während der Ausbildung der Antifuse-Verbindungen und nicht vor oder nach den Antifuse-Verbindungen ausgeführt werden können.
- Ein weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, daß feste Verbindungsleitungen und Antifuse-Verbindungen auf der gleichen vertikalen Höhe auf dem Substrat ausgebildet werden können.
- Ein weiterer Vorteil einer bevorzugten Ausführungsform der vorliegenden Erfindung besteht darin, daß feste Verbindungsleitungen durch die Blockmaske maskiert und somit während der Oxidation des Antifuse-Dielektrikums nicht oxidiert werden.
- Zusätzliche Merkmale und Vorteile der Erfindung werden hiernach beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden.
- KURZE BESCHREIBUNG DER ZEICHNUNG
- Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigen:
-
1A -1E Querschnittsansichten einer integrierten Schaltungsstruktur gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung in verschiedenen Fertigungsstadien und -
2A –2F Querschnittsansichten einer integrierten Schaltungsstruktur gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung in verschiedenen Fertigungsstadien. - AUSFÜHRLICHE BESCHREIBUNG
- Die Entstehung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden unten ausführlich erörtert. Die Figuren sind so gezeichnet, dass sie die relevanten Aspekte der bevorzugten Ausführungsformen klar veranschaulichen, und sie sind nicht notwendigerweise im Maßstab gezeichnet.
- Bevorzugte Ausführungsformen der Erfindung werden unten im Kontext eines DRAM-IC beschrieben, doch kann die Erfindung für jede Art von programmierbarem IC gelten. Außerdem werden bevorzugte Ausführungsformen der Erfindung unten unter Einsatz bestimmter Materialien wie etwa Aluminiumoxid für das Antifuse-Dielektrikum beschrieben. Der Durchschnittsfachmann versteht, dass andere, funktionell ähnliche integrierte Schaltungsmaterialien für die offenbarten Materialien substituiert werden können.
- Die
1A –1E veranschaulichen eine erste bevorzugte Ausführungsform zum Herstellen einer Aluminiumoxid-Antifuse-Verbindung. Unter Bezugnahme auf1A wird eine typische Zwischenstruktur100 an einem DRAM-IC gezeigt, bei der eine Anzahl von Schichten bereits gemäß wohlbekannter Halbleiterprozesse ausgebildet gezeigt sind. Zu den Abscheidungsprozessen zählen das direkte Sputtern, das reaktive Sputtern und die chemische Dampfabscheidung (chemical vapor deposition). Zu den In-situ-Prozessen zahlen thermische Oxidation, Plasmaoxidation, Anodisierung und Implantation. Zu den Ätzprozessen zählen Naßätzen und Trockenätzen, wie etwa Ionenätzen, reaktives Ionenätzen („RIS”) und reaktives Ätzen. - Die Zwischenstruktur ist auf einem nicht gezeigten Siliziumsubstrat ausgebildet, das andere, zwischen dem Substrat und der Struktur
100 angeordnete Schichten und Strukturen umfassen kann. - Eine strukturierte leitende Schicht aus Titannitrid
102 wird auf dem Halbleiter angeordnet. Über der TiN-Schicht102 ist eine erste strukturierte oxidierbare Metallisierungsschicht aus Aluminium104 angeordnet. wenngleich Aluminium das bevorzugte Metall für die oxidierbare Metallisierungsschicht ist, so kann sie alternativ Titan, Wolfram, Kupfer, anderen Metallen, die bei Oxidierung isolierend werden, oder Kombinationen davon umfassen. Als noch eine weitere Alternative kann Titannitrid oder dotiertes Polysilizium für diese Schicht verwendet werden. Auf der Aluminiumschicht104 liegt eine weitere strukturierte leitende Schicht aus Titannitrid106 . Die leitenden Schichten102 und106 können aber auch Titan, Wolfram, Kupfer, Aluminium, anderen Metallen, dotiertem Polysilizium oder Kombinationen davon umfassen. - Wie gezeigt befindet sich ein Zwischenschichtdielektrikum („ILD” = interlayer dielectric) aus Siliziumdioxid
108 auf der Struktur, um die Schichten102 ,104 und106 einzuschließen. Das ILD kann aber auch ein Nitrid oder ein organisches Material mit niedriger Dielektrizitätskonstante, andere Materialien mit niedrigen k-Werten oder Kombinationen daraus umfassen. Der leitende Stapel110 wird dazu verwendet, zwischen dem darunterliegenden Substrat und einer darüberliegenden Schicht eine feste elektrische Verbindungsleitung zu bilden. Mit dem leitenden Stapel112 wird zwischen dem darunterliegenden Substrat und einer darüberliegenden Schicht eine programmierbare Antifuse-Verbindung gebildet. - Nunmehr unter Bezugnahme auf
18 wird eine Fotoresistschicht114 auf der Siliziumdioxidschicht108 ausgebildet. Mit einem Maskenprozeß wird der Fotoresist114 belichtet und entwickelt, um Teile in den Gebieten116 und118 zu entfernen. Durch Ätzen der Siliziumdioxidschicht108 in den Gebieten116 und118 mit einem RIE-Prozeß werden dann Durchgangslöcher (Vias) sowohl zu den festen als auch zu den programmierbaren Verbindungsleitungen gebildet. Die Ätzung wird bevorzugt entweder an oder teilweise in der Titannitridschicht106 beendet. - Nunmehr unter Bezugnahme auf
1C wird der Fotoresist114 vom Substrat abgelöst, und über der Struktur wird eine Blockmaske120 aus Fotoresist ausgebildet. Die Blockmaske120 wird dann so strukturiert, daß das Gebiet122 entfernt wird, um den oberen Teil des Stapels112 zu belichten, während der Stapel110 geschützt bleibt. Dann erfolgt eine selektive Ätzung der oberen leitenden Barrierenschicht TiN106 , wodurch die obere Oberfläche der Aluminiumschicht104 im Stapel112 freigelegt wird. - Unter Bezugnahme auf
1D wird ein oberer Teil der Aluminiumschicht104 durch Veraschen in einer Ozonatmosphäre oder in einem Sauerstoffplasma in Aluminiumoxid umgewandelt. Durch die Blockmaske120 wird der Stapel110 davor geschützt, dem Veraschungsprozeß ausgesetzt zu werden. Die Blockmaske120 kann aber auch aus ein anderes Material umfassen, das als Maske fungieren könnte, wie etwa eine Hartmaske aus Siliziumnitrid. Falls Ionenätzen eingesetzt wird, kann für die Blockmaske eine große Vielfalt von Materialien verwendet werden. Falls eine bestimmte Art reaktiven Ätzens, wie etwa RIE, eingesetzt wird, dann sollte das Material der Blockmaske allgemein bezüglich der geätzten Materialien eine hohe Ätzselektivität aufweisen oder viel dicker als diese sein. - Unter Bezugnahme auf
1E wird die Blockmaske120 vom Substrat abgelöst, und eine zweite Metallisierungsschicht aus Aluminium126 wird auf der Oberfläche des Substrate ausgebildet, die die Durchgangslöcher ausfüllt. Die zweite Metallisierungsschicht kann aber auch andere leitende Materialien wie etwa Titan, Wolfram, Kupfer, Titannitrid, dotiertem Polysilizium oder Kombinationen davon umfassen. Der feste leitende Stapel128 stellt eine permanente Verbindungsleitung zwischen der Aluminiumschicht126 und einer darunterliegenden Schicht bereit. Die Antifuse-Verbindung130 liefert einen geöffneten Stromkreis zu einer darunterliegenden Schicht, die gegebenenfalls so programmiert werden kann, daß sie eine niederohmige Verbindungsleitung zur darunterliegenden Schicht wird. - Ein Vorteil der vorliegenden Ausführungsform besteht darin, daß die Füllung des Metalldurchgangsloches (Aluminiumschicht
126 ) unmittelbar nach der Ausbildung des Dielektrikums (Aluminiumoxidschicht124 ) vorgenommen werden kann, wodurch man eine Antifuse-Verbindung mit hoher Integrität erhält. Außerdem können die feste Verbindungsleitung128 und die Antifuse-Verbindung130 während der gleichen Prozeßschritte und auf der gleichen vertikalen Höhe auf dem Substrat ausgebildet werden. - Der Rest der integrierten Schaltung kann unter Verwendung herkömmlicher DRAM-Verarbeitungstechniken ausgebildet werden. Der resultierende programmierbare DRAM kann dann in einer Vielzahl kommerzieller und Verbraucherelektronikbauelemente einschließlich Computern eingesetzt werden.
- Die
2A –2F veranschaulichen eine zweite bevorzugte Ausführungsform des Prozeßflusses zur Herstellung einer Antifuse-Verbindung. Unter Bezugnahme auf2A wird eine typische Zwischenstruktur200 an einem DRAN-IC gezeigt, bei der eine Anzahl von Schichten bereits gemäß wahlbekannter Halbleiterprozesse ausgebildet gezeigt sind. Zu den Abscheidungsprozessen zählen das direkte Sputtern, das reaktive Sputtern und die chemische Dampfabscheidung. Zu den In-situ-Prozessen zählen thermische Oxidation, Plasmaoxidation, Anodisierung und Implantierung. Zu den Ätzprozessen zählen Naßätzen und Trockenätzen, wie etwa Ionenätzen, reaktives Ionenätzen („RIE”) und reaktives Ätzen. - Die Zwischenstruktur wird auf einem Siliziumsubstrat
208 gebildet, und kann andere Schichten und Strukturen umfassen, die zwischen ihr und den anderen in2A gezeigten Schichten angeordnet sind. - Eine strukturierte leitende Schicht aus Titannitrid
202 wird auf dem Halbleiter angeordnet. Auf der TiN-Schicht202 ist eine erste strukturierte oxidierbare Metallisierungsschicht aus Aluminium204 angeordnet. Wenngleich Aluminium das bevorzugte Metall für die oxidierbare Metallisierungsschicht ist, so kann sie alternativ Titan, Wolfram, Kupfer, anderen Metallen, die bei Oxidierung isolierend werden, oder Kombinationen davon umfassen. Als noch eine weitere Alternative kann Titannitrid oder dotiertes Polysilizium für diese Schicht verwendet werden. Auf der Aluminiumschicht204 liegt eine weitere strukturierte leitende Schicht aus Titannitrid106 . Die leitenden Schichten202 und206 können aber auch Titan, Wolfram, Kupfer, Aluminium, anderen Metallen, dotiertem Polysilizium oder Kombinationen davon umfassen. - Der leitende Stapel
210 wird dazu verwendet, zwischen dem darunterliegenden Substrat und einer darüberliegenden Schicht eine feste elektrische Verbindungsleitung zu bilden. Mit dem leitenden Stapel212 wird zwischen dem darunterliegenden Substrat208 und einer darüberliegenden Schicht eine programmierbare Antifuse-Verbindung gebildet. - Nunmehr unter Bezugnahme auf
2B wird eine Blockmaske214 aus Fotoresist aber der Struktur liegend ausgebildet. Die Blockmaske214 wird so strukturiert, daß der leitende Stapel212 freiliegt, während der leitende Stapel210 geschützt bleibt. Dann wird eine selektive Ätzung der oberen leitenden Barrierenschicht TiN206 vorgenommen, bei der die obere Oberfläche sowie die Seiten der Aluminiumschicht204 im Stapel212 freigelegt werden. - Unter Bezugnahme auf
2C werden die freiliegende obere Oberfläche und die freiliegenden Seiten der Aluminiumachicht204 durch Veraschen in einer Ozonatmosphäre oder einem Sauerstoffplasma in Aluminiumoxid umgewandelt. Die Blockmaske214 schützt den Stapel210 davor, dem Veraschungsprozeß ausgesetzt zu werden. - Unter Bezugnahme auf
2D wird die Blockmaske214 vom Substrat abgelöst, und ein ILD aus Siliziumdioxid218 wird auf der Struktur ausgebildet, um beide Stapel einzuschließen. Das ILD kann aber auch ein Nitrid oder ein organisches Material mit einer niedrigen Dielektrizitätskonstante, andere Materialien mit einem niedrigen k-Wert oder Kombinationen davon umfassen. - Unter Bezugnahme auf
2E wird eine nicht gezeigte Fotoresistschicht auf der Siliziumdioxidschicht208 ausgebildet. Mit einem Maskenprozess wird die Fotoresistschicht belichtet und entwickelt, und dann wird das darunterliegende ILD218 geätzt, um Teile in den Gebieten220 und222 zu entfernen, wodurch Durchgangslöcher zu beiden Stapeln ausgebildet werden. Dieser Schritt sollte allgemein mit Vorsicht ausgeführt werden, damit nicht das unter dem ILD liegende dünne Antifuse-Dielektrikum durchgeätzt wird. Es kann beispielsweise ein Prozess mit einer hohen Ätzselektivität zwischen dem ILD und dem Antifuse-Dielektrikum verwendet werden. Das Ätzen kann an der Oberfläche der Antifuse-Dielektrikumsschicht oder teilweise in dieser stoppen. Dann wird der Fotoresist vom Substrat abgelöst. - Unter Bezugnahme auf
2F wird eine zweite Metallisierungsschicht aus Aluminium224 in den Durchgangslöchern ausgebildet. Die zweite Metallisierungsschicht kann aber auch andere leitenden Materialien wie etwa Titan, Wolfram, Kupfer, Titannitrid, dotiertem Polysilizium oder Kombinationen davon umfassen. Der feste leitende Stapel226 stellt eine permanente Verbindungsleitung zwischen der Aluminiumschicht224 und einer darunterliegenden Schicht bereit. Die Antifuse-Verbindung228 stellt einen geöffneten Stromkreis zu einer darunterliegenden Schicht bereit, der gegebenenfalls so programmiert werden kann, dass er eine niederohmige Verbindungsleitung zur darunterliegenden Schicht wird. - Ein Vorteil dieser Ausführungsform besteht darin, dass die freiliegenden Teile der oxidierbaren Metallisierungsschicht (Aluminiumschicht
204 ) völlig von einem Dielektrikum eingeschlossen werden können. Außerdem können die feste Verbindungsleitung226 und die Antifuse-Verbindung228 während der gleichen Prozessschritte und auf der gleichen vertikalen Höhe auf dem Substrat ausgebildet werden. - Der Rest der integrierten Schaltung kann unter Verwendung herkömmlicher DRAN-Verarbeitungstechniken ausgebildet werden. Der resultierende programmierbare DRAM kann dann in einer Vielzahl kommerzieller und Verbraucherelektronikbauelemente einschließlich Computern eingesetzt werden.
- Es gibt viele alternative Materialien und Prozesse, die von einem Durchschnittsfachmann für die in den obigen Ausführungsformen offenbarten substituiert werden können. Beispielsweise können die spezifischen Prozesse des Ätzens, der Abscheidung, des Aufwachsens und des Maskierens, die in jedem Schritt der bevorzugten Ausführungsform verwendet werden, verändert werden. Als weitere Beispiele können auch die spezifischen verwendeten Materialien und die Abmessungen der auf dem Substrat ausgebildeten Schichten und Bauelemente verändert werden. Außerdem kann der Durchschnittsfachmann immer noch die Reihenfolge der Prozeßschritte verändern.
- Obwohl die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, ist zu verstehen, daß daran verschiedene Änderungen, Substitutionen und Veränderungen vorgenommen werden können.
Claims (23)
- Verfahren zum Ausbilden einer programmierbaren integrierten Schaltung mit einer Antifuse-Verbindung und einer festen Verbindungsleitung, wobei das verfahren folgende Schritte umfasst: Ausbilden eines ersten und zweiten leitenden Stapels auf einem Substrat, wobei der erste und zweite Stapel ein oxidierbares Metall umfassen; Maskieren des ersten leitenden Stapels mit einer Blockmaske; Oxidieren eines freiliegenden Teils des oxidierbaren Metalls im zweiten Stapel, wodurch der zweite Stapel nichtleitend wird; Entfernen der Blockmaske vom Substrat; Ausbilden eines Zwischenschichtdielektrikums, das den ersten leitenden Stapel und den zweiten nichtleitenden Stapel einschließt, wobei das Zwischenschichtdielektrikum Durchgangslöcher zum ersten leitenden und zum zweiten nichtleitenden Stapel aufweist; und Ausbilden einer Metallisierungsschicht, die die Durchgangslöcher in dem Zwischenschichtdielektrikum füllt, wobei der erste leitende Stapel die feste Verbindungsleitung und der zweite nichtleitende Stapel die Antifuse-Verbindung bildet.
- Verfahren nach Anspruch 1, wobei das Ausbilden des Zwischenschichtdielektrikums und der Durchgangslöcher vor dem Ausbilden der Blockmaske und dem Oxidieren des oxidierbaren Metalls vorgenommen wird.
- Verfahren nach Anspruch 1, wobei das Ausbilden des Zwischenschichtdielektrikums und der Durchgangslöcher nach dem Ausbilden der Blockmaske und dem Oxidieren des oxidierbaren Metalls vorgenommen wird.
- Verfahren nach Anspruch 1, wobei das Ausbilden jedes des ersten und zweiten leitenden Stapels weiterhin folgende Schritte umfasst: Ausbilden einer ersten leitenden Schicht auf dem Substrat, Ausbilden des oxidierbaren Metalls auf der ersten leitenden Schicht und Ausbilden einer zweiten leitenden Schicht auf dem oxidierbaren Metall.
- Verfahren nach Anspruch 4, das weiterhin ein Entfernen eines Teils der zweiten leitenden Schicht in dem zweiten leitenden Stapel vor dem Oxidieren des freiliegenden Teils des oxidierbaren Metalls umfasst.
- Verfahren nach Anspruch 4, wobei die erste und zweite leitende Schicht aus Titannitrid sind.
- Verfahren nach Anspruch 1, wobei das Oxidieren des freiliegenden Teils des oxidierbaren Metalls ein Veraschen in einer Ozonatmosphäre oder einem Sauerstoffplasma umfasst.
- Verfahren nach Anspruch 1, wobei das oxidierbare Metall Aluminium ist.
- Verfahren nach Anspruch 1, wobei die Blockmaske ein Fotoresist ist.
- Verfahren nach Anspruch 1, wobei die integrierte Schaltung ein dynamischer Direktzugriffsspeicher ist.
- Verfahren zum Ausbilden einer Antischmelzsicherungsverbindung in einer programmierbaren integrierten Schaltung, wobei das Verfahren folgende Schritte umfasst: Ausbilden eines getrennten ersten und zweiten Abschnitts einer oxidierbaren Metallschicht auf einem Substrat; Ausbilden eines Zwischenschichtdielektrikums, das den ersten und zweiten Abschnitt der oxidierbaren Metallschicht einschließt; Ausbilden eines ersten Durchgangslochs im Zwischenschichtdielektrikum zum ersten Abschnitt des oxidierbaren Metalls und eines zweiten Durchgangslochs im Zwischenschichtdielektrikum zum zweiten Abschnitt des oxidierbaren Metalls; Ausbilden einer Blockmaske zum Isolieren des ersten Abschnitts des oxidierbaren Metalls; Oxidieren eines freiliegenden Teils des zweiten Abschnitts des oxidierbaren Metalls; Entfernen der Blockmaske vom Substrat und Füllen der Durchgangslöcher mit einem zweiten Metall, wobei der erste Abschnitt des oxidierbaren Metalls eine feste Verbindungsleitung zwischen dem zweiten Metall und dem Substrat bildet und der oxidierte Teil des zweiten Abschnitts eine Antifuse-Verbindung zwischen dem zweiten Metall und dem Substrat bildet.
- Verfahren nach Anspruch 11, wobei das Ausbilden des Zwischenschichtdielektrikums und das Ausbilden der Durchgangslöcher vor dem Ausbilden der Blockmaske und dem Oxidieren des oxidierbaren Metalls vorgenommen werden.
- Verfahren nach Anspruch 11, wobei das Ausbilden des Zwischenschichtdielektrikums und das Ausbilden der Durchgangslöcher nach dem Ausbilden der Blockmaske und dem Oxidieren des oxidierbaren Metalls vorgenommen werden.
- Verfahren nach Anspruch 11, wobei das Oxidieren des oxidierbaren Metalls ein Veraschen in einer Ozonatmosphäre oder in einem Sauerstoffplasma umfasst.
- Verfahren nach Anspruch 11, das weiterhin folgende Schritte umfasst: Ausbilden eines ersten Abschnitts einer ersten leitenden Schicht zwischen dem Substrat und dem ersten Abschnitt des oxidierbaren Metalls und eines zweiten Abschnitts der ersten leitenden Schicht zwischen dem Substrat und dem zweiten Abschnitt des oxidierbaren Metalls und Ausbilden eines ersten Abschnitts einer zweiten leitenden Schicht über dem ersten Abschnitt des oxidierbaren Metalls und eines zweiten Abschnitts der zweiten leitenden Schicht über dem zweiten Abschnitt des oxidierbaren Metalls.
- Verfahren nach Anspruch 15, das weiterhin ein Entfernen eines Teils des zweiten Abschnitts der zweiten leitenden Schicht vor dem Oxidieren des oxidierbaren Metalls umfasst.
- Verfahren nach Anspruch 15, wobei die erste und zweite leitende Schicht Titannitrid sind, das oxidierbare Metall Aluminium ist und die Blockmaske ein Fotoresist ist.
- Verfahren zum Ausbilden einer programmierbaren integrierten Schaltung, wobei das Verfahren folgende Schritte umfasst: Ausbilden eines getrennten ersten und zweiten Abschnitts einer ersten leitenden Schicht auf einem Substrat; Ausbilden eines ersten Abschnitts eines oxidierbaren Metalls auf dem ersten Abschnitt der ersten leitenden Schicht und eines zweiten Abschnitts des oxidierbaren Metalls auf dem zweiten Abschnitt der ersten leitenden Schicht; Ausbilden eines ersten Abschnitts einer zweiten leitenden Schicht auf dem ersten Abschnitt des oxidierbaren Metalls und eines zweiten Abschnitts der zweiten leitenden Schicht auf dem zweiten Abschnitt des oxidierbaren Metalls; Maskieren der ersten Abschnitte der ersten leitenden Schicht, des oxidierbaren Metalls und der zweiten leitenden Schicht mit einer Blockmaske; Entfernen eines Teils des zweiten Abschnitts der zweiten leitenden Schicht; Oxidieren eines freiliegenden Teils des zweiten Abschnitts des oxidierbaren Metalls; Entfernen der Blockmaske vom Substrat; Ausbilden eines Zwischenschichtdielektrikums, das das Substrat bedeckt, wobei das Zwischenschichtdielektrikum Durchgangslöcher zum ersten Abschnitt der zweiten leitenden Schicht und zum oxidierten Teil des oxidierbaren Metalls aufweist, und Ausbilden einer Metallisierungsschicht, die die Durchgangslöcher in dem Zwischenschichtdielektrikum füllt.
- Verfahren nach Anspruch 18, wobei das Ausbilden des Zwischenschichtdielektrikums und der Durchgangslöcher vor dem Ausbilden der Blockmaske und dem Oxidieren des oxidierbaren Metalls vorgenommen wird.
- Verfahren nach Anspruch 18, wobei das Ausbilden des Zwischenschichtdielektrikums und der Durchgangslöcher nach dem Ausbilden der Blockmaske und dem Oxidieren des oxidierbaren Metalls vorgenommen wird.
- Verfahren nach Anspruch 18, wobei das Oxidieren des oxidierbaren Metalls ein Veraschen in einer Ozonatmosphäre oder in einem Sauerstoffplasma umfasst.
- Verfahren nach Anspruch 18, wobei die erste und zweite leitende Schicht Titannitrid sind, das oxidierbare Metall Aluminium ist und die Blockmaske ein Fotoresist ist.
- Verfahren nach Anspruch 18, wobei die integrierte Schaltung ein dynamischer Direktzugriffsspeicher ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/966332 | 2001-09-28 | ||
US09/966,332 US6465282B1 (en) | 2001-09-28 | 2001-09-28 | Method of forming a self-aligned antifuse link |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10240405A1 DE10240405A1 (de) | 2003-05-28 |
DE10240405B4 true DE10240405B4 (de) | 2012-04-19 |
Family
ID=25511243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10240405A Expired - Fee Related DE10240405B4 (de) | 2001-09-28 | 2002-09-02 | Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6465282B1 (de) |
DE (1) | DE10240405B4 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003268033A1 (en) * | 2002-07-26 | 2004-02-16 | The General Hospital Corporation | Systems and methods for cell preservation |
DE10238816B4 (de) * | 2002-08-23 | 2008-01-10 | Qimonda Ag | Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen |
US7444557B2 (en) * | 2004-07-15 | 2008-10-28 | Freescale Semiconductor, Inc. | Memory with fault tolerant reference circuitry |
TWI395321B (zh) * | 2005-03-31 | 2013-05-01 | Semiconductor Energy Lab | 半導體裝置及其驅動方法 |
US7700984B2 (en) | 2005-05-20 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device including memory cell |
KR100713301B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 다중 병렬 구조의 에프피지에이 구조 및 그 형성 방법 |
US7605410B2 (en) * | 2006-02-23 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7968967B2 (en) * | 2006-07-17 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-time-programmable anti-fuse formed using damascene process |
CN102646681B (zh) * | 2006-10-04 | 2015-08-05 | 株式会社半导体能源研究所 | 半导体器件 |
EP2076923B1 (de) * | 2006-10-24 | 2012-08-15 | Semiconductor Energy Laboratory Co, Ltd. | Halbleiteranordnung mit einer speicheranordnung und verfahren zu ihrer ansteuerung |
KR101416876B1 (ko) * | 2006-11-17 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조방법 |
JP5263757B2 (ja) | 2007-02-02 | 2013-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5525694B2 (ja) | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US10714422B2 (en) | 2018-10-16 | 2020-07-14 | Globalfoundries Inc. | Anti-fuse with self aligned via patterning |
US10892222B1 (en) | 2019-09-04 | 2021-01-12 | Globalfoundries Inc. | Anti-fuse for an integrated circuit (IC) product and method of making such an anti-fuse for an IC product |
US10957701B1 (en) | 2019-11-11 | 2021-03-23 | Globalfoundries U.S. Inc. | Fin-based anti-fuse device for integrated circuit (IC) products, methods of making such an anti-fuse device and IC products comprising such an anti-fuse device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
US5451810A (en) * | 1993-06-17 | 1995-09-19 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
US5272101A (en) * | 1990-04-12 | 1993-12-21 | Actel Corporation | Electrically programmable antifuse and fabrication processes |
US5110754A (en) | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
US5248632A (en) | 1992-09-29 | 1993-09-28 | Texas Instruments Incorporated | Method of forming an antifuse |
US5521423A (en) | 1993-04-19 | 1996-05-28 | Kawasaki Steel Corporation | Dielectric structure for anti-fuse programming element |
US5350710A (en) * | 1993-06-24 | 1994-09-27 | United Microelectronics Corporation | Device for preventing antenna effect on circuit |
US5838530A (en) | 1996-07-22 | 1998-11-17 | Zhang; Guobiao | Applications of protective ceramics |
-
2001
- 2001-09-28 US US09/966,332 patent/US6465282B1/en not_active Expired - Lifetime
-
2002
- 2002-09-02 DE DE10240405A patent/DE10240405B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
US5451810A (en) * | 1993-06-17 | 1995-09-19 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
Also Published As
Publication number | Publication date |
---|---|
US6465282B1 (en) | 2002-10-15 |
DE10240405A1 (de) | 2003-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10240405B4 (de) | Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung | |
DE102016100272B4 (de) | Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung | |
DE102016114870B4 (de) | Halbleiterstruktur und Verfahren zu deren Herstellung | |
DE112013000362B4 (de) | Verfahren zur herstellung elektrisch programmierbarerback-end-sicherung | |
DE10164049B4 (de) | Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement | |
DE102008016425B4 (de) | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials | |
DE10226571A1 (de) | Prozess zur Ausbildung von Schmelzsicherungen | |
DE69932472T2 (de) | Halbleiter-Schmelzsicherung | |
DE102005063092B3 (de) | Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE102004002659A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE102015108695B4 (de) | Ausbilden von Vias um eine Metallleitung herum | |
DE102004005697B4 (de) | Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur | |
DE102012201586B4 (de) | Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren | |
DE102010064289A1 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE10348902B4 (de) | MIM-Kondensatorstruktur und Herstellungsverfahren | |
DE102011085203A1 (de) | Halbleiterbauelemente mit Durchgangskontakten und zugehörige Herstellungsverfahren | |
DE102005047111B3 (de) | Verfahren zur Herstellung eines MIM-Kondensators | |
DE69837585T2 (de) | Verbesserte Techniken zur Bildung elektrisch programmierbarer Sicherungen auf einer integrierten Schaltung | |
DE102021111424A1 (de) | Speichervorrichtung und Verfahren zu deren Herstellung | |
DE102019115467B4 (de) | Minderung der Stufenhöhe in Resistive Random-Access-Memorystrukturen | |
DE102018124810B4 (de) | Resistive Direktzugriffsspeichervorrichtung | |
DE112020006213T5 (de) | Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff | |
WO2005041273A2 (de) | Verfahren zur verringerung parasitärer kopplungen in schaltkreisen | |
DE102008045036B4 (de) | Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120720 |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |