KR100532941B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100532941B1
KR100532941B1 KR10-1999-0023178A KR19990023178A KR100532941B1 KR 100532941 B1 KR100532941 B1 KR 100532941B1 KR 19990023178 A KR19990023178 A KR 19990023178A KR 100532941 B1 KR100532941 B1 KR 100532941B1
Authority
KR
South Korea
Prior art keywords
film
bit line
polysilicon
word lines
polysilicon film
Prior art date
Application number
KR10-1999-0023178A
Other languages
English (en)
Other versions
KR20010003047A (ko
Inventor
강태진
김재영
윤종원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0023178A priority Critical patent/KR100532941B1/ko
Publication of KR20010003047A publication Critical patent/KR20010003047A/ko
Application granted granted Critical
Publication of KR100532941B1 publication Critical patent/KR100532941B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비트라인이 형성되지 않는 부분의 워드라인 사이의 단차발생을 방지함과 동시에 콘택홀에서의 보이드 발생을 방지하여 고집적화에 대응할 수 있는 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따라 측벽에 스페이서가 구비된 다수개의 워드라인이 형성되고, 비트라인 예정영역의 상기 일부 워드라인 사이에는 랜딩 플러그 폴리실리콘막이 형성되고 다른 워드라인 사이에는 제 1 절연막이 형성되며, 제 1 절연막의 표면에 소정의 단차가 구비된 반도체 기판을 제공한다. 그런 다음, 기판 전면에 제 2 절연막을 형성하고, 랜딩 플러그 폴리실리콘막의 표면이 노출되도록 상기 제 2 절연막을 식각하여 비트라인용 콘택홀을 형성한 후, 콘택홀에 매립되도록 상기 제 2 절연막 상에 비트라인용 폴리실리콘막을 형성한다. 그리고 나서, 폴리실리콘막을 전면 식각하여 표면을 평탄화하고, 전면식각된 폴리실리콘막 상부에 금속 실리사이드막을 형성한다. 그런 다음, 금속 실리사이드막 상부에 마스크 산화막을 형성하고, 마스크 산화막을 식각 마스크로하여 상기 금속 실리사이드막 및 폴리실리콘막을 식각하여 비트라인을 형성한다. 본 실시예에서, 비트라인용 폴리실리콘막은 1,500 내지 2,500Å의 두께로 형성하고, 전면식각시 폴리실리콘막이 800 내지 1,000Å의 두께만큼 남도록 한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 비트라인 형성방법에 관한 것이다.
일반적으로, 비트라인의 저항을 감소시키기 위하여, 비트라인을 폴리실리콘막과 텅스텐 실리사이드막과 같은 금속실리사이드막의 적층구조로 이루어진 폴리사이드 구조로 형성한다.
도 1은 일반적인 워드라인과 비트라인의 레이아웃을 나타낸 평면도로서, 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 다수개의 워드라인(WL1, WL2, WL3, WL4)과 다수개의 비트라인(BL1, BL2, BL3)이 매트릭스 형태로 배열된다.
도 2는 도 1의 A-A' 선에 따른 단면도로서, 도 2를 참조하여 종래의 폴리사이드 구조의 비트라인 형성방법을 설명한다.
도 2를 참조하면, 반도체 기판(10) 상에 다수개의 워드라인(WL1, WL2, WL3, WL4)을 형성하고, 워드라인(WL1, WL2, WL3, WL4)의 측벽에 스페이서(11)를 각각 형성한다. 그런 다음, 기판 전면에 제 1 절연막(13A)을 증착하고 비트라인이 형성되는 워드라인(WL3, WL4) 사이의 기판이 노출되도록 식각하여 랜딩 플러그용 콘택홀을 형성한다. 상기 콘택홀에 매립되도록 폴리실리콘막을 증착하고, 워드라인 (WL3, WL4)과의 절연을 위하여 워드라인(WL3, WL4)이 노출되도록 화학기계연마 (Chemical Mechanical Polishing; CMP)로 폴리실리콘막 및 제 1 절연막(13A)를 전면 식각하여 랜딩 플러그(landing plug) 폴리실리콘막(12)을 형성한다. 그 후, 기판 전면에 제 2 절연막(13B)을 형성하고, 랜딩 플러그 폴리실리콘막(12)이 노출되도록 제 2 절연막(13B)을 식각하여 비트라인용 콘택홀을 형성한다.
그리고 나서, 상기 콘택홀 표면 및 제 2 절연막(13B) 상에 비트라인용 폴리실리콘막(14) 및 텅스텐 실리사이드막(15)을 형성하고, 그 상부에 산화막을 증착하고 패터닝하여 마스크 산화막(16)을 형성한다. 그런 다음, 마스크 산화막(16)을 이용하여 식각 마스크로하여 텅스텐 실리사이드막(15)과 폴리실리콘막(14)을 식각하여 폴리사이드 구조의 비트라인(BL2)을 형성한다.
그러나, 랜딩 플러그 폴리실리콘막 형성을 위한 CMP의 진행시 파티클이 많이 발생되기 때문에, 이러한 파티클을 제거하기 위하여 CMP의 진행 후 세정 공정이 진행되는데, 이때 비트라인이 형성되지 않는 부분의 워드라인(WL1, WL2) 사이의 제 1 절연막(13A)의 손실이 야기되어 단차가 발생되고 이러한 단차는 후속막에서도 계속유지된다.
이에 따라, 산화막 마스크(16)의 형성시 단차부분에 산화막의 잔류물이 남게되고, 이러한 잔류물을 완전히 제거하기 위하여 식각타겟(etch target)을 증가시키면 마스크 산화막(16) 형성시 사용되는 감광막(미도시)의 노칭(notching)이 발생되어 후속공정에 악영향을 미치게 된다. 또한, 이러한 산화막의 잔류물은 후속 비트라인 공정시 배리어로 작용하여, 비트라인(BL2)의 형성 후에도 도 2, 도 3a 및 도 3b에 도시된 바와 같이, 제 2 절연막(13B)의 단차부분에 비트라인 물질의 잔류물 (R)이 남게되어 비트라인 사이가 브리지가 발생된다. 또한, 이러한 잔류물(R)을 제거하기 위하여 식각타겟을 증가시켜 과도 식각하여도 완전히 제거되지 않을 뿐만 아니라, 마스크 산화막(16)의 손실이 더욱 증가되어 심하면 비트라인이 노출될 수 있어 이후에 형성될 캐패시터의 스토리지 전극과 브리지 발생확률을 증가시키게 된다.
또한, 고집적화에 따른 비트라인 콘택홀 크기의 감소로 인한 텅스텐 실리시아드막(15)의 열악한 스텝 커버리지(step coverage)에 의해, 도 2 및 도 4에 도시된 바와 같이, 보이드(V)가 발생되어 소자의 특성 및 신뢰성이 저하되는 문제가 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 비트라인이 형성되지 않는 부분의 워드라인 사이의 제 1 절연막 상에 단차 부분에 식각 잔류물이 남는 것을 방지하여 비트라인 사이에 브리지가 발생되는 것을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 있다.본 발명의 다른 목적은 비트라인 형성시 콘택홀 내에 보이드 발생을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라 측벽에 스페이서가 구비된 다수개의 워드라인이 형성되고, 비트라인 예정영역의 상기 일부 워드라인 사이에는 랜딩 플러그 폴리실리콘막이 형성되고 다른 워드라인 사이에는 제 1 절연막이 형성되며, 상기 제 1 절연막의 표면에 소정의 단차가 구비된 기판을 제공하는 단계; 상기 기판 전면에 상기 다수 개의 워드라인, 제 1 절연막 및 랜딩 플러그 폴리실리콘막을 덮도록 제 2 절연막을 형성하는 단계; 상기 랜딩 플러그를 상기 폴리실리콘막이 노출되도록 식각하여 비트라인용 콘택홀을 형성하는 단계; 상기 제 2 절연막 상에 상기 콘택홀을 매립하여 상기 랜딩 플러그와 접촉되도록 비트라인용 폴리실리콘막을 원하는 두께 보다 두껍게 형성하는 단계; 상기 폴리실리콘막을 원하는 두께가 되도록 전면 식각하여 표면을 평탄화하는 단계; 상기 전면식각되어 평탄화된 폴리실리콘막 상부에 금속 실리사이드막을 형성하는 단계; 상기 금속 실리사이드막 상부의 상기 랜딩 플러그와 대응하는 부분에 마스크 산화막을 형성하는 단계; 및 상기 마스크 산화막을 식각 마스크로하여 상기 금속 실리사이드막 및 폴리실리콘막을 패터닝하여 비트라인을 형성하는 단계를 포함한다.
본 실시예에서, 비트라인용 폴리실리콘막은 1,500 내지 2,500Å의 두께로 형성하고, 전면식각시 폴리실리콘막이 800 내지 1,000Å의 두께만큼 남도록 한다.
또한, 전면식각은 등방성식각이나 비등방성 식각, 또는 화학기계연마로 진행하는데, 여기서 비등방성 식각은 바이어스 파워를 O으로 하고, 압력을 50mTorr 이상으로 하고, 웨이퍼와 챔버 최상부 거리를 5㎝이상으로 조절하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 단면도로서, 도 1의 A-A' 선에 따른 단면도이다.
도 5a를 참조하면, 반도체 기판(30) 상에 다수개의 워드라인(WL1, WL2, WL3, WL4)을 형성하고, 워드라인(WL1, WL2, WL3, WL4)의 측벽에 스페이서(31)를 각각 형성한다. 그런 다음, 기판 전면에 제 1 절연막(33A)을 증착하고 비트라인이 형성되는 워드라인(WL3, WL4) 사이의 기판이 노출되도록 식각하여 랜딩 플러그용 콘택홀을 형성한다. 상기 콘택홀에 매립되도록 폴리실리콘막을 증착하고, 워드라인 (WL3, WL4)과의 절연을 위하여 워드라인(WL3, WL4)이 노출되도록 CMP로 폴리실리콘막 및 제 1 절연막(33A)를 전면 식각하여 랜딩 플러그 폴리실리콘막(32)을 형성한다.
그런 다음, CMP의 진행시 발생된 파티클등을 제거하기 위하여 세정공정을 진행하는데, 이때 제 1 절연막(33A)의 손실로 인하여 도 5a에 도시된 바와 같이, 워드라인(WL1, WL2) 사이에 단차가 발생된다. 그리고 나서, 기판 전면에 제 2 절연막 (33B)을 형성하고, 랜딩 플러그 폴리실리콘막(12)이 노출되도록 제 2 절연막(33B)을 식각하여 비트라인용 콘택홀을 형성한다. 이때, 워드라인(WL1, WL2) 사이의 제 2 절연막(33B)에서도 제 1 절연막(33A)에 의한 단차가 유지된다. 그런 다음, 상기 콘택홀에 매립되도록 제 2 절연막(33B) 상에 비트라인용 도핑된 폴리실리콘막(34)을 1,500 내지 2,500Å의 두께로 두껍게 형성한다. 이때, 비트라인용 도핑된 폴리실리콘막(34)은 두껍게 형성되므로 콘택홀을 완전히 매립하고 제 2 절연막(33B)의 단차부분도 채워 표면이 평탄해진다.
그 후, 도 5b에 도시된 바와 같이, 폴리실리콘막(34)을 800 내지 1,000Å의 두께만큼 남도록 전면식각하여 표면을 평탄화시킨다. 여기서, 전면식각은 등방성식각이나 비등방성 식각, 또는 CMP로 진행하는데, 예컨대 비등방성 식각은 바이어스 파워(bias power)를 O으로 하고, 압력을 50mTorr 이상의 고압력, 바람직하게 50 내지 100mTorr로 조절하고, 웨이퍼와 챔버 최상부 거리를 5㎝이상, 바람직하게 5 내지 10㎝ 정도로 조절하여 진행한다.
도 5c를 참조하면, 전면식각된 폴리실리콘막(34A) 상부에 금속실리사이드막으로서 텅스텐 실리사이드막(35)을 형성한다. 이때, 폴리실리콘막(34A)에 의해 비트라인용 콘택홀이 완전히 채워지기 때문에 종래와 같은 보이드가 발생되지 않는다. 그런 다음, 도 5d에 도시된 바와 같이. 텅스텐 실리사이드막(35) 상부에 산화막(36)을 증착하고, 그 상부에 감광막(37)을 도포한다.
도 5e를 참조하면, 포토리소그라피로 감광막(37)을 노광 및 현상하여 감광막 패턴(37A)을 형성하고, 감광막 패턴(37A)을 식각 마스크로하여 텅스텐 실리사이드막(35)이 노출되도록 산화막(36)을 식각하여 마스크 산화막(36A)을 형성한다. 이때, 텅스텐 실리사이드막(35)의 노출된 표면에 마스크 산화막(36A)의 잔류물이 발생되지 않는다. 도 5f를 참조하면, 공지된 방법으로 감광막 패턴(37A)을 제거하고, 마스크 산화막(36A)을 식각 마스크로 하여 텅스텐 실리사이드막(35) 및 폴리실리콘막(34A)를 식각하여 폴리사이드 구조의 비트라인(BL2)을 형성한다. 이 때, 워드라인(WL1, WL2) 사이의 제 2 절연막(33B)에 형성된 단차 부분에 도핑된 폴리실리콘의 잔류물이 남지 않게 된다.
상기한 본 발명에 의하면, 비트라인용 콘택홀을 폴리실리콘막으로 완전히 매립하고 표면을 평탄화시켜 텅스텐 실리사이드막 및 폴리실리콘막을 식각하여 비트라인을 형성하므로 이 비트라인이 형성되지 않는 워드라인 사이의 제 2 절연막에 형성된 단차 내에 잔류물 발생이 방지된다. 이에 따라, 잔류물 제거로 인하여 비트라인 사이에 브리지가 발생되는 것을 방지할 수 있다. 또한, 폴리실리콘막으로 비트라인용 콘택홀을 완전히 채우기 때문에 콘택홀 내에 보이드 발생이 효과적으로 방지된다. 따라서, 소자의 특성 및 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
도 1은 일반적인 워드라인과 비트라인의 레이아웃을 나타낸 평면도.
도 2는 종래의 반도체 소자의 비트라인 형성방법을 설명하기 위한 단면도.
도 3a 및 도 3b는 종래의 비트라인 형성시 발생되는 잔류물을 나타낸 평면도 및 단면도.
도 4는 종래의 비트라인 형성시 발생되는 보이드를 나타낸 단면도.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명0
30 : 반도체 기판 31 : 스페이서
32 : 랜딩 플러그 폴리실리콘막
33A, 33B : 제 1 및 제 2 절연막
34, 34A : 폴리실리콘막
35, 35A : 텅스텐 실리사이드막
36A : 마스크 산화막 37A : 감광막 패턴
WL1, WL2, WL3, WL4 : 워드라인
BL1, BL2, BL3, BL4 : 비트라인

Claims (5)

  1. 측벽에 스페이서가 구비된 다수개의 워드라인이 형성되고, 비트라인 예정영역의 상기 일부 워드라인 사이에는 랜딩 플러그 폴리실리콘막이 형성되고 다른 워드라인 사이에는 제 1 절연막이 형성되며, 상기 제 1 절연막의 표면에 소정의 단차가 구비된 기판을 제공하는 단계;
    상기 기판 전면에 상기 다수 개의 워드라인, 제 1 절연막 및 랜딩 플러그 폴리실리콘막을 덮도록 제 2 절연막을 형성하는 단계;
    상기 랜딩 플러그를 상기 폴리실리콘막이 노출되도록 식각하여 비트라인용 콘택홀을 형성하는 단계;
    상기 제 2 절연막 상에 상기 콘택홀을 매립하여 상기 랜딩 플러그와 접촉되도록 비트라인용 폴리실리콘막을 원하는 두께 보다 두껍게 형성하는 단계;
    상기 폴리실리콘막을 원하는 두께가 되도록 전면 식각하여 표면을 평탄화하는 단계;
    상기 전면식각되어 평탄화된 폴리실리콘막 상부에 금속 실리사이드막을 형성하는 단계;
    상기 금속 실리사이드막 상부의 상기 랜딩 플러그와 대응하는 부분에 마스크 산화막을 형성하는 단계; 및
    상기 마스크 산화막을 식각 마스크로하여 상기 금속 실리사이드막 및 폴리실리콘막을 패터닝하여 비트라인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 비트라인용 폴리실리콘막을 1,500 내지 2,500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 폴리실리콘막을 800 내지 1,000Å의 두께만큼 남도록 전면식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 2 항에 있어서, 상기 전면식각은 등방성식각이나 비등방성 식각, 또는 화학기계연마로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 비등방성 식각은 바이어스 파워를 O으로 하고, 압력을 50mTorr 이상으로 하고, 웨이퍼와 챔버 최상부 거리를 5㎝이상으로 조절하여 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR10-1999-0023178A 1999-06-21 1999-06-21 반도체 소자의 제조방법 KR100532941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0023178A KR100532941B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0023178A KR100532941B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010003047A KR20010003047A (ko) 2001-01-15
KR100532941B1 true KR100532941B1 (ko) 2005-12-02

Family

ID=19593741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0023178A KR100532941B1 (ko) 1999-06-21 1999-06-21 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100532941B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713927B1 (ko) * 2006-02-03 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427718B1 (ko) * 2002-06-29 2004-04-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20040050517A (ko) * 2002-12-10 2004-06-16 주식회사 하이닉스반도체 반도체소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153689A (en) * 1988-09-14 1992-10-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having bit lines formed of an interconnecting layer of lower reflectance material than the material of the word lines
US5798544A (en) * 1994-04-22 1998-08-25 Nec Corporation Semiconductor memory device having trench isolation regions and bit lines formed thereover

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153689A (en) * 1988-09-14 1992-10-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having bit lines formed of an interconnecting layer of lower reflectance material than the material of the word lines
US5798544A (en) * 1994-04-22 1998-08-25 Nec Corporation Semiconductor memory device having trench isolation regions and bit lines formed thereover

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713927B1 (ko) * 2006-02-03 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20010003047A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US5897372A (en) Formation of a self-aligned integrated circuit structure using silicon-rich nitride as a protective layer
US20050085072A1 (en) Formation of self-aligned contact plugs
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
US6602773B2 (en) Methods of fabricating semiconductor devices having protected plug contacts and upper interconnections
US6808975B2 (en) Method for forming a self-aligned contact hole in a semiconductor device
US6723655B2 (en) Methods for fabricating a semiconductor device
US6924229B2 (en) Method for forming a semiconductor device with a hard mask layer formed over a bit line to protect the bit line during subsequent etching steps
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
KR100616499B1 (ko) 반도체소자 제조 방법
KR100532941B1 (ko) 반도체 소자의 제조방법
KR100505443B1 (ko) 반도체소자 제조방법
KR100207535B1 (ko) 반도체장치의 비트라인 형성방법
US7109080B2 (en) Method of forming capacitor over bitline contact
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR100564429B1 (ko) 랜딩 플러그 제조 방법
KR100682166B1 (ko) 반도체 소자의 제조방법
KR100532393B1 (ko) 다층의 절연막을 동시에 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법
KR100709447B1 (ko) 반도체소자의 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100875659B1 (ko) 반도체 소자의 콘택 형성방법
KR100942981B1 (ko) 반도체소자 제조 방법
KR100239901B1 (ko) 반도체장치의 콘택 형성방법
KR20060029007A (ko) 반도체 소자 제조 방법
KR20070055880A (ko) 반도체 소자 제조방법
KR20080069428A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee