DE10051909A1 - Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolatorgebietes in einem Halbleiterkörper für solchen Randabschluss - Google Patents
Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolatorgebietes in einem Halbleiterkörper für solchen RandabschlussInfo
- Publication number
- DE10051909A1 DE10051909A1 DE2000151909 DE10051909A DE10051909A1 DE 10051909 A1 DE10051909 A1 DE 10051909A1 DE 2000151909 DE2000151909 DE 2000151909 DE 10051909 A DE10051909 A DE 10051909A DE 10051909 A1 DE10051909 A1 DE 10051909A1
- Authority
- DE
- Germany
- Prior art keywords
- trenches
- edge
- region
- semiconductor
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000007789 sealing Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000012212 insulator Substances 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 13
- 230000006835 compression Effects 0.000 claims description 5
- 238000007906 compression Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000012774 insulation material Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 33
- 230000003647 oxidation Effects 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000005684 electric field Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000007688 edging Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 airgel Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
Die Erfindung betrifft einen Randabschluss für ein Hochvolt-Halbleiterbauelement, bei dem der Ort der Krümmung und Verdichtung von Äquipotentiallinien (9) in ein vertikal verlaufendes Isolatorgebiet (6) verlegt ist. Außerdem bezieht sich die Erfindung auf ein Verfahren zum Herstellen eines solchen Isolatorgebietes (6) durch Ätzen, thermisches Oxidieren und Verfüllen von wenigstens zwei Gräben (10').
Description
Die vorliegende Erfindung betrifft einen Randabschluss für
ein Hochvolt-Halbleiterbauelement nach dem Oberbegriff des
Patentanspruches 1. Außerdem bezieht sich die vorliegende Er
findung auf ein Verfahren zum Herstellen eines Isolatorgebie
tes, wie dieses vorzugsweise bei einem solchen Randabschluss
verwendet wird.
Hochvolt-Halbleiterbauelemente erfordern aufwendige Randkon
struktionen, wenn sie eine Spannungsfestigkeit von einigen
hundert Volt (z. B. 600 bis 900 V) erreichen sollen. Beispiele
für solche Hochvolt-Halbleiterbauelemente sind SIPMOS- und
IGBT-Leistungstransistoren (SIPMOS = Silizium-Power-MOS; IGBT
= Bipolartransistor mit isoliertem Gate) sowie Hochvolt-
Dioden.
Bei Hochvolt-Halbleiterbauelementen ist es die Hauptaufgabe
des Randabschlusses, also eines Hochvolt-Chiprandes, die
elektrische Feldstärke im Bereich zwischen dem aktiven Gebiet
bzw. Zellenfeld des Halbleiterbauelementes und dessen Säge
kante so zu steuern, dass ein verfrühter Durchbruch im Sperr
fall des Halbleiterbauelementes sicher vermieden wird. Hierzu
darf im Chiprand die elektrische Feldstärke jedenfalls nicht
die maximalen Werte übersteigen, welche im aktiven Gebiet des
Halbleiterbauelementes auftreten können. Um dies zu errei
chen, müssen im Sperrfall die Äquipotentiallinien im Bereich
des Chiprandes definiert aus dem Innern des Bauelementes an
dessen Oberfläche geführt werden. Diese Führung der Äquipo
tentiallinien und damit des Verlaufes des elektrischen Feldes
wird auch als Äquipotentiallinien- bzw. -Feldlinien-Manage
ment bezeichnet.
Dieses Äquipotentiallinien- bzw. - Feldlinien-Management muss
so ausgeführt werden, dass Krümmung und Dichte der Äquipoten
tiallinien keine Überhöhungen des elektrischen Feldes verur
sachen, welche das Bauelement in einen vorzeitigen Spannungs
durchbruch bringen, also in einen Avalanche-Durchbruch im
Halbleitermaterial, vorzugsweise Silizium, und in einen di
elektrischen Durchbruch in Isolier- und Passivierungsschich
ten, wie insbesondere in Siliziumdioxidschichten.
Eine weitere Aufgabe des Randabschlusses liegt in der Ab
schirmung des äußeren Chipbereiches des Halbleiterbauelemen
tes gegen elektrische Ladungen und chemische Einflüsse, wel
che lokale Feldstärkeerhöhungen und damit eine Erniedrigung
der maximalen Sperrspannung bewirken können.
Seit geraumer Zeit werden intensiv Kompensationsbauelemente
der sogenannten CoolMOS-Reihe entwickelt, bei denen es sich
um vertikale Leistungstransistoren handeln kann, für welche
das Produkt aus deren Einschaltwiderstand Ron und aktiver
Chipfläche A mittels des Kompensationsprinzips optimiert ist.
Bei diesen Leistungstransistoren liegen im ausgeschalteten
Zustand die zu sperrenden Spannungen in der Größenordnung von
600 bis 800 V.
Bei Kompensationsbauelementen kompensieren sich beispielswei
se in einer epitaktischen Schicht elektrische Bereiche entge
gengesetzter Dotierung gegenseitig, so dass eine quasi-in
trinsische Schicht auf einem hochdotierten Substrat entsteht.
Beispielsweise p-dotierte Kompensationssäulen werden so auf
dem Substrat mittels der sogenannten Aufbautechnik über meh
rere Epitaxie- und Implantationszyklen in einem sonst n-
leitenden Gebiet erzeugt, wobei die Ladungsbilanz lokal über
die Fläche der Implantationsöffnungen gesteuert wird.
Bei den Kompensationsbauelementen kann aufgrund der Optimie
rung des Produktes Ron × A ein bestimmter Einschaltwiderstand
mit einer kleineren aktiven Fläche A realisiert werden, als
dies bei herkömmlichen Leistungs-MOSFETs der Fall ist. Dies
bedeutet aber, dass bei den Kompensationsbauelementen der an
teilsmäßige Flächenverbrauch für den Randabschluss deutlich
stärker ins Gewicht fällt. So gibt es nämlich Kompensations
bauelemente, bei denen bis zu 50% der Gesamtfläche des je
weiligen Bauelementes für den Randabschluss benötigt werden.
Bisher werden für den Randabschluss von Hochvolt-Halbleiter
bauelementen schon seit langem verschiedene Maßnahmen vorge
schlagen, wie Feldplatten, Guard- bzw. Schutzringe, Junction
Termination Extension (JTE), semilsolierendes polykristalli
nes Silizium (SIPOS), reduziertes Oberflächenfeld (RESURF)
und Dioden-Sequenz (vgl. beispielsweise US 5 113 237, US 5 714 396,
US 5 486 718, US 5 266 831, EP 0 436 171 B1, DE 69 00 5805 T2,
US 4 927 772, DE 195 31 369 A1). Alle diese
bekannten Varianten von Randabschlüssen sind durch einen ho
hen Flächenbedarf gekennzeichnet. So benötigt beispielsweise
eine Feldplattenkonstruktion mit einem Polsteroxid für ein
Halbleiterbauelement mit einer Spannungsfestigkeit von etwa
600 V eine Breite des Randabschlusses von etwa 200 bis
250 µm. Für Halbleiterchips der CoolMOS-Reihe bedeutet dies,
dass bis zu 50% der gesamten Fläche eines solchen Halblei
terbauelementes für den Randabschluss aufgewendet werden
muss. Neben einem solchen hohen Flächenverbrauch weisen die
obigen bekannten Maßnahmen aber noch weitere Nachteile auf:
Guard-Ringe zeigen eine starke Abhängigkeit von der Dotierung
des Halbleitersubstrates und von Grenzflächenladungen. Bei
SIPOS-Randabschlüssen, die auf hochohmigen polykristallinen
Siliziumschichten beruhen, beeinflusst eindringende Feuchtig
keit den Filmwiderstand dieser Schichten und damit das Durch
bruchsverhalten. Außerdem sind SIPOS-Randabschlüsse aufgrund
einer großen RC-Konstanten der hochohmigen polykristallinen
Siliziumschichten für schnelle Schaltvorgänge ungeeignet.
Der große Flächen- bzw. Platzbedarf der für Randabschlüsse
bisher eingesetzten Maßnahmen kommt letztlich dadurch zustan
de, dass die Äquipotentiallinien allgemein ihre Krümmung zum
größten Teil im Halbleiterkörper, also vorzugsweise in Sili
zium, erfahren, um aus dem Bauelement heraus an die Oberflä
che des Halbleiterkörpers geführt zu werden. Eine Krümmung
der Äquipotentiallinien im Halbleiterkörper ist aber mit ei
ner Erhöhung des elektrischen Feldes verbunden. Übersteigt
diese den kritischen Wert im jeweiligen Halbleitermaterial,
also insbesondere im Silizium, so kommt es zu dem bereits er
wähnten Avalanche-Durchbruch. Um nun den Krümmungsradius
niedrig zu halten, ist bei den bisherigen Randabschlüssen in
lateraler Richtung eine erhebliche Ausdehnung notwendig.
Ein bestehender Randabschluss kann beispielsweise ausgehend
von einer Gate-Kontaktierung drei Feldplatten in der Nähe der
Oberfläche eines Siliziumkörpers haben, wobei die Dicke des
zwischen diesen Feldplatten und der Oberfläche des Silizium
körpers liegenden Siliziumdioxids von innen nach außen zum
Rand hin stufenweise zunimmt. Mit einer solchen Randkonstruk
tion kann erreicht werden, dass die Äquipotentiallinien im
Silizium in einem sanften Bogen zur Oberfläche des Silizium
körpers geführt sind. In der horizontal verlaufenden Silizi
umdioxidschicht verdichten sich dann die Äquipotentiallinien.
Maximal auftretende Feldstärken bei einem solchen Randab
schluss, der eine Breite von etwa 150 µm hat, betragen etwa
250 kV/cm in Silizium und etwa 700 kV/cm in Siliziumdioxid
und liegen damit ausreichend unterhalb der kritischen Werte
von 300 kV/cm für Silizium und 4500 kV/cm für Siliziumdioxid.
Es ist Aufgabe der vorliegenden Erfindung, einen Randab
schluss für Hochvolt-Halbleiterbauelemente zu schaffen, der
sich durch einen geringen Flächenbedarf auszeichnet und ein
fach herstellbar ist; außerdem soll ein Verfahren zum Her
stellen eines Isolatorgebietes in einem Halbleiterkörper an
gegeben werden, das vorzugsweise in einem solchen Randab
schluss verwendet werden kann.
Diese Aufgabe wird erfindungsgemäß durch einen Randabschluss
mit den Merkmalen des Patentanspruches 1 bzw. durch ein Ver
fahren mit den Merkmalen des Patentanspruches 10 gelöst.
Bei dem erfindungsgemäßen Randabschluss ist der Ort der Krüm
mung und der Verdichtung der Äquipotentiallinien primär in
ein vorzugsweise vertikal verlaufendes Isolatorgebiet aus
beispielsweise Siliziumdioxid verlegt. Damit wird in vorteil
hafter Weise ausgenutzt, dass die Durchbruchsfeldstärke des
das Isolatorgebiet bildenden Isolators einen deutlich höheren
Wert besitzt als das den Halbleiterkörper bildende Halblei
termaterial, wie insbesondere Silizium. Diese höhere Durch
bruchsfeldstärke erlaubt stärkere Krümmungen und Verdichtun
gen der Äquipotentiallinien, wodurch sich eine beträchtliche
Verringerung des Flächenbedarfs erreichen läßt.
Der erfindungsgemäße Randabschluss zeichnet sich gegenüber
dem Stand der Technik speziell durch die folgenden Vorteile
aus:
Zunächst kann der erfindungsgemäße Randabschluss infolge des vertikal verlaufenden Isolatorgebietes, das zusätzlich noch mit einer vertikalen Feldplatte versehen sein kann, äußerst schmal gestaltet werden, so dass im Vergleich mit herkömmli chen Randabschlüssen deutlich weniger Fläche auf einem Halb leiterchip verbraucht wird. So hat bei einem Bauelement mit einer Spannungsbelastbarkeit bis etwa 600 V das Isolationsge biet des Randabschlusses mit einer der Feldplatte in latera ler Richtung lediglich eine Breite von etwa 15 bis 20 µm, so dass sich Randbreiten von insgesamt weniger als 50 µm reali sieren lassen, was die Chipkosten für Halbleiterbauelemente deutlich verringert.
Zunächst kann der erfindungsgemäße Randabschluss infolge des vertikal verlaufenden Isolatorgebietes, das zusätzlich noch mit einer vertikalen Feldplatte versehen sein kann, äußerst schmal gestaltet werden, so dass im Vergleich mit herkömmli chen Randabschlüssen deutlich weniger Fläche auf einem Halb leiterchip verbraucht wird. So hat bei einem Bauelement mit einer Spannungsbelastbarkeit bis etwa 600 V das Isolationsge biet des Randabschlusses mit einer der Feldplatte in latera ler Richtung lediglich eine Breite von etwa 15 bis 20 µm, so dass sich Randbreiten von insgesamt weniger als 50 µm reali sieren lassen, was die Chipkosten für Halbleiterbauelemente deutlich verringert.
Die Geometrie eines vertikal verlaufenden Isolatorgebietes,
das gegebenenfalls mit einer vertikalen Feldplatte versehen
ist, eröffnet neue Möglichkeiten für die Gestaltung von akti
ven Bereichen eines Halbleiterbauelementes. So kann der er
findungsgemäße Randabschluss ohne weiteres bei Streifenzellen
eingesetzt werden, die quer über das gesamte Bauelement ver
laufen und durch das vertikale Isolatorgebiet begrenzt sind.
Derzeit bei Bauelementen der CoolMOS-Baureihen verwendete
Randabschlüsse erlauben keine solchen Streifenzellen. Dies
folgt allein aus der Tatsache, dass bei der derzeitigen Cool-
MOS-Technologie für die Kompensationssäulen im Randbereich
das halbe Zellraster verwendet werden muss, um die geforderte
Spannungsfestigkeit des Randabschlusses zu erreichen.
Der erfindungsgemäße Randabschluss ist unempfindlich gegen
über Ionen aus Verunreinigungen. Bei intakter Metallisierung
können an sich unerwünschte Ladungen nur an Stellen eindrin
gen, an denen die Metallisierung strukturiert ist und insbe
sondere unterbrochene Bereiche hat. Bei dem erfindungsgemäßen
Randabschluss ist die Metallisierung nur direkt über dem ver
tikal verlaufenden Isolatorgebiet unterbrochen. In diesem Ge
biet eindringende Ionen erfahren im Sperrfall durch ein hori
zontal verlaufendes elektrisches Feld im Isolatorgebiet eine
Kraft in Richtung auf die Metallisierung. Ladungen, die im
eingeschalteten Zustand des Bauelementes von den Kanten der
Metallisierung weg diffundieren, üben ihren Einfluss haupt
sächlich auf den Feldverlauf im Isolatorgebiet und nicht im
Halbleitermaterial, insbesondere Silizium, des Halbleiterkör
pers aus. Im Isolatormaterial ist diese Störung aber von un
tergeordneter Bedeutung und wirkt sich nicht negativ auf die
Zuverlässigkeit der Durchbruchsfestigkeit aus.
Bei dem erfindungsgemäßen Randabschluss ist also durch die
Verwendung des vertikal verlaufenden Isolatorgebietes mit ei
ner vertikal angeordneten Feldplatte der Flächenbedarf deut
lich reduziert. Der Randabschluss ist weiterhin mit Streifen
transistorzellen kompatibel. Nachteilhafte Auswirkungen von
Verunreinigungen und anderen freien Ladungen auf die Span
nungsfestigkeit bzw. das Durchbruchsverhalten des Halbleiter
bauelementes sind praktisch ausgeschlossen. Ein Durchbruch
des Halbleiterbauelementes im Randbereich kann zuverlässig
verhindert werden.
Der erfindungsgemäße Randabschluss erlaubt so mit Hilfe des
vertikal verlaufenden Isolatorgebietes, gegebenenfalls er
gänzt durch eine Feldplatte, einen Abbau der elektrischen
Spannung zwischen Source (oder Drain) und Sägekante auf eng
stem Raum, wobei die Durchbruchsfestigkeit des Randbereiches
gewährleistet bleibt. Eine Kombination einer vertikalen Feld
platte mit einer horizontalen Feldplatte kann in vorteilhaf
ter Weise dazu beitragen, die Äquipotentiallinien auf ihrem
Weg zum Chiprand möglichst lange ohne Krümmung bzw. Verdich
tung verlaufen zu lassen.
Mit dem erfindungsgemäßen Verfahren zum Herstellen eines Iso
latorgebietes lassen sich solche Isolatorgebiete mit großer
lateraler sowie noch größerer vertikaler Ausdehnung erzeugen.
So kann die Breite bzw. laterale Ausdehnung dieser Isolatorgebiete
einige 10 µm betragen, während ihre vertikale Abmes
sung einige 10 µm bis einige 100 µm aufweisen kann.
Die Isolatorgebiete sind in aktive Bereiche des Halbleiterma
terials eingebettet und wirken als Isolation zwischen kri
stallinen Bereichen. Die Isolatorgebiete können mit ihren
großen vertikalen und lateralen Abmessungen auch in anderen
Halbleiterbauelementen als Hochvolt-Halbleiterbauelementen
bzw. deren Randabschluss eingesetzt werden. Beispiele für
noch andere Verwendungsmöglichkeiten sind Produkte aus dem
Bereich der Mikromechanik.
Abweichend von den bisher üblichen Lösungsansätzen bei der
Bildung von Isolatorgebieten, nämlich der thermischen Oxida
tion von offenliegenden Halbleiterflächen einerseits und der
Graben- bzw. Trenchätzung und thermischen Oxidation bzw. Ab
scheidung von Isolatormaterialien im Trench andererseits wer
den bei dem erfindungsgemäßen Verfahren Trenches bzw. Gräben,
die durch schmale Stege voneinander getrennt sind, in einen
Halbleiterkörper eingebracht. Diese Trenches und Stege werden
unter Vorgabe geeigneter Oxidationsparameter, wie Temperatur,
Gasatmosphäre und Zeit, so dimensioniert, dass die Stege
vollständig durch das entstehende Isolatorgebiet konsumiert
werden und die Trenche durch die auf den Trenchseitenwänden
entstehenden Isolatorschichten gerade vollständig gefüllt
sind. Mit anderen Worten, bei dem erfindungsgemäßen Verfahren
werden zahlreiche, relativ dünne Isolatorschichten in latera
ler Richtung miteinander "aufaddiert".
Das erfindungsgemäße Verfahren erlaubt die Herstellung von
Isolatorgebieten mit großen lateralen und vertikalen Abmes
sungen und kommt ohne aufwendige konforme Abscheideprozesse
aus, da die thermische Oxidation der Stege ausreichend ist.
Bei entsprechender Dimensionierung der Trenches und der Stege
können mechanische Verspannungen und Rissbildungen praktisch
ausgeschlossen werden.
Bei dem erfindungsgemäßen Verfahren können ohne weiteres Grä
ben und Stege im Halbleiterkörper so definiert, geätzt und in
lateraler Richtung dimensioniert werden, dass bei vorgegebe
nen Oxidationsparametern die Halbleiterstege vollständig kon
sumiert werden und die Gräben bzw. Trenches ganz oder teil
weise zuwachsen. Dabei können die Trenches bzw. Gräben auch
relativ breit ausgeführt werden. In diesem Fall kann ein Ab
scheideverfahren zusätzlich angewandt werden, um im Trench
verbleibende Restöffnungen zu verschließen. Durch Kombination
mit einem LOCOS-Verfahren (LOCOS = lokale Oxidation von Sili
zium) kann verhindert werden, dass die gesamte Oberfläche des
Halbleiterkörpers einer Oxidation unterworfen ist.
Hinsichtlich Anzahl, Anordnung und Ausführung der Stege und
Trenches bestehen keine Einschränkungen: diese können viel
mehr beliebig gestaltet werden, solange eine vollständige
Konsumierung der Stege und ein mehr oder weniger komplettes
Zuwachsen der Trenches bzw. Gräben gewährleistet sind. Es ist
sogar möglich, eine gesamte Hauptoberfläche eines Halbleiter
körpers bzw. -chips mit Stegen und Trenches zu überziehen, um
so ein durchgehendes Isolatorgebiet auf dieser Hauptoberflä
che des Halbleiterkörpers entstehen zu lassen. Bezüglich der
Tiefe der Gräben bzw. Trenches, also der vertikalen Abmessung
des Isolatorgebietes, bestehen keine Einschränkungen. Im Ex
tremfall ist es sogar möglich, den Halbleiterkörper insgesamt
mit den Gräben oder Trenches durchzuätzen.
Das erfindungsgemäße Verfahren ist nicht auf Silizium als
Halbleitermaterial begrenzt. Es kann vielmehr auch bei allen
anderen Materialien erfolgreich eingesetzt werden, bei denen
durch thermische Behandlung, also durch Reaktionen mit der
Gasphase, Oberflächenschichten entstehen, die vorzugsweise
für eine elektrische Isolation geeignet sind. Bei der Bildung
dieser Oberflächenschichten muss allerdings Halbleitermateri
al konsumiert werden.
Besonders vorteilhaft wird das erfindungsgemäße Verfahren zur
Herstellung eines Randabschlusses mit einem vertikal verlau
fenden Isolatorgebiet angewandt.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung zur Erläuterung des
Prinzips des erfindungsgemäßen Randabschlusses
mit einer vertikalen Isolations-/Feldplatten
struktur, bei der der Ort der Krümmung der Äqui
potentiallinien in ein Isolatorgebiet verlagert
ist,
Fig. 2 ein Ausführungsbeispiel des erfindungsgemäßen
Randabschlusses, bei dem als vertikale Feldplatte
nichtladungskompensiertes epitaxiales Silizium
dient,
Fig. 3 ein Ausführungsbeispiel des erfindungsgemäßen
Randabschlusses, bei dem ein Trench nicht voll
ständig mit Isolatormaterial gefüllt ist,
Fig. 4 ein Ausführungsbeispiel des erfindungsgemäßen
Randabschlusses mit einer in ein Isolatorgebiet
eingelagerten polykristallinen Siliziumelektrode,
Fig. 5 ein Ausführungsbeispiel des erfindungsgemäßen
Randabschlusses mit einem Dual-Trench-System, bei
dem Silizium zwischen den beiden Isolatortrenches
ladungskompensiert ist und nichtladungskompen
siertes Silizium zwischen dem äußeren Trench und
einer Sägekante eine vertikale Feldplatte bildet,
Fig. 6 bis 8 Schnittbilder zur Erläuterung eines Ausfüh
rungsbeispiels des erfindungsgemäßen Verfahrens,
Fig. 9 und 10 schematische Schnittdarstellungen eines Halb
leiterkörpers bzw. Wafers vor und nach der Oxida
tion von Stegen,
Fig. 11 und 12 eine schematische Draufsicht bzw. Schnittdar
stellung von geätzten Trenches und
Fig. 13 und 14 zwei schematische Schnittdarstellungen, die
die Herstellung einer "Oxidwand" vor und nach der
Oxidation gemäß dem erfindungsgemäßen Verfahren
veranschaulichen.
Fig. 1 zeigt einen Randabschluss eines vertikalen Halbleiter
bauelementes mit einem n--leitenden Halbleiterkörper 1, in
dessen Oberfläche zwei p+-leitende Gebiete 2, 3 als Guard-
Ringe eingelagert sind, die ihrerseits von einer Feldplatte 4
umgeben sind. Bei den p+-leitenden Gebieten 3 und gegebenen
falls auch 2 kann es sich auch um Bereiche der letzten akti
ven Zelle(n) des Halbleiterbauelementes handeln. Auch können
die Gebiete 2, 3 den gleichen Leitungstyp wie der Halbleiter
körper 1 aufweisen, aber höher als dieser dotiert sein. Gege
benenfalls kann auch ein Gebiet n+- und das andere Gebiet p+-
dotiert sein. Die Feldplatte 4 ist durch eine Isolatorschicht
5 aus beispielsweise Siliziumdioxid von dem n--leitenden
Halbleiterkörper bzw. von dem p+-leitenden Gebiet 2 getrennt.
Am Ende der Feldplatte 4 beginnt ein Isolatorgebiet 6, das
eine laterale Breite d und eine vertikale Tiefe D hat. Dieses
Isolatorgebiet 6 besteht vorzugsweise aus Siliziumdioxid. An
das Isolatorgebiet 6 schließt sich noch eine vertikale Feld
platte 7 an, die auf gleichem Potential +U, wie die der Feld
platte 4 gegenüberliegende Rückseite des Halbleiterkörpers 1
liegt. Zwischen der Feldplatte 4 und dem Isolatorgebiet 6
kann auch ein kleiner Abstand sein, so daß der Halbleiterkör
per 1 bis zur Oberfläche reicht. Gleiches gilt auch für das
Isolatorgebiet 6 und die Feldplatte 7. Die Gebiete 2, 3 sowie
die Feldplatte 4 liegen auf Bezugspotential (Ground).
Die aktiven Bereiche des Halbleiterbauelementes liegen in der
Fig. 1 links von der gezeigten Darstellung, welche auf ihrem
rechten Rand noch eine Sägekante 8 des Halbleiterkörpers 1
veranschaulicht. Gegebenenfalls können noch die Gebiete 3 und
evtl. 2 Teile des aktiven Bereiches sein, wie dies oben er
läutert wurde.
Fig. 1 zeigt also grundsätzlich lediglich die Elemente des
Randabschlusses, die für die Randproblematik wesentlich sind.
Im Sperrfall des Halbleiterbauelementes breitet sich im akti
ven Bereich und auch ausgehend vom p+n--Übergang zwischen den
Gebieten 2, 3 und dem Halbleiterkörper 1 eine Raumladungszone
aus, die die anliegende Spannung aufnimmt. Äquipotentiallini
en 9 verlaufen dann im Innern des Halbleiterkörpers 1 in er
ster Näherung horizontal. In Richtung auf den Rand des Halb
leiterkörpers 1 zu werden die Äquipotentiallinien durch die
horizontale Feldplatte 4 innerhalb des Halbleiterkörpers 1 am
Abbiegen in Richtung auf die Vorderseite bzw. Oberfläche des
Halbleiterkörpers 1 gehindert und dringen in das vertikale
Isolatorgebiet 6 ein. Die horizontale Feldplatte 4 wird dabei
näherungsweise auf dasselbe Potential gelegt wie die p+-leitenden
Gebiete 2, 3, also beispielsweise auf Source- bzw. Ga
te-Potential, oder auch auf Ground.
Die vertikal in das Bauelement eingebettete Feldplatte 7, die
auf dem Potential +U, also beispielsweise Drain-Potential
liegt, stellt einen Feldstopp dar und krümmt die Äquipoten
tiallinien 9 in Richtung auf die obere Hauptoberfläche des
Halbleiterbauelementes. Dabei kommt es nur innerhalb des Iso
latorgebietes 6 zu starken Krümmungen und Verdichtungen der
Äquipotentiallinien 9.
Die Dicke d des vertikalen Isolatorgebietes 6 muss also der
art dimensioniert sein, dass die maximal auftretenden elek
trischen Felder nicht zum dielektrischen Durchbruch in diesem
Gebiet 6 führen. Zudem beeinflusst die Dicke d des Isolator
gebietes b die Krümmung der Äquipotentiallinien 9 im Silizium
des Halbleiterkörpers 1 und darf deshalb bei vorgegebenem Ab
stand zwischen der letzten aktiven Zelle (in Fig. 1 ggf.
links von dem Gebiet 3) und dem vertikalen Isolatorgebiet 6
eine Mindestdicke nicht unterschreiten.
Die Tiefe D des Isolatorgebietes 6 kann ohne weiteres an die
gewünschten Verhältnisse angepasst werden, indem entsprechen
de Trenches ausreichend tief geätzt werden.
Bei Anwendung des erfindungsgemäßen Randabschlusses auf ein
CoolMOS-Bauelement für 600 V kann das vertikale Isolatorge
biet 6 eine Breite d von etwa 15 µm und eine Tiefe D von etwa
50 µm haben. Die Äquipotentiallinien verlaufen dann innerhalb
des aktiven Chipgebietes in erster Näherung horizontal und
erfahren ihre Hauptkrümmung und Verdichtung im vertikal ange
ordneten Isolatorgebiet 6, wie dies auch in Fig. 1 veran
schaulicht ist. Die auftretenden elektrischen Feldstärken
liegen alle für Silizium als Halbleitermaterial und Siliziumdioxid
als Isolator des Isolatorgebietes 6 unterhalb der kri
tischen Werte. Das heißt, der erfindungsgemäße Randabschluss
besitzt die geforderte Durchbruchsfestigkeit.
Der Bereich des Randabschlusses zwischen der letzten aktiven
Transistorzelle (in Fig. 1 im allgemeinen der Bereiche links
von dem Gebiet 3) und dem Isolatorgebiet 6 ist durch Einbrin
gung geeigneter p-leitender Gebiete (unterhalb der Gebiete 2,
3) ladungskompensiert und verhält sich im Sperrfall intrin
sisch, während der Bereich zwischen dem Isolatorgebiet 6 und
der Sägekante 8 die n-leitende Grunddotierung der Epitaxie
schicht in der Größenordnung von 1,5 mal 1015 Ladungsträger
cm-3 hat.
Aufgrund der vergleichsweise hohen Leitfähigkeit in diesem
Randabschluß breitet sich die Raumladungszone nur wenig aus,
so dass der entsprechende Bereich die benötigten Feldplat
teneigenschaften aufweist und die Äquipotentiallinien 9 nahe
zu senkrecht in Richtung zur Chipoberfläche gekrümmt sind.
Dabei kann die Effektivität der vertikalen Feldplatte 7, d. h.
die Ausdehnung der Raumladungszone im Bereich zwischen dem
Isolatorgebiet 6 und der Sägekante 8 durch die lokale Ein
bringung einer entsprechenden Dotierung gesteuert werden, was
ohne weiteres während der Durchführung der CoolMOS-spezifi
schen Aufbautechnik erreicht werden kann.
Jedenfalls kann mit dem erfindungsgemäßen Randabschluss der
Feldverlauf im Randbereich und damit der Flächenbedarf für
den Randabschluss optimiert werden. Die horizontale Feldplat
te 4, welche ein zu frühes Abbiegen der Äquipotentiallinien 9
nach oben verhindert, stellt sich gegebenenfalls als Fortfüh
rung der Gate-Kontaktierung dar.
Bei dem erfindungsgemäßen Randabschluss wird die elektrische
Spannung zwischen einem Source-Gebiet (allenfalls Gebiet 2)
und Sägekante 8 auf praktisch engstem Raum abgebaut, wobei
eine hohe Durchbruchsfestigkeit des Randes gewährleistet
bleibt.
Fig. 2 zeigt eine vorteilhafte Abwandlung des Ausführungsbei
spiels von Fig. 1. In Fig. 2 besteht nämlich das Isolatorge
biet 6 aus einem mit Isolatormaterial vollständig gefüllten
Einzeltrench 10. Bei diesem Ausführungsbeispiel wird ausge
hend von einem Kompensationsgebiet 11 mit einem n-dotierten
Siliziumsubstrat mit bereits gefertigten Kompensationssäulen
über eine Maskierung ein Graben bzw. Trench 10 in den Halb
leiterkörper 1 so eingebracht, dass er ringförmig um das ei
gentliche Bauelement verläuft. Dies kann durch anisotropes
Ätzen des Siliziums geschehen. Der Trench-Boden kann dabei je
nach Optimierungsvorgabe in einer den Halbleiterkörper 1 bil
denden epitaktischen Schicht oder in einem Halbleitersubstrat
25 (insbesondere aus Silizium) dieses Halbleiterkörpers en
den. Ersteres reduziert den Aufwand und die Kosten für die
Ätzung des Trenches, während letzteres dazu beiträgt, oxid
induzierte Kristallfehler im aktiven Halbleitergebiet zu ver
meiden.
Anschließend wird der Trench 10 mit isolierendem Material ge
füllt, welches beispielsweise aus einem oder mehreren der
folgenden Stoffe aufgebaut sein kann: Thermisch aufgewachse
nes Siliziumdioxid, abgeschiedenes Siliziumdioxid, thermi
sches und abgeschiedenes Siliziumdioxid, Siliziumnitrid, an
deres Isolatormaterial, wie beispielsweise Spin-on-Glass,
Flow-Fill-Material, Aerogel, Polyimid, Photoimid usw.
Im Unterschied zum Ausführungsbeispiel von Fig. 1 besteht
beim Ausführungsbeispiel von Fig. 2 der Halbleiterkörper aus
einem Kompensationsgebiet 11, also beispielsweise aus einer
n-leitenden Schicht, in welche p-leitende Kompensationssäulen
eingebracht sind. In einem Randbereich, angrenzend an die Sä
gekante 8 ist die epitaktische Schicht nicht kompensiert, so
dass hier ein nichtkompensiertes Gebiet 12 vorliegt, das als
vertikale Feldplatte wirkt.
Werden nichtkonforme Verfüllungsmethoden zum Füllen des Tren
ches 10 angewandt, kann in einem anderen Ausführungsbeispiel
der Erfindung, das in Fig. 3 veranschaulicht ist, der Trench
10 mit einem gegebenenfalls eingeschlossenen Hohlraum 13 her
gestellt werden. Ein solcher Trench 10 mit dem Isolatorgebiet
6 und dem Hohlraum 13 weist ebenfalls die gewünschten Isola
tionseigenschaften auf.
Als vertikale Feldplatte dient beim Ausführungsbeispiel der
Fig. 3 wie beim Ausführungsbeispiel der Fig. 2 das nicht
kompensierte Silizium in einem Gebiet 12 zwischen dem Trench
10 und der Sägekante 6.
Bei den Ausführungsbeispielen der Fig. 2 und 3 kann durch ge
zielte Anpassung der p-Implantation im Kompensationsgebiet 11
und durch Einbringen von p-leitenden Dotierstoffen in Nähe
des Trenches 10 im nichtladungskompensierten Gebiet 12 der
Feldverlauf vorteilhaft beeinflusst werden.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel des erfindungs
gemäßen Randabschlusses. Bei diesem Ausführungsbeispiel ist
im Trench 10 wie bei den Ausführungsbeispielen der Fig. 1 bis
3 ein Isolatorgebiet 6 vorgesehen. Dieses Isolatorgebiet 6
weist aber zusätzlich eine eingebettete Feldplatte (bzw.
Elektrode) 7 auf, welche aus polykristallinem Silizium beste
hen kann.
Der Randabschluss von Fig. 4 ist beispielsweise für Bauele
mente vorteilhaft, die keine lokalen Unterschiede der Dotie
rung im Volumen haben.
Als Elektrodenmaterial für die Feldplatte 7 eignet sich hier
in besonders vorteilhafter Weise dotiertes polykristallines
Silizium, das hervorragende Spalt-Füll-(Gap-Fill-)Eigenschaf
ten hat. Eine solche Elektrode aus polykristallinem Silizium
für die Feldplatte 7 trägt auch dazu bei, mechanische Span
nungen, die durch die Herstellung der Trenches 10 entstehen,
abzubauen.
Nach Auskleidung des Trenches 10 mit Isolatormaterial wird
die verbleibende Öffnung mit polykristallinem Silizium aufge
füllt. Überschüssiges polykristallines Silizium wird dann mit
Hilfe von Ätzen oder chemisch-mechanischem Polieren, die bei
de eine hohe Selektivität von polykristallinem Silizium zum
darunterliegenden Isolatormaterial aufweisen, abgetragen. Ein
ganzflächiges Rückätzen des Isolatormaterials bis zum Sub
strat schließt dann die Randherstellung ab. Die Kontaktierung
der Feldplatte 7 kann im Rahmen des üblichen Herstellungspro
zesses des Bauelementes ohne zusätzliche Prozessschritte vor
genommen werden.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel des erfindungs
gemäßen Randabschlusses, bei dem zwei (oder mehrere) Isolati
onstrenches 10, 10' verwendet werden, die in der anhand der
Fig. 2 bis 4 gezeigten Weise "gefüllt" sein können. Ein
Hauptvorteil des Ausführungsbeispiels von Fig. 5 liegt darin,
dass die Trenches 10, 10' für sich genommen weniger breit zu
sein brauchen und dadurch technologisch einfacher zu reali
sieren sind.
Bei dem Ausführungsbeispiel von Fig. 5 ist der Bereich zwi
schen den Trenches 10, 10' ladungskompensiert, also in glei
cher Weise dotiert wie die epitaktische Schicht unterhalb der
Gebiete 2, 3 und der Feldplatte 4.
Als vertikale Feldplatte dient beim Ausführungsbeispiel von
Fig. 5 wie bei den vorangehenden Ausführungsbeispielen der
Fig. 2 bis 4 das nichtkompensierte Silizium zwischen dem äu
ßeren Trench 10' und der Sägekante 8.
Die Trenches 10, 10' können eine Breite d von beispielsweise
6 µm und eine Tiefe D von beispielsweise 30 µm haben. Die an
dem Bauelement anliegende und zu sperrende Spannung kann dann
etwa 650 V betragen.
Auch das Ausführungsbeispiel von Fig. 5 ist in hervorragender
Weise geeignet, einen Randabschluss zu ermöglichen, bei dem
wie bei den vorangehenden Ausführungsbeispielen der Fig. 1
bis 4 die Hauptkrümmung und Verdichtung der Äquipotentialli
nien 9 im vertikal angeordneten Isolatorgebiet 6, 6' auf
tritt.
Der erfindungsgemäße Randabschluss beschreitet einen gegen
über dem Stand der Technik vollkommen neuen Weg: die Grund
idee, den Spannungsabbau zwischen der letzten aktiven Zelle
und der Sägekante 8 hauptsächlich in einem oder mehreren ver
tikalen Isolatorgebieten 6, 6' zu vollziehen, erlaubt eine
drastische Verringerung der Breite des Randabschlusses. Ein
System aus vertikalen und horizontalen Feldplatten steuert
den Verlauf der Äquipotentiallinien bzw. der elektrischen
Feldstärke im Randbereich derart, dass hohe elektrische Feld
stärken nur im Isolatorgebiet 6, 6' auftreten. Außerdem kann
die Möglichkeit ausgenutzt werden, den Verlauf des elektri
schen Feldes im Randbereich durch eine geeignete Anpassung
der lokalen Dotierungen (vgl. die Gebiete 2, 3 und das Kom
pensationsgebiet 11) zu optimieren.
Die vertikale Feldplatte 7 bzw. 12 (gebildet aus nichtkompen
siertem Silizium) kann entweder in das Isolatorgebiet einge
bettet sein oder durch höher dotiertes Halbleitermaterial,
insbesondere Silizium, gebildet werden, das sich zwischen dem
Isolatorgebiet 6 bzw. 6' und der Sägekante 8 befindet. Letz
teres erlaubt es auch, die Effektivität der Feldplatte, ge
bildet durch das nichtladungskompensierte Gebiet 12, und da
mit den Feldverlauf in günstiger Weise zu beeinflussen.
Nachfolgend wird ein Verfahren zum Herstellen eines Isolati
onsgebietes anhand der Fig. 6 bis 8 näher beschrieben.
In einen Halbleiterkörper 1 aus Silizium werden Kammstruktu
ren anisotrop über eine geeignete Maskierung ausreichend tief
geätzt. Die Böden von so entstehenden Trenches 10' zwischen
Stegen 14 mit einer Breite s können dabei in einer auf ein
Substrat 25 aufgebrachten epitaktischen Schicht oder im Sub
strat 25 selbst enden, wenn der Halbleiterkörper 1 aus dem
Substrat und der darauf aufgebrachten epitaktischen Schicht
besteht. Die Trenchbreite b und die Stegbreite s sind in ge
eigneter Weise zu dimensionieren (vgl. Fig. 6), wie dies wei
ter unten noch näher erläutert werden wird.
Anschließend wird das Silizium des Halbleiterkörpers 1 in
Stegen 14 thermisch oxidiert, wodurch es auch in die Gräben
10' hineinwächst. Damit entsteht die in Fig. 7 gezeigte An
ordnung mit einem Bereich 26 an thermisch oxidiertem Silizi
umdioxid.
Grundsätzlich sind für die Bemessung der Trenchbreite d und
der Stegbreite s die folgenden Varianten möglich:
In einer ersten Variante werden die Trenchbreite b und die Stegbreite s derart gewählt, dass bei einer vollständigen Oxidation der Stege 14 die Trenches 10' in voller Breite zu sammenwachsen. Unter der Annahme, dass für eine Siliziumdi oxidschicht einer Dicke t eine etwa 0,5.t dicke Silizium schicht verbraucht wird, sind dann b und s jeweils etwa gleich zu wählen, so dass beispielsweise b = 3 µm und s = 3 µm gelten.
In einer ersten Variante werden die Trenchbreite b und die Stegbreite s derart gewählt, dass bei einer vollständigen Oxidation der Stege 14 die Trenches 10' in voller Breite zu sammenwachsen. Unter der Annahme, dass für eine Siliziumdi oxidschicht einer Dicke t eine etwa 0,5.t dicke Silizium schicht verbraucht wird, sind dann b und s jeweils etwa gleich zu wählen, so dass beispielsweise b = 3 µm und s = 3 µm gelten.
In einer zweiten Variante wird die Trenchbreite b deutlich
größer dimensioniert als die Stegbreite s. Dies führt dazu,
dass nach einer vollständigen Oxidation der Stege 14 noch
Zwischenräume zwischen den oxidierten Stegen vorhanden sind.
Diese können dann anschließend mit einem abgeschiedenen Iso
latormaterial 27 (z. B. Siliziumdioxid oder Siliziumnitrid)
verfüllt werden, wie dies in Fig. 8 gezeigt ist.
Bei dieser zweiten Variante können für die Größen b und s
beispielsweise die folgenden Werte gewählt werden: b = 3 µm,
s = 1 µm. Nach der thermischen Oxidation ergibt sich hieraus
eine verbleibende Trenchbreite von b' = 2 µm (vgl. Fig. 8).
Zum Verfüllen der verbleibenden Trenches der Breite b' können
verschiedene Oxide, Spin-on-Glass, Flow-Fill-Material oder
ein beliebiges anderes isolierendes Füllmaterial eingesetzt
werden.
Außerdem kann die verbleibende Trenchöffnung an der Oberseite
mit einem Pfropf 30 verschlossen werden, so dass ein einge
schlossener Hohlraum 15 entsteht (vgl. Fig. 7).
In einer weiteren Ausführungsform ist es möglich, den Trench
10 (vgl. Fig. 2 und 3) mit Isolatormaterial lediglich auszukleiden
oder im Trench 10 die Feldplatte 7 einzubetten (vgl.
Fig. 4).
Voraussetzung für die Anwendung der Ausführungsform von Fig.
3 mit einem offenen Trench 10 ist es, dass solche große of
fenliegende Trench-Volumina mit nachfolgenden Prozessen kom
patibel sind. Kritisch können in diesem Zusammenhang bei
spielsweise Photoprozesse sein, da offenliegende Trenches als
Lacksenken wirken. Sind die nachfolgenden Prozesse also tat
sächlich kritisch, so empfiehlt es sich, die Herstellung der
Trenches vorzugsweise nach der Abscheidung und Strukturierung
von Metallisierungen im Gesamtprozess vorzunehmen, wenn ein
offener Trench beibehalten werden soll.
Sollen aber derartige Einschränkungen für die nachfolgende
Prozessführung vermieden werden, besteht die Möglichkeit, die
Trenchoberseite bei der Variante von Fig. 3 nach Auskleidung
des Trenches mit isolierendem Material zu verschließen, wo
durch ein Hohlraum (Lunker) im Trench entsteht (vgl. Fig. 7).
Diese Verkapselung kann beispielsweise mit Hilfe von nicht
konformen Abscheidungen erreicht werden, welche zu einem Zu
wachsen der Trenchoberseite führen, bevor der Trench selbst
vollständig mit Isolatormaterial gefüllt ist. Der Vorteil der
Ausführungsform von Fig. 3 mit einem offenliegenden bzw. ver
kapselten Trenchvolumen liegt in der geringen Dicke der im
Trench aufgebrachten dielektrischen Isolatorschicht und in
der damit sich ergebenden Möglichkeit, sehr breite Trenches
zu realisieren. Solche breiten Trenches sind nämlich aus
elektrischer Sicht vorteilhaft, da der Abstand zwischen Sour
ce- und Draingebieten ausreichend groß gewählt werden kann.
Die Fig. 9 und 10 zeigen nochmals den Zusammenhang zwischen
der Trenchbreite d der Trenches 10' und der Stegbreite b der
Stege 14 in einem Halbleiterkörper 1 aus Silizium.
Wenn angenommen wird, dass die Dicke dOX einer aufwachsenden
Siliziumoxidschicht 16 mit einer Wachstumsfront 28 (in Fig.
10 in Strichlinien gezeigt) pro Trenchseitenwand etwa 1,0 µm
beträgt, so ergeben sich eine Stegbreite b = 2 × 0,45 dOX =
0,9 µm und eine Trenchbreite d = 2 × (dOX - b/2) = 2 × (1,0 µm
- 0,45 µm) = 1,1 µm.
Auf jeden Fall wird auf diese Weise ein Isolatorgebiet 29 mit
sehr großer lateraler Gesamtabmessung und ebenfalls großer
vertikaler Gesamtabmessung erhalten, wie dies in Fig. 10 ver
anschaulicht ist. Solche Isolatorgebiete 29 können ohne wei
teres für die Isolatorgebiete 6 bei dem eingangs erläuterten
Randabschluss verwendet werden. Dabei bestehen hinsichtlich
der Breite des Isolatorgebietes 29 keine Einschränkungen, da
eine beliebige Anzahl von Stegen 14 und Trenches 10' lateral
nebeneinander ausgeführt werden können. Es ist sogar möglich,
einen Halbleiterkörper 1 bzw. Wafer insgesamt mit solchen
Stegen 14 und Trenches 10 zu versehen, so dass auf dem Halb
leiterkörper 1 ein durchgehendes Isolatorgebiet aus Silizium
dioxid oder einem anderen geeigneten Isolationsmaterial ent
steht.
Auch hinsichtlich der Tiefe der Gräben oder Trenches 10 (bzw.
10') sind für die vertikale Abmessung des Isolatorgebietes 29
keine grundsätzlichen Einschränkungen vorhanden: im Extrem
fall ist es möglich, mit den Trenches 10' sogar den Halblei
terkörper 1 insgesamt zu durchätzen.
Die Fig. 11 und 12 zeigen eine verkleinerte Draufsicht auf
Trenches 10' mit zwischenliegenden Stegen 14 sowie einen
Schnitt AA' durch diese Trenches 10' und Stege 14 in einem
Randbereich von Fig. 11. Auf diese Weise entsteht ein iso
liertes Gebiet 17 in einem Wafer 18 einer Waferdicke t, auf
dessen Rückseite eine Siliziumdioxidschicht 19 abgeschieden
ist und das aus einer epitaktischen Schicht 20 auf einem Si
liziumsubstrat 21 besteht.
Die Herstellung der Anordnung der Fig. 11 und 12 kann in der
folgenden Weise geschehen: Zunächst werden auf dem Wafer 18
die zu ätzenden Trenchgebiete definiert (vgl. die Draufsicht
von Fig. 11). Dabei werden keine zusammenhängend umlaufenden
Ringe aus den Trenchgebieten gebildet, da sonst die Zwischen
stege herausfallen würden. Umlaufende Isolationsgebiete wer
den vielmehr aus Kreisen oder Rechtecken zusammengesetzt, die
in einem geeigneten Abstand voneinander enden, so dass bei
der Oxidation die Wachstumsfronten 28 aus den einzelnen Tren
ches miteinander zusammenwachsen.
Anschließend wird die Trenchätzung durch den gesamten Wafer
18, der gegebenenfalls zuvor gedünnt werden kann, vorgenom
men, so dass eine maximale Trenchtiefe entsteht.
Dann wird ein Oxidationsschritt vorgenommen, wobei gegebenen
falls noch die Isolatorschicht 19 aus Siliziumdioxid auf der
Waferrückseite aufgewachsen werden kann.
Die Fig. 13 und 14 zeigen noch eine Anwendung des erfindungs
gemäßen Verfahrens zur Herstellung einer mikromechanischen
Einrichtung, wobei Fig. 13 einen Zustand vor einer Oxidation
und Fig. 14 den Zustand nach der Oxidation der Oxidwand ver
anschaulicht. Diese Einrichtung hat zusätzliche Gräben 22,
die durch Ätzen in den Halbleiterkörper 1 eingebracht sind
und zusammen oder getrennt von den Trenches 10 eingebracht
werden können. Nach dem Oxidieren der Gräben bzw. Trenches 10
und 22 liegt die in Fig. 14 gezeigte Anordnung vor, bei der
eine breite Oxidwand 23 in einem Trench 10 die Gräben 22 von
einander trennt, in deren Boden- und Randbereich Siliziumdioxidschichten
24 aufgewachsen sind. Im unteren aktiven Gebiet
des Halbleiterkörpers 1 können gegebenenfalls Bauelemente un
tergebracht werden.
Die Trenches 10 bzw. 10' können, worauf bereits mehrmals hin
gewiesen wurde, nur teilweise mit dem Isolatormaterial ver
füllt werden. Eine solche teilweise Füllung, die in den Fig.
3 und 8 veranschaulicht ist, bietet Vorteile hinsichtlich ei
ner Stressminderung: treffen nämlich zwei Oxidationsfronten
in einer Trenchmitte aufeinander, so kann dies zu starken me
chanischen Spannungen und zu einer Verbiegung des Wafers füh
ren. Ein definierter Spalt, der mit einem anderen Material
verfüllt wird, entspannt diese Situation.
Weiterhin können verschiedene Vorprozesse, wie beispielsweise
Phototechnik und Ätzverfahren, zu Schwankungen in der Trench
breite b und der Stegbreite s führen. Auch können Temperatur
schwankungen bei der Oxidation zu Abweichungen in der Enddic
ke der jeweils gebildeten Oxidschichten bewirken. Bei nur
teilweiser Füllung der Trenches durch thermische Oxidation
werden hiermit verbundene Probleme vermieden, da keine zu
dicken Oxidschichten bei zu schmalen Gräben auftreten. Auch
lässt sich eine nachträgliche Verfüllung der verbleibenden
Spalten durch Abscheidung leichter kontrollieren.
Das erfindungsgemäße Verfahren ist nicht auf Silizium als
Halbleitermaterial begrenzt, sondern kann bei allen Materia
lien angewandt werden, bei denen durch thermische Behandlung,
also durch Reaktionen mit der Gasphase, Oberflächenschichten
entstehen, die für beispielsweise elektrische Isolation ge
eignet sind. Außerdem muss bei der Entstehung dieser Oberflä
chenschichten Grundmaterial aus den Stegen konsumiert werden.
Besonders vorteilhaft ist aber die Anwendung des erfindungs
gemäßen Verfahrens zur Herstellung eines Randabschlusses, wie
dieser eingangs ausführlich beschrieben wurde.
Andere Anwendungen des erfindungsgemäßen Verfahrens können
die Herstellung von Kondensatoren betreffen, bei denen die
nach der Oxidation verbleibenden Spalten in Trenches mit lei
tenden Materialien, wie beispielsweise polykristallinem Sili
zium, verfüllt werden (vgl. das Ausführungsbeispiel von Fig.
4).
1
Halbleiterkörper
2
p+
-leitendes Gebiet
3
p+
-leitendes Gebiet
4
horizontale Feldplatte
5
Isolatorschicht
6
Isolatorgebiet
7
vertikale Feldplatte
8
Sägerand
9
Äquipotentiallinien
D Tiefe des Isolatorgebietes
D Tiefe des Isolatorgebietes
6
d Dicke des Isolatorgebietes
6
10
Trench
10
' Trench
11
Kompensationsgebiet
12
nichtladungskompensiertes Gebiet
13
Hohlraum
14
Steg
15
Hohlraum bzw. Spalt
b Breite der Trenche
b Breite der Trenche
10
'
s Breite der Stege
s Breite der Stege
16
aufgewachsene Oxidschicht
dOX Dicke der aufgewachsenen Oxidschicht
dOX Dicke der aufgewachsenen Oxidschicht
17
isoliertes Gebiet
18
Siliziumwafer
19
abgeschiedene Siliziumdioxidschicht auf Waferrück
seite
20
epitaktische Schicht
21
Siliziumsubstrat
22
geätzter zusätzlicher Graben
23
Oxidwand
24
Siliziumdioxidschicht
25
Halbleitersubstrat
26
Bereich aus thermisch Siliziumdioxid
27
Isolatormaterial
28
Wachstumsfront
29
Isolatorgebiet
30
Pfropf
Claims (18)
1. Randabschluss für Hochvolt-Halbleiterbauelement mit einem
Halbleiterkörper (1) des einen Leitungstyps, in dessen an ei
ne erste Hauptoberfläche angrenzenden Rand-Oberflächenbereich
wenigstens ein Halbleitergebiet (2, 3) des anderen, zum einen
Leitungstyp entgegengesetzten Leitungstyps und/oder wenig
stens ein höher als der Halbleiterkörper (1) dotiertes Halb
leitergebiet des einen Leitungstyps eingebettet sind und mit
wenigstens einer auf dem Rand-Oberflächenbereich und der er
sten Hauptoberfläche vorgesehenen Feldplatte (4),
dadurch gekennzeichnet,
dass der Ort der Krümmung und Verdichtung von Äquipotential
linien (9) bei an dem Hochvolt-Halbleiterbauelement anliegen
der Spannung in ein Isolatorgebiet (6, 6') verlegt ist.
2. Randabschluss nach Anspruch 1,
dadurch gekennzeichnet,
dass das Isolatorgebiet (6, 6') ein sich vertikal von der er
sten Hauptoberfläche aus in den Halbleiterkörper (1) erstrec
kender Isolatorbereich mit größerer vertikaler Ausdehnung (D)
als lateraler Ausdehnung (d) ist.
3. Randabschluss nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass das Isolatorgebiet (6) mit einer vertikalen Feldplatte
(7) versehen ist.
4. Randabschluss nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass die vertikale Feldplatte (7) in das Isolatorgebiet (6)
eingebettet ist.
5. Randabschluss nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass das Isolatorgebiet (6) einen Hohlhraum (13) aufweist.
6. Randabschluss nach Anspruch 5,
dadurch gekennzeichnet,
dass der Hohlraum (13) wenigstens teilweise mit einem Iso
liermaterial (27) gefüllt ist.
7. Randabschluss nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
dass das Isolatorgebiet (6) eine Breite (d) von 10 bis 30 µm
und eine Tiefe (D) von 35 bis 70 µm aufweist.
8. Randabschluss nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
dass die vertikale Feldplatte (7) durch ein dotiertes bzw.
nichtladungskompensiertes Halbleitergebiet (12) zwischen dem
Isolatorgebiet (6) und einem Sägerand (8) gebildet ist.
9. Randabschluss nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
dass die auf der ersten Hauptoberfläche vorgesehene Feldplat
te (4) und das wenigstens eine dotierte Halbleitergebiet (2,
3) auf gleichem Potential liegen.
10. Randabschluss nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
dass der Halbleiterkörper (1) wenigstens einen ladungskompen
sierten Bereich (11) hat.
11. Verfahren zum Herstellen eines Isolatorgebietes in einem
Halbleiterkörper,
dadurch gekennzeichnet,
dass in den Halbleiterkörper (1) von einer Hauptoberfläche
aus wenigstens zwei im wesentlichen parallel zueinander ver
laufende Gräben (10') eingebracht werden, wobei die Breite
(s) des zwischen den Gräben (10') verbleibenden Steges (14)
so gewählt ist, dass bei einer nachfolgenden thermischen Be
handlung das Halbleitermaterial des Steges (14) zu Isolati
onsmaterial (26) konsumiert wird und die Gräben (10') wenig
stens teilweise mit dem Isolationsmaterial (26) zuwachsen.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
dass die Gräben (10') vollständig mit dem Isolationsmaterial
(26) zuwachsen.
13. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
dass die Gräben (10') nur teilweise mit dem thermisch abge
schiedenen Isolationsmaterial (26) zuwachsen und verbleibende
Spalte mit weiterem Isoliermaterial (27) gefüllt werden.
14. Verfahren nach Anspruch 13,
dadurch gekennzeichnet,
dass zum Verfüllen der verbleibenden Spalten Oxide, insbeson
dere Siliziumdioxid, Spin-on-Glass, Flow-Fill-Material oder
ein beliebiges anderes isolierendes Füllmaterial verwendet
wird.
15. Verfahren nach einem der Ansprüche 11 bis 14,
dadurch gekennzeichnet,
dass die Gräben (10') und die Stege (14) etwa die gleiche
Breite (b bzw. s) aufweisen.
16. Verfahren nach einem der Ansprüche 11 bis 14,
dadurch gekennzeichnet,
dass die Stege (14) etwa die halbe Breite (s) der Gräben
(10') aufweisen.
17. Verfahren nach einem der Ansprüche 11 bis 16,
dadurch gekennzeichnet,
dass die Gräben (10') durch den Halbleiterkörper (1) hindurch
geätzt werden.
18. Verfahren nach einem der Ansprüche 11 bis 16,
dadurch gekennzeichnet,
dass die Gräben (10') bis zu einem Halbleitersubstrat (25)
geätzt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000151909 DE10051909B4 (de) | 2000-10-19 | 2000-10-19 | Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000151909 DE10051909B4 (de) | 2000-10-19 | 2000-10-19 | Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10051909A1 true DE10051909A1 (de) | 2002-05-16 |
DE10051909B4 DE10051909B4 (de) | 2007-03-22 |
Family
ID=7660368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000151909 Expired - Fee Related DE10051909B4 (de) | 2000-10-19 | 2000-10-19 | Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10051909B4 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004041892A1 (de) | 2004-08-30 | 2006-03-02 | Infineon Technologies Ag | Trenchtransistor |
US7030426B2 (en) | 2004-03-16 | 2006-04-18 | Ixys Semiconductor Gmbh | Power semiconductor component in the planar technique |
FR2879024A1 (fr) * | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | Peripherie de composant unipolaire vertical |
DE102005008354A1 (de) * | 2005-02-23 | 2006-08-24 | Infineon Technologies Austria Ag | Halbleiterbauteil sowie Verfahren zu dessen Herstellung |
DE102005047102B3 (de) * | 2005-09-30 | 2007-05-31 | Infineon Technologies Ag | Halbleiterbauelement mit pn-Übergang |
US7973362B2 (en) | 2006-10-05 | 2011-07-05 | Infineon Technologies Austria Ag | Semiconductor component and method for producing it |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3825547A1 (de) * | 1987-09-08 | 1989-03-16 | Mitsubishi Electric Corp | Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen |
WO2000038242A1 (de) * | 1998-12-18 | 2000-06-29 | Infineon Technologies Ag | Leistungshalbleiterbauelement |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0360036B1 (de) * | 1988-09-20 | 1994-06-01 | Siemens Aktiengesellschaft | Planarer pn-Übergang hoher Spannungsfestigkeit |
US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
US5032878A (en) * | 1990-01-02 | 1991-07-16 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant |
US5266831A (en) * | 1991-11-12 | 1993-11-30 | Motorola, Inc. | Edge termination structure |
US5486718A (en) * | 1994-07-05 | 1996-01-23 | Motorola, Inc. | High voltage planar edge termination structure and method of making same |
DE19531369A1 (de) * | 1995-08-25 | 1997-02-27 | Siemens Ag | Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß |
-
2000
- 2000-10-19 DE DE2000151909 patent/DE10051909B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3825547A1 (de) * | 1987-09-08 | 1989-03-16 | Mitsubishi Electric Corp | Verbindungsschicht auf eingegrabenem dielektrikum und verfahren zur herstellung einer solchen |
WO2000038242A1 (de) * | 1998-12-18 | 2000-06-29 | Infineon Technologies Ag | Leistungshalbleiterbauelement |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030426B2 (en) | 2004-03-16 | 2006-04-18 | Ixys Semiconductor Gmbh | Power semiconductor component in the planar technique |
DE102004012884B4 (de) * | 2004-03-16 | 2011-07-21 | IXYS Semiconductor GmbH, 68623 | Leistungs-Halbleiterbauelement in Planartechnik |
DE102004041892A1 (de) | 2004-08-30 | 2006-03-02 | Infineon Technologies Ag | Trenchtransistor |
DE102004041892B4 (de) | 2004-08-30 | 2018-08-16 | Infineon Technologies Ag | Trenchtransistor |
FR2879024A1 (fr) * | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | Peripherie de composant unipolaire vertical |
EP1670063A1 (de) * | 2004-12-08 | 2006-06-14 | St Microelectronics S.A. | Peripherie eines vertikalen, unipolaren Bauelementes |
US7411248B2 (en) | 2004-12-08 | 2008-08-12 | Stmicroelectronics S.A. | Vertical unipolar component periphery |
DE102005008354A1 (de) * | 2005-02-23 | 2006-08-24 | Infineon Technologies Austria Ag | Halbleiterbauteil sowie Verfahren zu dessen Herstellung |
DE102005008354B4 (de) * | 2005-02-23 | 2007-12-27 | Infineon Technologies Austria Ag | Halbleiterbauteil sowie Verfahren zu dessen Herstellung |
US7741675B2 (en) | 2005-02-23 | 2010-06-22 | Infineon Technologies Austria Ag | Semiconductor component and method for fabricating it |
DE102005047102B3 (de) * | 2005-09-30 | 2007-05-31 | Infineon Technologies Ag | Halbleiterbauelement mit pn-Übergang |
US7973362B2 (en) | 2006-10-05 | 2011-07-05 | Infineon Technologies Austria Ag | Semiconductor component and method for producing it |
Also Published As
Publication number | Publication date |
---|---|
DE10051909B4 (de) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008039845B4 (de) | IGBT mit einem Halbleiterkörper | |
DE102014117780B4 (de) | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung | |
DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102013214196B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE60035144T2 (de) | MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren | |
DE10106006B4 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19809564B4 (de) | Siliziumkarbid-Halbleiterbauelement | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE69735349T2 (de) | Graben-dmos-transistor mit leichtdotierter wanne | |
DE102005041793B4 (de) | Top Drain MOSgated Einrichtung und Herstellungsprozess dafür | |
DE102014107325A1 (de) | Halbleiterbauelement | |
EP1145324A2 (de) | Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur | |
DE102011108151A1 (de) | Trench - superjunction - mosfet mit dünnem epi - prozess | |
DE102013224134A1 (de) | Halbleiterbauelement | |
DE10052149A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE112016006380B4 (de) | Halbleiterbauelement | |
DE19935442C1 (de) | Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors | |
DE10296970B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19922187C2 (de) | Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE102017127848A1 (de) | Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur | |
EP1029362A1 (de) | Halbleiterbauelement | |
DE19641838A1 (de) | Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen | |
DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE102007005347A1 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |