DE102004041892A1 - Trenchtransistor - Google Patents

Trenchtransistor Download PDF

Info

Publication number
DE102004041892A1
DE102004041892A1 DE102004041892A DE102004041892A DE102004041892A1 DE 102004041892 A1 DE102004041892 A1 DE 102004041892A1 DE 102004041892 A DE102004041892 A DE 102004041892A DE 102004041892 A DE102004041892 A DE 102004041892A DE 102004041892 A1 DE102004041892 A1 DE 102004041892A1
Authority
DE
Germany
Prior art keywords
trench
trenches
cell field
edge
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004041892A
Other languages
English (en)
Other versions
DE102004041892B4 (de
Inventor
Markus Dr. Zundel
Wolfgang Dr. Werner
Franz Dr. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004041892.6A priority Critical patent/DE102004041892B4/de
Publication of DE102004041892A1 publication Critical patent/DE102004041892A1/de
Application granted granted Critical
Publication of DE102004041892B4 publication Critical patent/DE102004041892B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)

Abstract

Ein Trenchtransistor (20 bis 100) weist ein Zellenfeld, in dem mehrere aktive Zellenfeldtrenches (2) vorgesehen sind, und mehrere Randtrenches (21, 22, 31, 32, 41, 51, 52, 71, 72, 91) auf. Jeder der Randtrenches umgibt das Zellenfeld wenigstens teilweise bzw. grenzt an das Zellenfeld an. Die Summe der Breiten aller Mesagebiete (24, 25, 73), die zwischen den Randtrenches ausgebildet sind, liegt in einem Bereich, der sich vom 0-fachen bis zum 0,7-fachen der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches erstreckt.

Description

  • Die Erfindung betrifft einen Trenchtransistor.
  • Leistungstransistoren werden in der Regel so konzipiert, dass sie einen möglichst geringen spezifischen Einschaltwiderstand Ron·A (Ron = Einschaltwiderstand; A = aktive Chipfläche) aufweisen. Weiterhin sollten die Leistungstransistoren gute Durchbruchseigenschaften ("Avalanchefestigkeit") besitzen.
  • Die Durchbruchseigenschaften eines Leistungstransistors sind stark von den Ausgestaltungen der Randkonstruktionen des Leistungstransistors abhängig. Deshalb werden Leistungstransistoren oder IGBT(Insulated Gate Bipolar Transistor)-Transistoren, mit aufwändigen Randkonstruktionen versehen. Die Randkonstruktionen dienen in erster Linie dazu, elektrische Feldstärken in einem Bereich zwischen einem aktiven Gebiet (Zellenfeld) und einer Sägekante des Leistungstransistors auf gewünschte Werte einzustellen. Um einen verfrühten Durchbruch im Sperrzustand des Leistungstransistors zu vermeiden, dürfen die elektrischen Feldstärken innerhalb der Randkonstruktionen die im aktiven Gebiet (Zellenfeld) auftretenden Feldstärken-Maximalwerte nicht überschreiten. Dazu wird versucht, Äquipotenziallinien so aus dem Inneren des Leistungstransistors bzw. aus dem Inneren der Randkonstruktion an die Oberfläche des Leistungstransistors zu führen, dass übermäßig starke Potenzialgradienten vermieden werden. Das definierte Nachaußen-Führen der Äquipotenziallinien wird als "Äquipotenziallinien-Management" bezeichnet. So sollten beispielsweise starke Krümmungen und hohe Äquipotenziallinien-Dichten vermieden werden, da in diesem Fall leicht Avalanche-Durchbrüche in Halbleitergebieten bzw. dielektrische Durch brüche in Isolations- und Passivierungsschichten auftreten können. Die Randkonstruktionen haben ferner die Aufgabe, den Leistungstransistor gegenüber unerwünschten Ladungsströmen und chemischen Einflüssen abzuschirmen, die lokale Erhöhungen der elektrischen Feldstärke und damit eine Erniedrigung der maximalen Sperrspannung bewirken können.
  • Es ist bekannt, zur Kompensation derartiger Störeinflüsse p- und n-dotierte Gebiete, die sich bei anliegender Sperrspannung gegenseitig ausräumen, vorzusehen, womit es möglich wird, bei gleich bleibender Durchbruchspannung höhere Dotierungen der Driftzonen vorzunehmen und damit einen niedrigeren Einschaltwiderstand zu erzielen.
  • Weiterhin ist aus der Druckschrift DE 100 14 660 C2 eine Randkonstruktion mit mehreren Trenches, die jeweils mit Elektroden unterschiedlichen Potenzials versehen sind, bekannt. Die Potenziale, auf dem die Elektroden in den Trenches liegen, werden dabei über entsprechende Abgriffe der Potenziale benachbarter n- und p-dotierten Siliziumgebieten erzeugt.
  • Nachteilig an den oben beschriebenen Randkonstruktionen ist, dass sie einen relativ hohen Flächenbedarf haben. So benötigen beispielsweise Metallleiterbahnen, die zur Kontaktierung der Elektroden der Trenches in den Randkonstruktionen dienen, eine Streifenbreite von ungefähr 25 μm, was eine Miniaturisierung der Randkonstruktionen erschwert.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, einen Trenchtransistor anzugeben, der eine gleichermaßen Platz sparende wie effektive Randkonstruktion aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch einen Trenchtransistor gemäß Patentanspruch 1 gelöst. Ferner stellt die Er findung ein Verfahren zur Herstellung einer Randstruktur in einem Trenchtransistor gemäß Patentanspruch 19 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der erfindungsgemäße Trenchtransistor weist ein Zellenfeld, in dem mehrere Zellenfeldtrenches vorgesehen sind, und wenigstens einen Randtrench, der an das Zellenfeld angrenzt beziehungsweise das Zellenfeld umgibt, auf. Die Summe der Breiten aller Mesagebiete, die zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench sowie zwischen verschiedenen Randtrenches ausgebildet sind, und die im Sperrzustand wenigstens teilweise ausgeräumt werden, liegt in einem Bereich, der sich vom 0-fachen bis zum 0,7-fachen der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches erstreckt.
  • Die Breite eines Mesagebiets wird zu der oben erwähnten Summe also nur dann hinzugerechnet, wenn das Mesagebiet im Sperrzustand auch tatsächlich ausgeräumt wird (bzw. wenigstens teilweise ausgeräumt wird), d.h. wenn sich dort eine Raumladungszone ausbildet.
  • Das erfindungsgemäße Konzept lässt sich insbesondere auf Feldplattentrench-Transistoren anwenden, bei denen die Dotierung der zwischen den Zellenfeldtrenches vorgesehenen Driftgebiete so hoch ist, dass die Überschwemmungsladung in den Driftgebieten im Sperrzustand nicht mehr komplett vertikal ausgeräumt werden kann.
  • Der letzte Zellenfeldtrench kann aktiviert oder deaktiviert sein. Unter "Mesagebiet" wird das Halbleitergebiet zwischen zwei benachbarten Trenches verstanden.
  • In einer bevorzugten Ausführungsform beträgt die Summe der Breiten aller ausgeräumten Mesagebiete, die zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench sowie zwischen den Randtrenches ausgebildet sind, das 0,5-fache der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches. Wenn daher im erfindungsgemäßen Trenchtransistor zwei Randtrenches, die nebeneinander vorgesehen sind, ausgebildet sind, so beträgt in dieser Ausführungsform der Abstand zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench und der Abstand zwischen den Randtrenches das 0,25-fache des Abstands zwischen zwei benachbarten aktiven Zellenfeldtrenches. Analog hierzu beträgt bei drei benachbarten Randtrenches der Abstand das 0,17-fache des Abstands zwischen zwei benachbarten aktiven Zellenfeldtrenches.
  • Die Anzahl der Randtrenches ist prinzipiell beliebig und richtet sich nach Stärke der abzubauenden Spannung.
  • In der Regel ist bei Trenchtransistoren in jedem Zellenfeldtrench eine Gateelektrode und (optional) eine darunter angeordnete Feldelektrode ausgebildet. Die Elektroden tragen im Sperrzustand maßgeblich zum Ausräumen von Ladungsträgern, die in den Mesagebieten vorhanden sind, bei. Eine der Erfindung zugrunde liegende Erkenntnis ist, dass dieser Effekt auch innerhalb der Mesagebiete, die außerhalb des Zellenfelds liegen, genutzt werden kann (und damit verbesserte Durchbruchseigenschaften erzielt werden können), solange die Summe der Breiten aller von Ladungsträgern ausgeräumten Mesagebiete, die außerhalb des Zellenfelds liegen, d.h. die zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench sowie zwischen den Randtrenches ausgebildet sind, in einem Bereich liegen, der sich vom 0-fachen bis zum 0,7-fachen der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches erstreckt. Grund hierfür ist, dass die "Ausräumstärke" nur zum Ausräumen eines Mesagebiets zwischen den Randtrenches ausreicht, dessen Größe maximal dem 0,7-fachen der Größe eines Mesagebiets zwischen zwei aktiven Zellenfeldtrenches entspricht. Eine optimale Ausräumung kann gewährleistet werden, wenn die Summe der Breiten der ausgeräumten Mesagebiete außerhalb des Zellenfelds das 0,5-fache der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches nicht überschreitet.
  • In einer bevorzugten Ausführungsform ist zumindest innerhalb des Randtrenches, der dem Zellenfeld am nächsten liegt, eine Elektrode vorgesehen. Alternativ hierzu können in mehreren bzw. allen Randtrenches Elektroden vorgesehen sein.
  • In einer bevorzugten Ausführungsform ist wenigstens einer der Randtrenches ausschließlich mit isolierendem Material gefüllt. Alternativ hierzu können mehrere bzw. alle Randtrenches mit isolierendem Material gefüllt sein. Hierbei ist es nicht notwendig, den Trench vollständig mit isolierendem Material aufzufüllen, vielmehr können innerhalb der Randtrenches Hohlräume verbleiben.
  • Wenn in den Randtrenches Elektroden ausgebildet sind, so können die Elektroden auf festen Potenzialwerten liegen und/oder als floatende Elektroden ausgestaltet sein. Die Potenzialwerte werden hierbei so gewählt, dass gewünschte Potenziallinienverläufe erzielt werden. Beispielsweise können die Elektroden in den Randtrenches auf Sourcepotenzial, Gatepotenzial, Drainpotenzial/2 bzw. Substratpotenzial/2 gelegt werden. Auch ist es möglich, Elektroden innerhalb eines Randtrenches in unterschiedliche voneinander isolierte Bereiche aufzuteilen und diese Bereiche dann auf unterschiedliche Potenziale zu legen.
  • Vorzugsweise weist der Trenchtransistor eine obere und eine untere Driftzone auf, wobei die untere Driftzone vom selben Dotiertyp wie die obere Driftzone ist und unmittelbar an diese angrenzt. Vorzugsweise ist die obere Driftzone etwas stärker dotiert als die untere Driftzone. Die obere Driftzone ist wenigstens teilweise zwischen den Zellenfeldtrenches/Randtrenches ausgebildet, und die untere Driftzone wenigstens teilweise unterhalb der Zellenfeldtrenches/Randtrenches ausgebildet. Die so entstandene "Verdickung" der Driftzone dient zur Aufnahme zusätzlicher Sperrspannung.
  • In einer bevorzugten Ausführungsform ist wenigstens eines der Mesagebiete, die zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench und zwischen den Randtrenches ausgebildet sind, ganz oder teilweise durch ein isolierendes Material "ersetzt", das heißt zwei benachbarte Trenches sind miteinander "verschmolzen". Hierbei können die Breiten/Tiefen der Trenches, die miteinander verschmolzen sind, durchaus unterschiedlich ausfallen. Vorzugsweise sind der äußerste Randtrench bzw. die beiden äußersten Randtrenches breiter und tiefer als die restlichen Randtrenches ausgestaltet.
  • Der äußerste Randtrench bzw. die beiden äußersten Randtrenches erreichen in einer bevorzugten Ausführungsform in etwa bis zum unteren Ende der unteren Driftzone hinab.
  • Die laterale Ausdehnung des äußersten Randtrenches kann bis zum Rand (Sägekante) des Trenchtransistors reichen, wobei in diesem Fall der äußerste Randtrench nur teilweise mit isolierendem Material verfüllt zu sein braucht.
  • In einer bevorzugten Ausführungsform ist die Mesabreite eines Mesagebiets definiert als der Mittelwert aus wenigstens zwei horizontalen Beabstandungen zwischen den Trenches, die an das Mesagebiet angrenzen, wobei die horizontalen Beabstandungen an unterschiedlichen vertikalen Positionen gemessen werden. Beispielsweise können die vertikalen Positionen, an denen die horizontalen Beabstandungen gemessen werden, 20% und 80% der Trenchtiefe der Randtrenches betragen.
  • Wie bereits erwähnt, ist der erfindungsgemäße Trenchtransistor vorteilhafterweise als Feldplatten-Trenchtransistor realisiert, bei dem die Dotierung der zwischen den Zellenfeldtrenches vorgesehenen Driftgebiete so hoch ist, dass die Überschwemmungsladung in den Driftgebieten im Sperrzustand nicht mehr komplett vertikal ausgeräumt werden kann. Dabei sind die Isolationsschichten, die die in den Zellenfeldtrenches vorgesehenen Gateelektroden gegenüber dem Halbleiterkörper isolieren, im unteren Bereich der Zellenfeldtrenches vorzugsweise verdickt ausgestaltet.
  • Um Mesagebiete zwischen den Randtrenches durch isolierendes Material zu ersetzen, stellt die Erfindung folgendes Verfahren zur Herstellung einer Randstruktur in einem Trenchtransistor bereit: Zunächst werden Randtrenches in einem Halbleiterkörper ausgebildet. Dann werden die zwischen den Randtrenches beziehungsweise zwischen Zellenfeldtrench/Randtrench befindlichen Mesagebiete mittels eines thermischen Oxidationsprozesses aufoxidiert. Alternativ hierzu werden Isolationsschichten auf die Innenwände der Zellenfeldtrenches/Randtrenches abgeschieden. Die Summe der Breiten aller Mesagebiete (24, 25), die zwischen dem letzten Zellenfeldtrench (2) und dem ersten Randtrench (21) sowie zwischen verschiedenen Randtrenches (21, 22) ausgebildet sind, und die im Sperrzustand ausgeräumt werden, liegt in einem Bereich, der sich vom 0-fachen bis zum 0,7-fachen der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches erstreckt.
  • Um einen erfindungsgemäßen Trenchtransistor herzustellen, kann von bereits bestehenden Trenchtransistor-Architekturen ausgegangen werden: wenn beispielsweise ein bis 200 V Sperrspannung ausgelegter Trenchtransistor bereitgestellt werden soll, kann die Architektur eines Trenchtransistors, der auf 100 V Sperrspannung ausgelegt ist, als "Basiselement" verwendet werden. Die Basiszelle ist lediglich um eine zusätzliche Driftzone, die unterhalb der bereits existierenden Driftzone angeordnet wird, zu erweitern, ferner muss eine zusätzliche Randstruktur zu der bereits existierenden Randstruktur des Basiselements hinzugefügt werden. Hierbei wird die zusätzliche Driftzone, beispielsweise eine niedrig dotierte Epitaxieschicht, so dick ausgelegt, dass die zusätzlich anfallende Sperrspannung durch diese Schicht aufgenommen werden kann. Die zusätzliche Randstruktur sollte wenigstens einen mit Oxid gefüllten Randtrench beinhalten, wobei Trenchtiefen und Trenchbreiten sowie die Anzahl der mit Oxid gefüllten Randtrenches beliebig gewählt werden können. Das Zusammenwirken der Randstruktur des Basiselements und der zusätzlichen Randstruktur muss die volle Sperrspannung des Trenchtransistors abbauen können.
  • Herstellungstechnisch vorteilhaft sind Trenchbreiten, die in etwa der doppelten Dicke der in den aktiven Zellenfeldtrenches vorgesehenen verdickten Isolationsschicht (Feldoxidschicht) entsprechen. In diesem Fall wären die Trenchtiefen innerhalb der Randstruktur in etwa 10 bis 30% geringer, verglichen zu denen der aktiven Zellenfeldtrenches. Soll die Trenchtiefe der Randtrenches gleich oder tiefer sein als die Trenchtiefen der aktiven Zellenfeldtrenches, so kann zum Oxid im Trench auch Polysilizium hinzukommen. Im Falle deutlich größerer Trenchtiefen ist die Trenchweite im Layout zu vergrößern und die Trenchätzung entsprechend anzupassen, so dass breiter gelayoutete Trenches stets deutlich tiefer geätzt werden im Vergleich zu normal breiten Zellenfeldtrenches.
  • Der erfindungsgemäße Trenchtransistor hat gegenüber bekannten Trenchtransistoren den Vorteil, dass der Platzbedarf der Randstrukturen wesentlich geringer ist. Weiterhin sind derartige Randstrukturen leicht in Standard-Herstellungsprozesse integrierbar.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 Potenzialverläufe sowie Verläufe des elektrischen Felds in einem Randbereich eines herkömmlichen Trenchtransistors,
  • 2a Potenzialverläufe sowie Verläufe des elektrischen Felds in einem Randbereich eines herkömmlichen Trenchtransistors,
  • 2b Potenzialverläufe sowie Verläufe des elektrischen Felds in einem Randbereich einer ersten Ausführungsform der Erfindung,
  • 2c Potenzialverläufe sowie Verläufe des elektrischen Felds im Randbereich einer zweiten Ausführungsform der Erfindung,
  • 2d Potenzialverläufe sowie Verläufe des elektrischen Felds in einem Randbereich einer dritten Ausführungsform der Erfindung,
  • 3a Dotierkonzentrationen in einem Randbereich einer vierten Ausführungsform der Erfindung,
  • 3b Dotierkonzentrationen in einem Randbereich einer fünften Ausführungsform der Erfindung,
  • 4a einen Randbereich eines herkömmlichen Trenchtransistors,
  • 4b einen Randbereich einer sechsten Ausführungsform der Erfindung,
  • 4c einen Randbereich einer siebten Ausführungsform der Erfindung,
  • 5a Potenzialverläufe für den in 4a gezeigten Randbereich,
  • 5b Potenzialverläufe für die in 4b gezeigte Ausführungsform,
  • 5c Potenzialverläufe für die in 4c gezeigte Ausführungsform,
  • 6a Verläufe des elektrischen Felds für den in 4a gezeigten Trenchtransistor,
  • 6b Verläufe des elektrischen Felds für die in 4b gezeigte Ausführungsform,
  • 6c Verläufe des elektrischen Felds für die in 4c gezeigte Ausführungsform,
  • 7a einen Randbereich einer achten Ausführungsform der Erfindung,
  • 7b einen Randbereich einer neunten Ausführungsform der Erfindung,
  • 8a Potenzialverläufe für die in 7a gezeigte Ausführungsform,
  • 8b Potenzialverläufe für die in 7b gezeigte Ausführungsform,
  • 9a Verläufe des elektrischen Felds für die in 7a gezeigte Ausführungsform,
  • 9b Verläufe des elektrischen Felds für die in 7b gezeigte Ausführungsform,
  • 10 einen Randbereich einer zehnten Ausführungsform der Erfindung.
  • In den Zeichnungen sind einander entsprechende Teile bzw. Bereiche mit denselben Bezugsziffern gekennzeichnet. Sämtliche Ausführungsformen können invers dotiert sein, das heißt n- bzw. p-Gebiete können miteinander vertauscht werden.
  • In 1 ist ein Teil eines Randbereichs eines Trenchtransistors gemäß dem Stand der Technik gezeigt. Zu sehen sind ein Halbleiterkörper 1, in dem ein Zellenfeldtrench 2 (der letzte Zellenfeldtrench des Zellenfelds) ausgebildet ist. Innerhalb des Zellenfeldtrenches 2 ist eine Elektrode 3 ausgebildet, die gegenüber dem Halbleiterkörper 1 durch eine Isolationsschicht 4 elektrisch isoliert ist. Die Isolationsschicht 4 weist verdickte Bereiche auf, insbesondere im Be reich von Seitenwänden des Zellenfeldtrenches 2, die von dem Zellenfeld des Trenchtransistors (das sich am linken Bildrand befindet) abgewandt sind. Teile der Oberfläche des Halbleiterkörpers 1 sind von einer Isolationsschicht 6 bedeckt. Unmittelbar links neben dem (aktiven) Zellenfeldtrench 2 befindet sich das erste aktive Mesagebiet des Zellenfelds, gefolgt von einem weitern Zellenfeldtrench (nicht gezeigt).
  • Der in 1 gezeigte Trenchtransistor weist eine Driftzone 5 auf, die eine Sperrspannung von ungefähr 200 V aufnehmen kann. Die Driftzone 5 besteht hierbei aus einer oberen Driftzone 51 und einer unteren Driftzone 52 , die aneinander angrenzen, wobei die Dotierung der unteren Driftzone 52 etwas geringer ist als die Dotierung der oberen Driftzone 51 . In der Computersimulation ist deutlich zu erkennen, dass bereits bei einer Sperrspannung von 145 V ein Durchbruch an der vom Zellenfeld abgewandten Außenseite des Zellenfeldtrenches 2 erfolgt (insbesondere an der Position x = 2,9; y = 4,0). Die in 1 gezeigte Randkonstruktion ist demnach nicht geeignet, Sperrspannungen von 200 V abzubauen.
  • In den Figuren zeigt die x-Richtung von links nach rechts, und die y-Richtung von oben nach unten.
  • Anders gestaltet sich die Situation, wenn, wie in 2b bis d gezeigt, zusätzliche Randtrenches in dem Halbleiterkörper 1 ausgebildet werden. So sind beispielsweise in einer ersten Ausführungsform 20 der Erfindung neben dem Zellenfeldtrench 2 zwei Randtrenches 21, 22 vorgesehen, die ausschließlich mit isolierendem Material 23, beispielsweise einem Oxid, aufgefüllt sind. Die Randtrenches 21, 22 weisen die gleiche Tiefe wie die des Zellenfeldtrenches 2 auf, wobei die Breite der Randtrenches 21, 22 etwas kleiner als die des Zellenfeldtrenches 2 ausfällt. Zwischen dem Zellenfeldtrench 2 und dem Randtrench 21 sowie zwischen dem Randtrench 21 und dem Randtrench 22 ist jeweils ein Mesagebiet 24 bzw. 25 ausgebildet.
  • Die in 2c gezeigte zweite Ausführungsform 30 unterscheidet sich von der ersten Ausführungsform 20 dadurch, dass die beiden Randtrenches 31, 32, die neben dem Zellenfeldtrench 2 angeordnet sind, tiefer als der Zellenfeldtrench 2 sind. Ansonsten entspricht der Aufbau dem der ersten Ausführungsform 20. Die in 2d gezeigte dritte Ausführungsform 40 weist anstelle von zwei zusätzlichen Randtrenches, wie in 2b und c gezeigt, einen einzelnen Randtrench 41 auf, der mit isolierendem Material 23 gefüllt ist und der breiter und tiefer als der Zellenfeldtrench 2 ausgestaltet ist.
  • Die Computersimulation lässt deutlich erkennen, dass in allen drei Ausführungsformen 20 bis 40 bessere Durchbruchseigenschaften vorliegen als bei dem Trenchtransistor, der in den 1 sowie 2a gezeigt ist. So beträgt die Durchbruchspannung in der ersten Ausführungsform 165 V, wobei der Durchbruch an der Position (x = 2,9; y = 5,1) erfolgt. Die Durchbruchspannung in der zweiten Ausführungsform 30 beträgt 213 V, wobei der Durchbruch an der Position (x = 0,65; y = 5,3) erfolgt. Die Durchbruchspannung in der dritten Ausführungsform 40 beträgt 208 V, der Durchbruch erfolgt hier an der Position (x = 0,65; y = 5,3). In den Computersimulationen repräsentieren die durchgezogenen Linien Äquipotenziallinien in Abständen von 10 V, die Verteilungen des elektrischen Felds sind in unterschiedlichen Schattierungen/Farbstufen wiedergegeben. Wenn, wie in 2c sowie 2d gezeigt, die Randtrenches 31, 32 bzw. 41 tiefer als der Zellenfeldtrench 2 ausgestaltet werden sollen, können zusätzliche Layoutmaßnahmen ergriffen werden, beispielsweise die Randtrenches mittels einer Extramaske geätzt bzw. mit isolierendem Material verfüllt werden.
  • In 3a ist eine vierte Ausführungsform 50 des erfindungsgemäßen Trenchtransistors gezeigt. Diese Ausführungsform ähnelt der zweiten Ausführungsform 30, jedoch mit dem Unterschied, dass in den Randtrenches 51, 52 jeweils eine Elektrode 53, 54 vorgesehen ist, wobei die Elektroden 53, 54 als floatende (frei bewegliches Potenzial) Elektroden ausgestaltet sind. Die in 3b gezeigte fünfte Ausführungsform 60 unterscheidet sich von der vierten Ausführungsform 50 dadurch, dass die Elektroden 53, 54 jeweils auf einen der Potenzialwerte gelegt werden, die in den Mesagebieten 24, 25 zwischen dem Zellenfeldtrench 2 und den Randtrenches 51 und 52 ausgebildet sind. Dazu ist die Elektrode 53 mit dem Mesagebiet 24, und die Elektrode 54 mit dem Mesagebiet 25 elektrisch verbunden. Die Elektrode 53 nimmt somit den Potenzialwert, der innerhalb des Mesagebiets 24 vorherrscht, die Elektrode 54 den Potenzialwert, der innerhalb des Mesagebiets 25 vorherrscht, an.
  • In den 3a und 3b sind die Dotierkonzentrationen innerhalb des Halbleiterkörpers 1 angegeben.
  • In allen Ausführungsformen (erste Ausführungsform 20 bis fünfte Ausführungsform 60) sind die Breiten der ausgeräumten Mesagebiete 23, 24 so ausgelegt, dass die Summe dieser Breiten kleiner bzw. gleich der 0,7-fachen Breite (oder 0,5-fachen Breite) zwischen zwei aktiven Zellenfeldtrenches ist. Das Material der Elektroden 53, 54 ist beispielsweise Polysilizium, das isolierende Material 23 bzw. das Material der Isolationsschichten 4, 6 vorzugsweise ein Oxid.
  • In den 4 bis 10 sind Ausführungsformen von Trenchtransistor-Randkonstruktionen gezeigt, die Sperrspannungen von mehr als 200 V abbauen sollen. In diesen Ausführungsformen wird die Dicke der Driftzone 5 so gewählt, dass die Driftzone eine Sperrspannung von ca. 250 V aufnehmen kann.
  • In 4a ist ein Randabschluss eines bekannten Trenchtransistors gezeigt. In 4b ist eine sechste Ausführungsform 70 der Erfindung gezeigt, in der der letzte Zellenfeldtrench 2 mit dem Randtrench 91 "verschmolzen" ist. Genauer gesagt ist der rechte Teil der Isolationsschicht 4 des Zellenfeldtrenches 2 mit dem isolierenden Material 23, das den Randtrench 91 auffüllt, verschmolzen. Links vom Zellenfeldtrench 2 befindet sich das erste aktive Mesagebiet 7 des Zellenfeldes. Die in 4c gezeigte siebte Ausführungsform 80 veranschaulicht, dass die Breite bzw. die Tiefe des Randtrenches 91 beliebig variiert werden kann.
  • Die zu der sechsten bzw. siebten Ausführungsform 70, 80 korrespondierenden Potenzialverläufe bzw. Verläufe der elektrischen Feldstärken sind in 5 bzw. 6 dargestellt. Aus den Computersimulationen lässt sich entnehmen, dass der Durchbruch bei dem in 4a gezeigten Trenchtransistor bei einer Durchbruchspannung von 149 V bei der Position (x = 3,0; y = 4,0), bei der sechsten Ausführungsform 70 bei einer Durchbruchspannung von 234 V an einer Position (x = 0,65; y = 5,3) und bei der siebten Ausführungsform 80 bei einer Durchbruchspannung von 253 V bei einer Position (x = 0, 65; y = 5,3) erfolgt.
  • Die in 7a gezeigte achte Ausführungsform 90 weist einen Zellenfeldtrench 2', einen letzten Zellenfeldtrench 2 sowie einen ersten Randtrench 71 auf. Der letzte Zellenfeldtrench lässt sich unter anderem so definieren, dass dieser wenigs tens an ein Mesagebiet angrenzt, dass so breit wie ein "normales" Zellenfeld-Mesagebiet ist. In dem letzten Zellenfeldtrench 2 ist eine floatende Elektrode 74 vorgesehen, der erste Randtrench 71 ist hingegen ohne Elektrode ausgestaltet und vollständig mit isolierendem Material 23 verfüllt. Das isolierende Material 23, das die floatende Elektrode 74 innerhalb des letzten Zellenfeldtrenchs 2 umgibt, ist mit dem isolierenden Material 23 des ersten Randtrenches 71 "verschmolzen". Die "Breite" eines Mesagebiets 72 zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench 71 beträgt also 0. Der erste Randtrench 71 ist breiter und tiefer als der letzte Zellenfeldtrench 2 ausgestaltet. Vorzugsweise reicht der erste Randtrench 71 bis zum unteren Ende der Driftzone 5 in den Halbleiterkörper 1 hinein. Der Zellenfeldtrench 2' ist aktiv. Links neben dem Zellenfeldtrench 2' befindet sich das erste aktive Mesagebiet 7 des Zellenfelds. Die Breite eines Mesagebiets 73 zwischen dem Zellenfeldtrench 2' und dem letzten Zellenfeldtrench 2 ist gleich der Breite eines Mesagebiets zwischen zwei aktiven Zellenfeldtrenches. Das deaktivierte Mesagebiet 73 wird beidseitig von Dickoxid eingefasst.
  • Der erste Randtrench 71 ist in bevorzugten Ausführungsformen drei- bis fünfmal so breit wie aktive Zellenfeldtrenches.
  • Die Trenches 2', 2 und 71 können prinzipiell zusammen mit den Zellenfeldtrenches in einem Prozessschritt hergestellt werden oder aber mittels eigener Prozessschritte, wobei zu berücksichtigen ist, dass bei üblichen Trenchätzprozessen die Trenchtiefe abhängig von der Trenchbreite ist. Der erste Randtrench 71 kann beispielsweise mit einem Oxid und alternativ auch (zumindest teilweise) mit floatendem Polysilizium, Phosphorsiliziumglas, Borphosphorsiliziumglas, einem Zwischenoxid, Nitrid, Imid oder anderen Materialien, die im Herstellungsprozess abgeschieden und nicht mehr entfernt werden, gefüllt sein. Dies gilt analog auch für die Randtrenches der anderen Ausführungsformen. Zusätzlich kann innerhalb des ersten Randtrenches 71 ein Hohlraum ausgebildet sein.
  • Die in 7b gezeigte neunte Ausführungsform 100 unterscheidet sich von der achten Ausführungsform 90 lediglich dadurch, dass der letzte Zellenfeldtrench 2 etwas tiefer ausgestaltet ist.
  • In den 8 und 9 sind Potenzialverläufe bzw. Verläufe des elektrischen Felds für die in 7 gezeigten Ausführungsformen im Sperrfall dargestellt. Hierbei erfolgt der Durchbruch in der achten Ausführungsform 90 bei einer Durchbruchspannung von 266 V an der Position (x = 6,1; y = 6,0) sowie bei einer Durchbruchspannung von 274 V an der Position (x = 0,65; y = 5,3). In der neunten Ausführungsform 100 erfolgt der Durchbruch bei einer Durchbruchspannung von 264 V an der Position (x = 4,5; y = 5,8) und bei einer Durchbruchspannung von 283 V an der Position (x = 0,65; y = 5,3). Aus den Computersimulationen ist hiermit ersichtlich, dass bei Verwendung eines sehr breiten und sehr tiefen Randtrenches (erster Randtrench 71) stets ein Durchbruch innerhalb des letzten Zellenfeldtrenchs 2 erfolgt.
  • Die Ausmaße der Trenches 2', 2 und 71 können variiert werden, insbesondere kann der zweite Randtrench 72 noch breiter und tiefer als dargestellt ausgebildet werden.
  • Die äußersten Randtrenches (in diesen Ausführungsformen die Randtrenches 72 bzw. 91) können auch wie in 10 gezeigt ausgestaltet sein. In dieser Ausführungsform ist der Randtrench extrem breit ausgestaltet, so dass dieser die gesamte Breite bis zur Sägekante (d.h. eines Sägerahmens bis zum nächsten Chip hin) einnimmt. In der in 10 gezeigten Ausführungsform ist ein Teil des senkrecht verlaufenden isolierenden Materials 23 des äußersten Randtrenches mit dem isolierenden Material 4 des letzten Zellenfeldtrenches 2 verschmolzen. In 10 sind weitere Zellenfeldtrenches 2 zu sehen, wobei hier der mittlere und der letzte Zellenfeldtrench inaktiv sind. Die sehr breite Ausgestaltung des letzten Randtrenches (in den Sägerahmen hinein bzw. bis zum nächstbenachbarten Chip) bewirkt, dass die Potenziallinien nicht mehr nach oben, sondern nur mit äußerst geringer Krümmung seitwärts aus dem Trenchtransistor herausgeführt werden, da im montierten Zustand des Chips die gegenüberliegende Seite des äußersten Randtrenches nicht mehr vorhanden ist. Diese Struktur ähnelt einer bekannten Struktur, die in beschrieben ist.
  • In allen beschriebenen Ausführungsformen können an die Randkonstruktion angrenzende Zellenfeldtrenches (beispielsweise zehn Zellenfeldtrenches) deaktiviert werden, wobei die Isolationsschichten, die in diesen Zellenfeldtrenches vorgesehen sind, durchgehend verdickt ausgestaltet werden können (siehe 10). Die an die Randkonstruktion angrenzenden Zellenfeldtrenches können ferner eine zur Randkonstruktion hin zunehmende Breite/Tiefe bzw. abnehmende Breite/Tiefe aufweisen, womit die Potenziallinien im Randbereich des Trenchtransistors äußerst genau eingestellt werden können.
  • Das Verschmelzen von zwei Randtrenches kann wie folgt erfolgen: zunächst werden die Randtrenches mittels gängiger Verfahren in den Halbleiterkörper eingebracht. Dann werden die Mesagebiete zwischen den zu verschmelzenden Randtrenches mittels eines thermischen Oxidationsprozesses in ein isolierendes Material (Oxid) umgewandelt. Anschließend können in verbleibende Hohlräume innerhalb der Trenches Elektroden bzw.
  • Füllmaterial eingebracht werden. Die Breite des zu oxidierenden Mesagebiets zwischen zwei zu verschmelzenden Randtrenches beträgt beispielsweise 200 bis 400 nm. Die folgenden Schritte zur Fertigstellung der Randkonstruktion sind dem Fachmann bekannt.
  • Ein wesentlicher Aspekt der in den 7 bis 10 beschriebenen Ausführungsformen ist damit, eine Randstruktur bereitzustellen, die gegeben ist durch eine Verschmelzung von wenigstens einem Randtrench mit dem letzten Zellenfeldtrench und/oder mit weiteren Randtrenches.
    • 1
    Halbleiterkörper
    2, 2'
    Zellenfeldtrench
    3
    Elektrode
    4
    Isolationsschicht
    5
    Driftzone
    51
    obere Driftzone
    52
    untere Driftzone
    6
    Isolationsschicht
    7
    Mesagebiet
    20
    erste Ausführungsform
    21
    Randtrench
    22
    Randtrench
    23
    isolierendes Material
    24
    Mesagebiet
    25
    Mesagebiet
    30
    zweite Ausführungsform
    31
    Randtrench
    32
    Randtrench
    40
    dritte Ausführungsform
    41
    Randtrench
    50
    vierte Ausführungsform
    51
    Randtrench
    52
    Randtrench
    53
    Elektrode
    54
    Elektrode
    60
    fünfte Ausführungsform
    70
    sechste Ausführungsform
    71
    Randtrench
    72
    Mesagebiet
    73
    Mesagebiet
    74
    Elektrode
    80
    siebte Ausführungsform
    90
    achte Ausführungsform
    91
    Randtrench
    100
    neunte Ausführungsform

Claims (19)

  1. Trenchtransistor (20), der: – ein Zellenfeld, in dem mehrere Zellenfeldtrenches (2) vorgesehen sind, und – wenigstens einen Randtrench (21, 22), der an das Zellenfeld angrenzt, aufweist, wobei die Summe der Breiten aller Mesagebiete (24, 25), die zwischen dem letzten Zellenfeldtrench (2) und dem ersten Randtrench (21) sowie zwischen verschiedenen Randtrenches (21, 22) ausgebildet sind, und die im Sperrzustand wenigstens teilweise ausgeräumt werden, in einem Bereich liegt, der sich vom 0-fachen bis zum 0,7-fachen der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches erstreckt.
  2. Trenchtransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Summe der Breiten aller ausgeräumten Mesagebiete, die zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench sowie zwischen den Randtrenches ausgebildet sind, das 0,5-fache der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches beträgt.
  3. Trenchtransistor nach Anspruch 2, dadurch gekennzeichnet, dass der Trenchtransistor zwei Randtrenches aufweist, wobei der Abstand zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench sowie der Abstand zwischen den Randtrenches das 0,25-fache des Abstands zwischen zwei benachbarten aktiven Zellenfeldtrenches beträgt.
  4. Trenchtransistor nach Anspruch 2, dadurch gekennzeichnet, dass der Trenchtransistor drei Randtrenches aufweist, wobei der Abstand zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench sowie der Abstand zwischen den Randtrenches das 0,17-fache des Abstands zwischen zwei benachbarten aktiven Zellenfeldtrenches beträgt.
  5. Trenchtransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass wenigstens innerhalb des Randtrenches (51, 71) der dem Zellenfeld am nächsten liegt, eine Elektrode (53, 74) vorgesehen ist.
  6. Trenchtransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in allen Randtrenches Elektroden vorgesehen sind.
  7. Trenchtransistor nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die Elektroden (53, 54) in den Randtrenches (51, 52) auf festen Potenzialwerten liegen und/oder als floatende Elektroden ausgestaltet sind.
  8. Trenchtransistor nach einem der Ansprüche 1 bis 5 oder 7, dadurch gekennzeichnet, dass wenigstens einer der Randtrenches ausschließlich mit isolierendem Material gefüllt ist.
  9. Trenchtransistor nach Anspruch 8, dadurch gekennzeichnet, dass der äußerste Randtrench oder die beiden äußersten Randtrenches ausschließlich mit isolierendem Material gefüllt sind.
  10. Trenchtransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der äußerste Randtrench oder die beiden äußersten Randtrenches breiter und/oder tiefer als die restlichen Randtrenches ausgestaltet sind.
  11. Trenchtransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die laterale Ausdehnung des äußersten Randtrenchs (72, 91) bis zum Rand des Halbleiterkörpers des Trenchtransistors reicht.
  12. Trenchtransistor nach einem der Ansprüche 1 bis 11, gekennzeichnet durch eine obere Driftzone und eine untere Driftzone, wobei die untere Driftzone vom selben Dotiertyp wie die obere Driftzone ist und unmittelbar an diese angrenzt, und die obere Driftzone wenigstens teilweise zwischen den Zellenfeldtrenches/Randtrenches, und die untere Driftzone wenigstens teilweise unterhalb der Zellenfeldtrenches/Randtrenches ausgebildet ist.
  13. Trenchtransistor nach Anspruch 12, dadurch gekennzeichnet, dass der äußerste Randtrench oder die beiden äußersten Randtrenches in etwa bis zum unteren Ende der unteren Driftzone hinabreichen.
  14. Trenchtransistor nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass wenigstens eines der Mesagebiete, die zwischen dem letzten Zellenfeldtrench und dem ersten Randtrench oder zwischen den Randtrenches ausgebildet sind, ganz oder teilweise aus einem isolierenden Material besteht.
  15. Trenchtransistor nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Mesabreite eines Mesagebiets definiert ist als der Mittelwert aus wenigstens zwei horizontalen Beabstandungen zwischen den Trenches, die an das Mesagebiet angrenzen, wobei die horizontalen Beabstandungen an unterschiedlichen vertikalen Positionen gemessen werden.
  16. Trenchtransistor nach Anspruch 15, dadurch gekennzeichnet, dass die vertikalen Positionen, an denen die horizontalen Beabstandungen gemessen werden, 20% und 80% der Trenchtiefe der Randtrenches betragen.
  17. Trenchtransistor nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass der Trenchtransistor ein Feldplatten-Trenchtransistor ist, bei dem die Dotierung der zwischen den Zellenfeldtrenches vorgesehenen Driftgebiete so hoch ist, dass die Überschwemmungsladung in den Driftgebieten im Sperrzustand nicht mehr komplett vertikal ausgeräumt werden kann.
  18. Trenchtransistor nach Anspruch 17, dadurch gekennzeichnet, dass die Isolationsschichten, die die in den Zellenfeldtrenches vorgesehenen Gateelektroden gegenüber dem Halbleiterkörper isolieren, im unteren Bereich der Zellenfeldtrenches verdickt ausgestaltet sind.
  19. Verfahren zur Herstellung einer Randstruktur eines Trenchtransistors gemäß einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass das Ausbilden der Mesagebiete zwischen dem letzten Zellenfeldtrench (2) und dem ersten Randtrench (21) oder zwischen den Randtrenches (21, 22) die folgenden Schritte aufweist: – Ausbilden der Randtrenches (21, 22) in einem Halbleiterkörper, – Aufoxidieren der zwischen den Randtrenches (21, 22) beziehungsweise zwischen Zellenfeldtrench/Randtrench (2, 21) befindlichen Mesagebiete mittels eines thermischen Oxidationsprozesses oder Abscheiden von Isolationsschichten auf die Innenwände der Zellenfeldtrenches/Randtrenches derart, dass die Summe der Breiten aller Mesagebiete (24, 25), die zwischen dem letzten Zellenfeldtrench (2) und dem ersten Randtrench (21) sowie zwischen verschiedenen Randtrenches (21, 22) ausgebildet sind, und die im Sperrzustand ausgeräumt werden, in einem Bereich liegt, der sich vom 0-fachen bis zum 0,7-fachen der Mesabreite zwischen zwei benachbarten aktiven Zellenfeldtrenches erstreckt.
DE102004041892.6A 2004-08-30 2004-08-30 Trenchtransistor Expired - Fee Related DE102004041892B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004041892.6A DE102004041892B4 (de) 2004-08-30 2004-08-30 Trenchtransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004041892.6A DE102004041892B4 (de) 2004-08-30 2004-08-30 Trenchtransistor

Publications (2)

Publication Number Publication Date
DE102004041892A1 true DE102004041892A1 (de) 2006-03-02
DE102004041892B4 DE102004041892B4 (de) 2018-08-16

Family

ID=35745653

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041892.6A Expired - Fee Related DE102004041892B4 (de) 2004-08-30 2004-08-30 Trenchtransistor

Country Status (1)

Country Link
DE (1) DE102004041892B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829972B2 (en) 2006-03-10 2010-11-09 Infineon Technologies Austria Ag Edge termination structure for semiconductor components
EP2555241A1 (de) * 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
CN110249431A (zh) * 2017-02-03 2019-09-17 株式会社电装 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042665A1 (de) 1999-01-11 2000-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mos-leistungsbauelement und verfahren zum herstellen desselben
DE10051909A1 (de) 2000-10-19 2002-05-16 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolatorgebietes in einem Halbleiterkörper für solchen Randabschluss
WO2003023862A1 (en) 2001-09-13 2003-03-20 Koninklijke Philips Electronics N.V. Edge termination in a trench-gate mosfet

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (de) 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042665A1 (de) 1999-01-11 2000-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mos-leistungsbauelement und verfahren zum herstellen desselben
DE10051909A1 (de) 2000-10-19 2002-05-16 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolatorgebietes in einem Halbleiterkörper für solchen Randabschluss
WO2003023862A1 (en) 2001-09-13 2003-03-20 Koninklijke Philips Electronics N.V. Edge termination in a trench-gate mosfet

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829972B2 (en) 2006-03-10 2010-11-09 Infineon Technologies Austria Ag Edge termination structure for semiconductor components
DE102006011567B4 (de) * 2006-03-10 2016-09-22 Infineon Technologies Austria Ag Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil
EP2555241A1 (de) * 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
US8735957B2 (en) 2011-08-02 2014-05-27 Nxp B.V. Vertical MOSFET transistor with a vertical capacitor region
US9129991B2 (en) 2011-08-02 2015-09-08 Nxp B.V. Vertical MOSFET transistor with a vertical capacitor region
CN110249431A (zh) * 2017-02-03 2019-09-17 株式会社电装 半导体装置
CN110249431B (zh) * 2017-02-03 2022-02-22 株式会社电装 半导体装置

Also Published As

Publication number Publication date
DE102004041892B4 (de) 2018-08-16

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102005041256B4 (de) Trenchtransistor
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102005041285B4 (de) Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102004036330B4 (de) Halbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
WO2000057481A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004029435A1 (de) Feldplattentrenchtransistor
DE102004052610A1 (de) Anschluss, Ausgestaltung und Herstellung einer vergrabenen Halbleiterschicht (Buried-Layer)
DE102004057791B4 (de) Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102009002813A1 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee