DE102009002813A1 - Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte - Google Patents

Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte Download PDF

Info

Publication number
DE102009002813A1
DE102009002813A1 DE102009002813A DE102009002813A DE102009002813A1 DE 102009002813 A1 DE102009002813 A1 DE 102009002813A1 DE 102009002813 A DE102009002813 A DE 102009002813A DE 102009002813 A DE102009002813 A DE 102009002813A DE 102009002813 A1 DE102009002813 A1 DE 102009002813A1
Authority
DE
Germany
Prior art keywords
field plate
layer
trench
trenches
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009002813A
Other languages
English (en)
Other versions
DE102009002813B4 (de
Inventor
Uli Hiller
Oliver Blank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009002813A1 publication Critical patent/DE102009002813A1/de
Application granted granted Critical
Publication of DE102009002813B4 publication Critical patent/DE102009002813B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Beschrieben wird ein Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte, das aufweist: Bereitstellen eines Halbleiterkörpers mit einer ersten Seite und mit wenigstens einem sich, ausgehend von der ersten Seite in den Halbleiterkörper hinein erstreckenden ersten Graben; Herstellen einer Feldplattendielektrikumsschicht auf der ersten Seite und an freiliegenden Flächen des ersten Grabens, derart, dass ein Restgraben verbleibt; Herstellen einer Feldplattenschicht in dem Restgraben; Freilegen der ersten Seite des Halbleiterkörpers mittels eines Polierverfahrens; teilweises Entfernen der Feldplattendielektrikumsschicht, ausgehend von der ersten Seite aus dem wenigstens einen ersten Graben.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Transistorbauelements.
  • Ein Betriebsparameter eines solchen Transistorbauelements ist dessen Gate-Drain-Kapazität. Wird das Transistorbauelement als Schaltelement zum Schalten einer Last eingesetzt, so beeinflusst diese Gate-Drain-Kapazität das Schaltverhalten des Transistorbauelements. Die Gate-Drain-Kapazität beeinflusst insbesondere die Schaltgeschwindigkeit des Bauelements, und damit die Steilheit von Schaltflanken eines das Bauelement durchfließenden Stromes bzw. einer über dem Bauelement anliegenden Spannung.
  • Die Gate-Drain-Kapazität des Transistorbauelements ist beispielsweise abhängig von der Fläche, in der eine Gateelektrode und eine Drainzone bzw. eine Driftzone des Bauelements einander überlappen. Bei der Herstellung des Bauelements ist es dabei wünschenswert, diese Überlappungsfläche möglichst genau einstellen bzw. reproduzieren zu können, um das Schaltverhalten des Bauelements möglichst genau einstellen zu können.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte zur Verfügung zu stellen, das zu einer niedrigen Gate-Drain-Kapazität führt.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand von Unteransprüchen.
  • Dieses Verfahren zur Herstellung eines Halbleiterbauelements mit einer Feldplatte umfasst: Bereitstellen eines Halbleiter körpers mit einer ersten Seite und mit wenigstens einem sich ausgehend von der ersten Seite in den Halbleiterkörper hinein erstreckenden Graben; Herstellen einer Feldplattendielektrikumsschicht auf der ersten Seite und an freiliegenden Flächen des Grabens derart, dass Restgräben verbleiben; Herstellen einer Feldplattenschicht in dem Restgraben; Freilegen der ersten Seite des Halbleiterkörpers mittels eines Polierverfahrens; teilweises Entfernen der Feldplattendielektrikumsschicht ausgehend von der ersten Seite aus dem wenigstens einen ersten Graben.
  • Beispiele diese Verfahrens werden nachfolgend unter Bezugnahme auf Figuren erläutert. Die Figuren sind dabei nicht notwendigerweise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips. In den Figuren sind dabei lediglich die zum Verständnis dieses Grundprinzips notwendigen Teile bzw. Bauelementzonen dargestellt. In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 veranschaulicht anhand einer Querschnittsdarstellung ein Transistorbauelement mit einer Feldplatte und einem Feldplattendielektrikum.
  • 2 veranschaulicht ein erstes Beispiel eines Verfahrens zur Herstellung eines Feldplattendielektrikums und einer Feldplatte.
  • 3 veranschaulicht weitere Verfahrensschritte, durch die ein Gatedielektrikum und eine Gateelektrode hergestellt werden.
  • 4 veranschaulicht ein zweites Beispiel eines Verfahrens zur Herstellung einer Feldplatte.
  • 5 veranschaulicht ein Beispiel eines Verfahrens zur Herstellung einer Feldplattenschicht für ein Verfahren gemäß 4.
  • 1 veranschaulicht ein Transistorbauelement anhand einer schematischen Querschnittsdarstellung. Das Bauelement weist einen Halbleiterkörper 100 mit einer ersten Seite 101, die nachfolgend als Vorderseite bezeichnet wird, und einer zweiten Seite 102, die nachfolgend als Rückseite bezeichnet wird, auf. 1 zeigt einen vertikalen Querschnitt durch diesen Halbleiterkörper, also einen Querschnitt in einer Schnittebene, die vertikal zu der Vorder- und Rückseite 101, 102 verläuft.
  • Das Transistorbauelement ist beispielsweise zellenartig aufgebaut und besitzt eine Anzahl gleichartiger Transistorzellen mit jeweils einer Gateelektrode 16, einer Feldplatte bzw. Feldelektrode 31, einer Bodyzone 13 und einer Sourcezone 14. Die Gateelektrode 16 und die Feldelektrode 31 einer Transistorzelle sind dabei in einem gemeinsamen Graben angeordnet, der sich ausgehend von der Vorderseite 101 in einer vertikalen Richtung in den Halbleiterkörper 100 hineinerstreckt. Die Feldplatte 31 ist durch ein Feldplattendielektrikum 22 gegenüber Halbleiterbereichen des Halbleiterkörpers 100 dielektrisch isoliert, und die Gateelektrode 16 ist durch ein Gatedielektrikum 23 gegenüber Halbleiterbereichen des Halbleiterkörpers 100 dielektrisch isoliert. In dem dargestellten Beispiel sind die Feldplatte 31 und die Gateelektrode 16 durch eine weitere Dielektrikumsschicht oder Isolationsschicht 24 gegeneinander isoliert. Die Feldplatte 31 ist in nicht näher dargestellter Weise beispielsweise an die Sourcezone 14 bzw. einen Sourceanschluss S des Bauelements angeschlossen. Alternativ besteht die Möglichkeit, die Feldplatte 31 und die Gateelektrode 16 elektrisch leitend miteinander zu verbinden (nicht dargestellt).
  • Das Transistorbauelement weist außerdem eine Driftzone 11 auf, die sich an die Bodyzonen 13 der einzelnen Transistorzellen anschließt und die allen Transistorzellen des Bauelements gemeinsam ist. An diese Driftzone 11 schließt sich an einer den Bodyzonen 13 gegenüberliegenden Seite eine Drainzone 12 an.
  • Das dargestellte Bauelement ist beispielsweise ein selbstsperrendes Bauelement. In diesem Fall ist die Bodyzone 13 komplementär zu der Sourcezone 14 und der Driftzone dotiert. Bei einem n-leitenden Bauelement sind die Sourcezone 14 und die Driftzone 11 n-dotiert, während die Bodyzone 13 p-dotiert ist. Bei einem p-leitenden Bauelement sind diese Bauelementzonen entsprechend komplementär dotiert. Das dargestellte Bauelement ist ein sogenanntes MOS-Transistorbauelement, das als MOSFET oder als IGBT realisiert sein. Bei einem MOSFET ist die Drainzone 12 vom gleichen Leitungstyp wie die Driftzone 11, allerdings höher dotiert als die Driftzone 11. Bei einem IGBT ist die Drainzone 12 komplementär zu der Driftzone 11 dotiert. Optional kann bei einem IGBT eine Feldstoppzone (nicht dargestellt) zwischen der Driftzone 11 und der Drainzone 12 vorhanden sein. Diese Feldstoppzone ist dabei vom gleichen Leitungstyp wie die Driftzone, allerdings höher dotiert.
  • Die Gateelektrode 16 dient bei dem dargestellten Bauelement zur Steuerung eines leitenden Kanals in der Bodyzone 13 entlang des Gatedielektrikums 23 zwischen der Sourcezone 14 und der Driftzone 11. Das Bauelement leitet, wenn ein solcher leitender Kanal (Inversionskanal) in der Bodyzone 13 zwischen der Sourcezone 14 und der Driftzone 11 vorhanden ist. Bei einem n-leitenden Bauelement ist hierzu in grundsätzlich bekannter Weise ein elektrisches Potenzial an die Gateelektrode 16 anzulegen, das oberhalb des elektrischen Potenzials der Sourcezone 14 des Bauelements liegt. Das Bauelement sperrt, wenn kein solcher leitender Kanal in der Bodyzone 13 vorhanden ist und wenn zwischen der Drainzone 12 und der Sourcezone 14 eine Spannung anliegt, die einen pn-Übergang zwischen der Bodyzone 13 und der Driftzone 11 in Sperrrichtung polt. Bei einem n-leitenden Bauelement ist diese Spannung eine positive Spannung zwischen der Drainzone 12 bzw. an dem Drainanschluss D und der Sourcezone 14 bzw. einem Sourceanschluss S. Die Feldplatte 31, die beispielsweise auf Sourcepotential (oder auch auf Gatepotential) liegt, stellt bei sperrend angesteuertem Bauelement eine Gegenladung zu einem Teil der in der Driftzone 11 vorhandenen Dotierstoffladung zur Verfügung. Dies ermöglicht in grundsätzlich bekannter Weise bei einer gegebenen Spannungsfestigkeit des Bauelements eine höhere Dotierung der Driftzone 11 im Vergleich zu einem Bauelement ohne Feldplatte, und damit einen niedrigeren Einschaltwiderstand.
  • Die einzelnen Transistorzellen des Bauelements sind in nicht näher dargestellter Weise dadurch parallel geschaltet, dass die Gateelektroden 16 elektrisch leitend miteinander verbunden sind und dass die Sourcezonen 14 elektrisch leitend miteinander verbunden sind. In grundsätzlich bekannter Weise können die Bodyzonen 13 und die Sourcezonen 14 der einzelnen Transistorzellen miteinander kurzgeschlossen sein. Bei dem Bauelement gemäß 1 ist hierzu eine Sourceelektrode 15 vorhanden, die die Sourcezone 14 und die Bodyzone 13 einer Transistorzelle kontaktiert.
  • Das dargestellte Transistorbauelement besitzt eine Gate-Drain-Kapazität. Diese Gate-Drain-Kapazität ist abhängig davon, wie stark die Gateelektrode 16 und die Driftzone 11 einander überlappen. Diese Überlappung ist in dem dargestellten Beispiel davon abhängig, wie weit die Gateelektrode 16 in vertikaler Richtung in den Halbleiterkörper 100 hineinreicht und wie weit die Bodyzone 13 ausgehend von der ersten Seite 101 in den Halbleiterkörper 100 hineinreicht. Diese Gate-Drain-Kapazität CGD, deren Schaltsymbol in 1 schematisch dargestellt ist, bestimmt in grundsätzlich bekannter Weise das Schaltverhalten des Bauelements. Die Gate-Drain- Kapazität bestimmt insbesondere die Schaltgeschwindigkeit des Bauelements, d. h. die Geschwindigkeit, mit der das Bauelement von einem leitenden in einen sperrenden Zustand übergeht, und umgekehrt. Bei der Herstellung des Bauelements ist es wünschenswert, diese Gate-Drain-Kapazität möglichst exakt reproduzieren bzw. einstellen zu können.
  • Das Bauelement kann eine Vielzahl gleichartiger Transistorzellen mit jeweils einer Gateelektrode 16, einer Feldplatte 31, einer Bodyzone 13 und einer Sourcezone 14 aufweisen. Ein Bereich des Halbleiterkörpers 100, in dem solche Transistorzellen vorhanden sind, ist in 1 mit dem Bezugszeichen 121 bezeichnet. Dieser Bereich wird nachfolgend auch als Innenbereich des Transistorzellenfeldes bezeichnet. Das Transistorbauelement kann außerdem in einem Randbereich 122, der das Transistorzellenfeld in lateraler Richtung des Halbleiterkörpers 100 begrenzt, modifizierte Transistorzellen oder Randzellen aufweisen. Diese Randzellen, von denen in 1 lediglich eine dargestellt ist, besitzen beispielsweise eine Feldplatte 31 und ein Feldplattendielektrikum 21, das die Feldplatte 31 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert. Diese Randzellen besitzen jedoch keine Gateelektrode 16 und optional auch keine Sourcezone. Die Feldplatte 31 der Randzelle kann auf dem gleichen elektrischen Potenzial wie die Feldplatten der Transistorzellen im Innenbereich 121 liegen. In nicht näher dargestellter Weise besteht die Möglichkeit, im Randbereich mehrere Randzellen vorzusehen. Ob mehrere Randzellen verwendet werden und wie viele solcher Randzellen verwendet werden, ist abhängig von der gewünschten Spannungsfestigkeit des Bauelements. Diese mehreren Randzellen können so realisiert sein, dass sie auf unterschiedlichen elektrischen Potentialen liegen, wobei das elektrische Potential der Randzellen in Richtung des Randes des Bauelements zunimmt. Die Feldplatte der Randzelle, die am nächsten an dem Transistorzellenfeld angeordnet ist, kann beispielsweise auf Sourcepotential liegen, während das elektrische Potential der Feldplatten der übrigen Randzellen in Richtung des Randes von Randzelle zu Randzelle zunehmen kann. Bauelemente mit mehreren Randzellen sind beispielsweise Bauelemente mit einer Spannungsfestigkeit von 200 V bzw. 250 V und mehr.
  • Die Feldplatten der Transistorzellen im Innenbereich können auf verschiedene Art und Weise realisiert sein. Bei einem Beispiel ist vorgesehen, dass sich die Feldplatten in vertikaler Richtung bis an die Gateelektrode 16 bzw. bis auf Höhe der Vorderseite 101 des Halbleiterkörpers 100 erstrecken. Solche Feldplatten, von denen eine im rechten Teil der 1 dargestellt ist, sind nachfolgend mit dem Bezugszeichen 31 bezeichnet.
  • Alternativ besteht die Möglichkeit, die Feldplatten so zu realisieren, dass sie lediglich im unteren Graben angeordnet sind, wie dies für die Transistorzelle in der Mitte der 1 dargestellt ist. Eine solche lediglich im unteren Bereich des Grabens angeordnete Feldplatte ist nachfolgend mit dem Bezugszeichen 32 bezeichnet. In Richtung der ersten Seite 101 schließt sich an eine solche Feldplatte 32 beispielsweise eine Dielektrikumsschicht 41, wie z. B. eine Nitridschicht, an.
  • Ein mögliches Verfahren zur Herstellung der Feldplattendielektrika 21, 22 für die Transistorzellen im Innenbereich und die Randzelle sowie für die Feldplatten 31 wird nachfolgend anhand der 2A bis 2G erläutert. Die Figuren zeigen dabei vertikale Querschnitte durch den Halbleiterkörper 100 während einzelner Verfahrensschritte des Verfahrens.
  • 2A zeigt den Halbleiterkörper 100 nach Durchführung erster Verfahrensschritte, bei denen mehrere Gräben 50 hergestellt werden, die jeweils beabstandet zueinander angeordnet sind und die sich ausgehend von der ersten Seite 101 in vertikaler Richtung in den Halbleiterkörper 100 hinein erstrecken. Diese Gräben besitzen eine Ausdehnung in vertikaler Richtung des Halbleiterkörpers 100, die nachfolgend als Tiefe bezeichnet wird, eine Ausdehnung in einer ersten horizontalen Richtung, die nachfolgend als Breite bezeichnet wird, und eine Ausdehnung in einer zweiten lateralen Richtung, die nachfolgend als Länge bezeichnet wird. In dem dargestellten Beispiel verläuft die erste laterale Richtung in der Zeichenebene, während die zweite laterale Richtung senkrecht zu der Zeichenebene verläuft. Die einzelnen Gräben verlaufen beispielsweise parallel zueinander. Die Länge der einzelnen Gräben ist dabei größer als deren Breite.
  • Die konkreten Abmessungen der Gräben, insbesondere deren Breite und Tiefe hängen stark von der Spannungsklasse, d. h. von Durchbruchspannungsfestigkeit, des Bauelements ab. Die Tiefe der Gräben liegt beispielsweise bei 3–4 μm für Bauelemente mit einer Spannungsfestigkeit zwischen 50 V und 60 V und reicht beispielsweise bis zu 15–20 μm für Bauelemente mit einer Spannungsfestigkeit zwischen 300 V und 350 V. Entsprechend reicht die Breite der Gräben von ca. 800 nm bis zu 6–7 μm. Die Länge der Gräben ist maßgeblich bestimmt durch die Abmessungen des Halbleiterkörpers 100. Eine typische Fläche (Chipfläche) des Halbleiterkörpers 100 liegt beispielsweise bei 30 mm2. Die Gräben für die späteren Transistorzellen verlaufen dabei parallel zueinander über annähernd die gesamte Länge oder Breite des Halbleiterkörpers und enden jeweils so weit beabstandet zu dem Rand des Halbleiterkörpers 100, dass zwischen dem Ende der Gräben und dem Rand noch ausreichend Platz für einen Randabschluss ist, der die Randzellen umfasst. Der bzw. die Gräben der späteren Randzellen können dabei so realisiert sein, dass sie die Gräben für die späteren Transistorzellen ringförmig umschließen. In diesem Zusammenhang sie darauf hingewiesen, dass die Figuren Querschnitte durch den Halbleiterkörper 100 in solchen Bereichen zeigen, in denen die Gräben der Randzelle bzw. Randzellen und der Transistorzellen parallel zueinander verlaufen.
  • Die Herstellung der einzelnen Gräben 50 erfolgt in nicht näher dargestellter Weise beispielsweise mittels eines Ätzverfahrens unter Verwendung einer Maske (nicht dargestellt), die solche Abschnitte der ersten Seite 101, in denen die Gräben 50 hergestellt werden sollen, während des Ätzverfahrens freilässt.
  • Die einzelnen Gräben 50 weisen jeweils zwei sich gegenüberliegende Flächen, die nachfolgend als Seitenflächen oder Seitenwände bezeichnet werden, und eine ausgehend von der Vorderseite 101 am unteren Ende der Gräben 50 angeordnete Fläche 53, die nachfolgend als Grabenboden bezeichnet wird, auf. In diesem Zusammenhang sei angemerkt, dass die in den Figuren dargestellten Gräben 50 lediglich zur Vereinfachung der Darstellung einen rechteckförmigen Querschnitt besitzen. Tatsächlich besitzen diese Gräben 50 einen Querschnitt, der üblicherweise von einem rechteckförmigen Querschnitt abweicht. So können die Seitenwände 51, 52 beispielsweise derart schräg gegenüber der ersten Seite 101 verlaufen, dass die Grabenbreite mit zunehmendem Abstand zur ersten Seite 101 abnimmt. Diese Abnahme der Grabenbreite kann mit zunehmender Tiefe gleichmäßig oder auch ungleichmäßig erfolgen. Darüber hinaus kann der Grabenboden 53 zu den Seitenwänden 51, 52 beispielsweise abgerundet sein.
  • Der Halbleiterkörper 100, in dem die Gräben 50 hergestellt werden, ist insbesondere ein einkristalliner Halbleiterkörper. Dieser Halbleiterkörper 100 kann homogen dotiert sein. Darüber hinaus kann der Halbleiterkörper 100 auch so realisiert sein, dass er zwei unterschiedlich dotierte Halbleiterschichten, nämlich eine erste Halbleiterschicht 111 und eine auf die erste Halbleiterschicht 111 aufgebrachte zweite Halbleiterschicht 112 aufweist. Die erste Halbleiterschicht 111 ist beispielsweise ein hochdotiertes Halbleitersubstrat, welches die spätere Drainzone des Bauelements bildet. Die zweite Halbleiterzone 112 ist in diesem Fall beispielsweise eine schwächer dotierte Halbleiterschicht, die beispielsweise mittels eines Epitaxieverfahrens auf die erste Halbleiterschicht 111 aufgebracht wurde. Abschnitte dieser zweiten Halbleiterschicht 111 können die Driftzone (11 in 1) des späteren Transistorbauelements bilden. Ist der Halbleiterkörper 100 derart zweischichtig aufgebaut, so erfolgt die Herstellung der Gräben 50 beispielsweise derart, dass die Gräben 50 ausgehend von der Vorderseite 101 noch in der zweiten Halbleiterschicht 112 enden, d. h. nicht bis in die erste Halbleiterschicht 111 reichen. Die zweite Halbleiterschicht 112 kann homogen dotiert sein, kann jedoch ein variierendes Dotierungsprofil besitzen. So kann die zweite Halbleiterschicht 112 beispielsweise so dotiert sein, dass deren Dotierungskonzentration in Richtung der ersten Seite 101 zunimmt. Eine solche Variation der Dotierungskonzentration kann beispielsweise dazu verwendet werden, den Einschaltwiderstand des Bauelements einzustellen oder den Ort innerhalb des Halbleiterkörpers einzustellen, an dem bei Erreichen einer maximalen Spannungsfestigkeit ein Spannungsdurchbruch zuerst einsetzt.
  • Nach Herstellen der Gräben 50 wird eine Feldplattendielektrikumsschicht 20 an freiliegenden Flächen der Gräben, d. h. an deren Seitenwänden und deren Boden, sowie an freiliegenden Flächen der ersten Seite 101 des Halbleiterkörpers 100 hergestellt. 2B zeigt den Halbleiterkörper 100 im Querschnitt nach Durchführung dieser Verfahrensschritte. Die Herstellung der Feldplattendielektrikumsschicht 20 erfolgt beispielsweise durch thermische Oxidation des Halbleiterkörpers 100. Die Feldplattendielektrikumsschicht 20 ist in diesem Fall eine Oxidschicht, d. h. bei Verwendung eines Halbleiterkörpers 100 aus Silizium eine Schicht aus Siliziumoxid (SiO2). Alternativ kann die Herstellung der Feldplattendielektrikumsschicht 20 durch Abscheiden einer Dielektrikumsschicht, beispielsweise einer Oxidschicht, erfolgen.
  • Die Herstellung der Feldplattendielektrikumsschicht 20 erfolgt derart, dass nach Herstellen dieser Feldplattendielektrikumsschicht 20 im Bereich der ursprünglichen Gräben (50 in 2A) Restgräben 50' verbleiben, die in dem Beispiel eine geringere Breite als die ursprünglichen Gräben 50 besitzen. Die Herstellung der ursprünglichen Gräben 50 ist dabei auf das Verfahren zur Herstellung der Feldplattendielektrikumsschicht 20 abgestimmt. Soll eine bestimmte Dicke der Feldplattendielektrikumsschicht 20 und eine bestimmte Breite der Restgräben 50' erreicht werden, so kann bei Herstellen der Feldplattendielektrikumsschicht 20 durch thermische Oxidation, bei der oberflächennahe Bereiche des Halbleiterkörpers 100 aufoxidiert werden, die Grabenbreite der ursprünglichen Gräben 50 geringer gewählt werden als bei Herstellen der Feldplattendielektrikumsschicht 20 durch Abscheiden einer Dielektrikumsschicht.
  • Nach Herstellen der Feldplattendielektrikumsschicht 20 wird eine Feldplattenschicht auf die Feldplattendielektrikumsschicht 20 aufgebracht, was im Ergebnis in 2C dargestellt ist. Diese Feldplattenschicht 30 besteht aus einem elektrisch leitenden Material, wie beispielsweise einem Metall oder einem hochdotierten polykristallinen Halbleitermaterial, wie beispielsweise Polysilizium. Das Herstellen dieser Feldplattenschicht 30 erfolgt derart, dass die Restgräben 50' wenigstens bis auf Höhe der ersten Seite 101 des Halbleiterkörpers 100 aufgefüllt werden. Unter ”Auffüllen” ist in diesem Zusammenhang zu verstehen, dass das auffüllende Material von Seitenwand zu Seitenwand reicht, so dass kein weiterer Restgraben verbleibt. Bezugnehmend auf 2C kann das Herstellen dieser Feldplattenschicht 30 insbesondere so erfolgen, dass die Feldplattenschicht 30 die Restgräben 50' vollständig, d. h. bis nach oben hin, auffüllt und darüber hinaus die Feldplattendielektrikumsschicht 20 oberhalb der ersten Seite 101 des Halbleiterkörpers 100 überdeckt.
  • Die Feldplattendielektrikumsschicht 20 – und gegebenenfalls die Feldplattenschicht 30 – werden anschließend mittels eines Polierverfahrens soweit abgetragen, bis die erste Seite 101 des Halbleiterkörpers 100 freiliegt. Dies ist im Ergebnis in 2D dargestellt. Das Polierverfahren ist beispielsweise ein mechanisches Polierverfahren oder ein chemisch-mechanisches Polierverfahren (CMP, Chemical Mechanical Polis hing). Nach Abschluss dieser Verfahrensschritte sind Feldplatten 31 vorhanden, die sich ausgehend von der Vorderseite 101 in vertikaler Richtung in den Halbleiterkörper 100 hineinerstrecken und die durch Feldplattendielektrika 21 gegenüber Halbleiterbereichen des Halbleiterkörpers 100 dielektrisch isoliert sind. Die Feldplatten 31 resultieren dabei aus der Feldplattenschicht 30, während die Feldplattendielektrika 21 aus der Feldplattendielektrikumsschicht 20 resultieren. Die Breite der Feldplatten 31 entspricht dabei der Breite der Restgräben (50' in 2B), in denen die Feldplattenschicht (30 in 2C) abgeschieden wurde. Entsprechend der Grabenbreite und der Grabentiefe ist die Breite der Feldplatten 31 von der gewünschten Spannungsfestigkeit des Bauelements abhängig. Für die oben genannten Bauelemente mit Spannungsfestigkeiten zwischen 50 V und 350 V beträgt die Breite der Feldplatten beispielsweise zwischen etwa 300 nm und 2–2,5 μm.
  • Die bisher erläuterten Verfahrensschritte werden für alle späteren Transistorzellen, d. h. sowohl für die Transistorzellen im Innenbereich als auch für die Randzellen, gleichermaßen durchgeführt. Weitere Verfahrensschritte, die nachfolgend anhand der 2E bis 2G erläutert werden, unterscheiden sich für Transistorzellen im Innenbereich und für Randzellen. Gräben mit einer darin angeordneten Feldplatte und einem darin angeordneten Feldplattendielektrikum, die Teil späterer Transistorzellen sind, werden nachfolgend als erste Gräben bezeichnet. Gräben mit einer darin angeordneten Feldplatte und einem darin angeordneten Feldplattendielektrikum, die Teil einer späteren Randzelle des Bauelements sind, werden nachfolgend als zweite Gräben bezeichnet. Bezugnehmend auf 2E wird über diesen zweiten Graben, von denen in 2E nur einer dargestellt ist, eine Schutzschicht 201 auf die Vorderseite 101 aufgebracht, die die ersten Gräben freilässt. Das Herstellen einer solchen Schutzschicht erfolgt beispielsweise durch ganzflächiges Abscheiden einer solchen Schutzschicht und anschließendes Strukturieren der Schutzschicht unter Verwendung einer Maskentechnik. Die Schutzschicht ist beispielsweise eine strukturierte Oxid-Hartmaske oder besteht aus einem Material, das selektiv gegenüber einem Oxid ätzbar ist, wie beispielsweise ein Photolack. Die Schutzschicht kann auch eine Nitridschicht sein, die unter Verwendung einer Lackmaske strukturiert wurde.
  • Bezugnehmend auf 2F wird das Feldplattendielektrikum 21 in den ersten Gräben ausgehend von der ersten Seite 101 abschnittsweise entfernt. Hierzu eignet sich beispielsweise ein Ätzverfahren, welches die Feldplattendielektrika 21 selektiv gegenüber dem Material des Halbleiterkörpers 100 und gegenüber den Feldplatten 31 ätzt, so dass die Feldplattendielektrika in den ersten Gräben ausgehend von der ersten Seite 101 zurückgeätzt werden. Hierdurch entstehen Aussparungen 53, die zu den Seiten hin durch die Feldplatten 31 und dem Halbleiterkörper 100 begrenzt sind und die nach unten hin durch den verbliebenen Teil des Feldplattendielektrikums begrenzt sind. Diese durch teilweises Entfernen von dielektrischem Material entstandenen Feldplattendielektrika 22 werden nachfolgend als erste Feldplattendielektrika bezeichnet. Die bereits vor Durchführung dieses Verfahrensschritts vorhandenen Feldplattendielektrika 21 der Randzellen werden nachfolgend als zweite Feldplattendielektrika bezeichnet.
  • Die Schutzschicht 201 schützt während der Verfahrensschritte, durch die das Feldplattendielektrikum in den ersten Gräben teilweise entfernt wird, das Feldplattendielektrikum 21 in den zweiten Gräben. Diese Schutzschicht 201 wird nach Durchführung dieser Verfahrensschritte entfernt, was im Ergebnis in 2G dargestellt ist.
  • Nach Herstellen der Feldplatten 31 und der ersten Feldplattendielektrika 22 in den ersten Gräben sowie der Feldplatten 31 und der zweiten Feldplattendielektrika 21 in den zweiten Gräben können übliche Verfahrensschritte zur Fertigstellung des Bauelements, d. h. zur Herstellung der Gatedielektrika und der Gateelektroden in den einzelnen Gräben, sowie der Bodyzonen und der Sourcezonen erfolgen. Mögliche Verfahrensschritte zur Herstellung der Gateelektroden 16 in den ersten Gräben werden nachfolgend anhand der 3A und 3B erläutert. Bezugnehmend auf 3A wird zunächst eine Gatedielektrikumsschicht 23 wenigstens in den Aussparungen 53 der ersten Gräben hergestellt. Das Herstellen dieser Gatedielektrikumsschicht 23 erfolgt beispielsweise durch eine thermische Oxidation oder durch Abscheiden einer zur Herstellung der Gatedielektrika geeigneten Dielektrikumsschicht 24, wie beispielsweise einer Oxidschicht. Die Dicke der hergestellten Gatedielektrikumsschicht 23 ist dabei dünner als die zur Herstellung der Feldplattendielektrika 21, 22 hergestellten Feldplattendielektrikumsschicht.
  • Die Dicke der Feldplattendielektrika hängt entsprechend der Grabenbreite und der Grabentiefe von der gewünschten Spannungsfestigkeit ab. Für die oben genannten Bauelemente mit Spannungsfestigkeiten zwischen 50 V und 350 V beträgt die Dicke der Feldplattendielektrika beispielsweise zwischen etwa 250 nm und 2–2,25 μm. Die Dicke der Gatedielektrikumsschicht 23 bestimmt maßgeblich die Einsatzspannung des Bauelements. Typische Wert für diese Dicke der Gatedielektrikumsschicht liegen bei 50 nm bis 80 nm.
  • Die Dicke der hergestellten Dielektrikumsschicht 24 ist insbesondere so bemessen, dass im Bereich der Aussparungen 53 Restaussparungen 53' verbleiben. Diese Restaussparungen 53' werden anschließend mit einem elektrisch leitenden Material, wie beispielsweise einem Metall- oder einem hochdotierten polykristallinen Halbleitermaterial, wie z. B. Polysilizium, aufgefüllt. Hierdurch entstehen Gateelektroden 16, was im Ergebnis in 3B dargestellt ist. Das Herstellen dieser Gateelektroden 16 erfolgt beispielsweise durch ganzflächiges Abscheiden einer Elektrodenschicht und anschließendes Strukturieren dieser Elektrodenschicht derart, dass die Elektrodenschicht oberhalb der ersten Seite 101 wieder entfernt wird. Das Halbleitergebiet, das sich unterhalb der ersten Seite 101 und zwischen benachbarten Gräben befindet, wird als Mesagebiet bezeichnet. In diesem Mesa-Gebiet werden während nachfolgender Verfahrensschritte die Bodyzonen und die Sourcezonen des Bauelements hergestellt, was im Ergebnis in 1 dargestellt ist. Die zur Herstellung der Gateelektroden 16 abgeschiedene Elektrodenschicht muss dabei wenigstens abschnittsweise oberhalb dieser Mesagebiete entfernt werden, um eine Kontaktierung der Source- und Bodyzonen des Bauelements zu ermöglichen.
  • Die Herstellung der Bodyzonen und der Sourcezonen erfolgt beispielsweise durch Implantation und/oder Diffusion von Dotierstoffatomen über die erste Seite 101 in den Halbleiterkörper. Die Ausdehnung der Bodyzone (13 in 1) ausgehend von der Vorderseite 101 ist dabei bestimmt durch die Bedingungen, unter denen die Bodyzone hergestellt wird, wie beispielsweise Implantationsdosis und Implantationsenergie und/oder Diffusionsdauer und Diffusionstemperatur. Die Abmessungen der Bodyzone 13 sind über diese Parameter vergleichsweise exakt einstellbar. Die Abmessungen der Gateelektrode 16 in vertikaler Richtung des Halbleiterkörpers, insbesondere ein Abstand eines unteren Endes der Gateelektrode 16 bis zur ersten Seite 101, der in 3B mit d bezeichnet ist, ist bestimmt durch die Tiefe der Aussparungen 53, die nach Freilegen der ersten Seite 101 hergestellt werden – und gegebenenfalls durch die Dicke der auf den zweiten Feldplattendielektrika 22 noch hergestellten Gatedielektrikumsschicht 24. Wird die Gatedielektrikumsschicht hingegen durch eine thermische Oxidation hergestellt, so bestimmt ausschließlich die Tiefe der Aussparung 53 die vertikale Abmessung der Gateelektrode 16. Denn, durch eine solche thermische Oxidation wird zwar das Halbleitermaterial an Seitenwänden der Aussparung 53 oxidiert, das Feldplattendielektrikum 22 wird jedoch nicht weiter oxidiert. Die Tiefe der Aussparungen 53 ist dabei über das Ätzverfahren, durch welches die Feldplattendielektrika ausgehend von der Vorderseite 101 geätzt werden, vergleichsweise exakt einstellbar. Auch die Dicke einer in den Aussparungen 53 auf den Feldplattendielektrika 22 gegebenenfalls abgeschiedenen Gatedielektrikumsschicht 24 ist vergleichsweise exakt einstellbar. Indem die Tiefe d der Gateelektroden 16 ausgehend von der Vorderseite 101 bei dem erläuterten Verfahren gut reproduzierbar ist, nämlich insbesondere über die Tiefe der Aussparungen 53, ist der Überlappungsbereich zwischen der Gateelektrode und der Bodyzone bzw. umgekehrt zwischen der Gateelektrode und der späteren Driftzone (11 in 1) des Bauelements gut reproduzierbar.
  • Ein weiteres Verfahren zur Herstellung von Feldplatten und Feldplattendielektrika in den einzelnen Gräben wird nachfolgend anhand der 4A bis 4E erläutert. Bezugnehmend auf 4A wird bei diesem Verfahren zunächst eine Feldplattendielektrikumsschicht 20 an freiliegenden Flächen der Gräben und der ersten Seite 101 des Halbleiterkörpers hergestellt. Das Herstellen dieser Feldplattendielektrikumsschicht 20 erfolgt beispielsweise unter Verwendung der anhand der 2A und 2B erläuterten Verfahrensschritte. Auf dieser Feldplattendielektrikumsschicht 20 wird anschließend eine Feldplattenschicht hergestellt, die in dem dargestellten Beispiel mehrere Schichtabschnitte aufweist, nämlich erste Schichtabschnitte 32 aus einem elektrisch leitenden Material in den ersten Gräben. Diese ersten Schichtabschnitte aus dem elektrisch leitenden Material bilden die späteren Feldplatten des Bauelements 32 und sind lediglich im unteren Bereich der Restgräben 50', d. h. im Abstand zu der ersten Seite 101 des Halbleiterkörpers angeordnet. Die Feldplattenschicht umfasst zweite Schichtabschnitte 30' in den zweiten Gräben. Diese zweite Schichtabschnitte 30' bestehen aus einem elektrisch leitenden Material, wie beispielsweise einem Metall- oder einem hochdotierten polykristallinen Halbleitermaterial, und füllen die Restgräben im Bereich der zweiten Gräben wenigstens bis auf Höhe der ersten Seite 101 auf. Die Feldplattenschicht umfasst einen dritten Schichtabschnitt 40, der in dem dargestellten Beispiel die Restgräben im Bereich der ersten Gräben vollständig auffüllt und der darüber hinaus die Feldplattendielektrikumsschicht 20 oberhalb der ersten Seite 101 vollständig überdeckt. Diese dritte Teilschicht 40 besteht beispielsweise aus einem dielektrischen Material, wie z. B. einem Nitrid. Die zweiten Schichtabschnitte 30' und die Feldplatten 32 der späteren Transistorzellen können aus demselben Material bestehen.
  • Die weiteren, nachfolgend anhand der 4B bis 4E erläuterten Verfahrensschritte entsprechen den anhand der 2D bis 2G bereits erläuterten Verfahrensschritten. Bezugnehmend auf 4B werden die Feldplattendielektrikumsschicht 20 und die Feldplattenschicht mittels eines Polierverfahrens soweit abgetragen, bis die erste Seite 101 des Halbleiterkörpers 100 oberhalb von Mesagebieten zwischen den einzelnen Gräben freiliegt. Ergebnis dieser Verfahrensschritte sind die bereits zuvor in den ersten Gräben im unteren Bereich vorhandenen Feldplatten 32, und oberhalb dieser Feldplatten 32 angeordnete isolierende Platten 41, die die Restgräben 50 bis zur ersten Seite 101 auffüllen. Im Bereich der zweiten Gräben sind Feldplatten 31 aus einem elektrisch leitenden Material vorhanden, die bis an die erste Seite 101 des Halbleiterkörpers reichen. Die Feldplatten 32 und isolierten Platten 41 im Bereich der ersten Gräben sowie die Feldplatten 31 im Bereich der zweiten Gräben sind durch Feldplattendielektrika 21 gegenüber Halbleiterbereichen des Halbleiterkörpers 100 dielektrisch isoliert. Bezugnehmend auf 4C wird anschließend über den zweiten Gräben die bereits zuvor erläuterte Schutzschicht 201 aufgebracht, die die ersten Gräben freilässt.
  • Bezugnehmend auf 4D werden anschließend im Bereich der ersten Gräben Aussparungen 53 erzeugt. Diese Aussparungen 53 sind in diesem Fall zu den Seiten hin durch den Halbleiterkörper 100 und die isolierten Platten 41 und nach unten hin durch die nach teilweisem Entfernen von Dielektrikumsmaterial entstandenen zweiten Feldplattendielektrika 22 begrenzt.
  • Nach Entfernen der Schutzschicht 201, was im Ergebnis in 4E dargestellt ist, können die anhand der 3A und 3B erläuterten Verfahrensschritte zur Herstellung der Gateelektroden durchgeführt werden. Des Weiteren können die ebenfalls bereits zuvor erläuterten Verfahrensschritte zur Herstellung der Body- und Sourcezonen hergestellt werden. Ergebnis eines solchen Herstellungsverfahrens ist ein Transistorbauelement mit Transistorzellen, wie sie im mittleren Teil der 1 dargestellt sind, also Transistorzellen, die eine Feldplatte 32 aufweisen, die in vertikaler Richtung nicht bis an eine erste Seite 101 des Halbleiterkörpers reichen, sondern an die sich in Richtung der ersten Seite 101 eine isolierende Platte anschließt.
  • Ein mögliches Verfahren zur Herstellung der anhand von 4A erläuterten Feldplattenschicht mit drei unterschiedlichen Teilschichten wird nachfolgend anhand der 5A bis 5D erläutert. Nach Herstellen der Feldplattendielektrikumsschicht 20 an freiliegenden Flächen der Gräben und oberhalb der ersten Seite 101 des Halbleiterkörpers 100 werden die entstandenen Restgräben 50 anschließend mit einer Schicht 33 aus einem elektrisch leitenden Material wenigstens bis auf Höhe der ersten Seite 101 des Halbleiterkörpers 100 aufgefüllt. Das Herstellen dieser Schicht aus elektrisch leitendem Material kann dabei insbesondere derart erfolgen, dass diese Schicht die Feldplattendielektrikumsschicht 20 vollständig überdeckt, wie dies in dem Beispiel gemäß 5A dargestellt ist. Bezugnehmend auf 5B wird die elektrisch leitfähige Schicht 33 anschließend oberhalb der ersten Seite 101 von der Feldplattendielektrikumsschicht 20 entfernt. Dieses Entfernen der elektrischen Schicht 33 erfolgt beispielsweise mittels eines Ätzverfahrens. Das Ätzverfahren wird dabei solange durchgeführt, bis die Schicht 33 vollständig von der Feldplattendielektrikumsschicht 20 oberhalb der ersten Seite 101 entfernt wurde. Ergebnis sind Schichtabschnitte 33' der elektrisch leitenden Schicht 33, die nur noch in den Restgräben 50' vorhanden sind und die diese Restgräben 50' in vertikaler Richtung wenigstens bis auf Höhe der ersten Seite 101 – in dem Beispiel sogar noch darüber hinaus – auffüllen.
  • Oberhalb der zweiten Gräben wird bezugnehmend auf 5C anschließend eine Schutzschicht 202 aufgebracht, die die ersten Gräben freilässt.
  • Bezugnehmend auf 5D werden die in den Restgräben der ersten Gräben verbliebenen Abschnitte 33' der elektrisch leitenden Schicht zurückgeätzt, so dass die Feldplatten 32 in diesen ersten Gräben entstehen. Die Schutzschicht 202 schützt dabei den Abschnitt 33' der elektrisch leitenden Schicht in den zweiten Gräben. Anschließend wird die Schutzschicht 202 entfernt und die Isolationsschicht 40 wird auf der so entstandenen Anordnung abgeschieden, was im Ergebnis zu der in 4A dargestellten Anordnung führt.

Claims (12)

  1. Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte (32), das aufweist: Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Seite (101) und mit wenigstens einem sich ausgehend von der ersten Seite (101) in den Halbleiterkörper (100) hinein erstreckenden ersten Graben (50); Herstellen einer Feldplattendielektrikumsschicht (20) auf der ersten Seite (101) und an freiliegenden Flächen des ersten Grabens derart, dass ein Restgraben (50') verbleibt; Herstellen einer Feldplattenschicht (30) in dem Restgraben; Freilegen der ersten Seite (101) des Halbleiterkörpers (100) mittels eines Polierverfahrens; teilweises Entfernen der Feldplattendielektrikumsschicht (20) ausgehend von der ersten Seite (101) aus dem wenigstens einen ersten Graben.
  2. Verfahren nach Anspruch 1, bei dem wenigstens zwei sich ausgehend von der ersten Seite (101) in den Halbleiterkörper (100) hinein erstreckende Gräben (50) hergestellt werden und das weiterhin aufweist: Herstellen einer Schutzschicht (201) über wenigstens einem zweiten der Gräben, die die Feldplattendielektrikumsschicht (20) in diesem Graben vor einem teilweisen Entfernen schützt.
  3. Verfahren nach Anspruch 1, bei dem das Polierverfahren ein mechanisches Polierverfahren oder ein chemisch-mechanisches Polierverfahren ist.
  4. Verfahren nach Anspruch 1, bei dem das Herstellen der Feldplattendielektrikumsschicht (20) eine thermische Oxidation des Halbleiterkörpers (100) umfasst.
  5. Verfahren nach Anspruch 1, bei dem das Herstellen der Feldplattendielektrikumsschicht (20) das Abscheiden einer Dielektrikumsschicht umfasst.
  6. Verfahren nach Anspruch 1, das weiterhin aufweist: Herstellen einer Gatedielektrikumsschicht (23) wenigstens an freiliegenden Flächen des wenigstens einen ersten Grabens (50); Herstellen einer Gateelektrode (16) auf der Gatedielektrikumsschicht (23).
  7. Verfahren nach Anspruch 1, bei dem das Herstellen der Feldplattenschicht (30) aufweist: Aufbringen einer elektrisch leitenden Schicht auf der Feldplattendielektrikumsschicht (20) derart, dass der Restgraben (50') vollständig aufgefüllt wird.
  8. Verfahren nach Anspruch 7, bei dem die elektrisch leitende Schicht derart aufgebracht wird, dass sie die Feldplattendielektrikumsschicht (20) oberhalb der ersten Seite (101) des Halbleiterkörpers (100) überdeckt und bei dem die elektrisch leitende Schicht (30) während des Polierverfahrens teilweise abgetragen wird, so dass Feldplatten (31) in den Restgräben (50') entstehen.
  9. Verfahren nach Anspruch 1, bei dem das Herstellen der Feldplattenschicht (30) aufweist: Herstellen einer ersten Teilschicht aus einem elektrisch leitenden Material, das den Restgraben (50') teilweise auffüllt und das Feldplatten (32) bildet; Herstellen einer zweiten Teilschicht aus einem dielektrischen Material, das den Restgraben (50') vollständig auffüllt.
  10. Verfahren nach Anspruch 1, bei dem wenigstens zwei Gräben hergestellt werden und bei dem das Herstellen der Feldplattenschicht (30) in dem wenigstens einen ersten Graben aufweist: Herstellen einer ersten Teilschicht aus einem elektrisch leitenden Material, das den Restgraben (50') des wenigstens einen ersten der Gräben teilweise auffüllt und das eine Feldplatte bildet; Herstellen einer zweiten Teilschicht aus einem dielektrischen Material, das den Restgraben (50') wenigstens bis auf Höhe der ersten Seite (101) des Halbleiterkörpers (100) auffüllt; und bei dem das Herstellen der Feldplattenschicht (30) in wenigstens einem zweiten Graben aufweist: Auffüllen des Restgrabens des wenigstens einen zweiten Grabens mit einem elektrisch leitfähigen Material wenigstens bis auf Höhe der ersten Seite (101) des Halbleiterkörpers (100).
  11. Verfahren nach Anspruch 10, bei dem das Herstellen der ersten Teilschicht aufweist: Auffüllen der Restgräben des wenigstens einen ersten und des wenigstens eines zweiten der Gräben mit einem elektrisch leitfähigen Material wenigstens bis auf Höhe der ersten Seite (101) des Halbleiterkörpers (100); Herstellen einer Maskenschicht oberhalb des wenigstens einen zweiten der Gräben; teilweises Entfernen des elektrisch leitfähigen Materials aus dem Restgraben des wenigstens einen ersten der Gräben ausgehend von der ersten Seite (101) des Halbleiterkörpers (100).
  12. Verfahren nach Anspruch 10 bei dem das Auffüllen des Restgrabens des wenigstens einen ersten Grabens und des wenigstens eines zweiten Grabens mit einem elektrisch leitfähigen Material aufweist: Herstellen einer Materialschicht aus einem elektrisch leitfähigen Material, das die Feldplattendielektrikumsschicht (20) vollständig überdeckt; Entfernen der Materialschicht aus dem elektrisch leitfähigen Material wenigstens von solchen Bereichen der Feldplattendielektrikumsschicht (20) oberhalb der ersten Seite (101) des Halbleiterkörpers (100).
DE102009002813A 2008-05-05 2009-05-05 Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte Active DE102009002813B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/115,168 US7674678B2 (en) 2008-05-05 2008-05-05 Method for producing a transistor component having a field plate
US12/115,168 2008-05-05

Publications (2)

Publication Number Publication Date
DE102009002813A1 true DE102009002813A1 (de) 2009-11-26
DE102009002813B4 DE102009002813B4 (de) 2011-06-09

Family

ID=41212711

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009002813A Active DE102009002813B4 (de) 2008-05-05 2009-05-05 Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte

Country Status (2)

Country Link
US (1) US7674678B2 (de)
DE (1) DE102009002813B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825467B2 (en) * 2008-09-30 2010-11-02 Infineon Technologies Austria Ag Semiconductor component having a drift zone and a drift control zone
US8765609B2 (en) 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
KR20150030799A (ko) * 2013-09-12 2015-03-23 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) * 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
IT201700057056A1 (it) 2017-05-25 2018-11-25 St Microelectronics Srl Metodo di fabbricazione autoallineata di un transistore vdmos, e transistore vdmos autoallineato
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
JP6970068B2 (ja) * 2018-09-14 2021-11-24 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
DE10234996B4 (de) * 2002-03-19 2008-01-03 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE102004005774B4 (de) * 2004-02-05 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor

Also Published As

Publication number Publication date
US20090273024A1 (en) 2009-11-05
DE102009002813B4 (de) 2011-06-09
US7674678B2 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102011081462B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005047056B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE102014115321A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative
R020 Patent grant now final

Effective date: 20110910