DE69936050T2 - Graben-gate halbleiterbauelemente und verfahren zur deren herstellung - Google Patents

Graben-gate halbleiterbauelemente und verfahren zur deren herstellung Download PDF

Info

Publication number
DE69936050T2
DE69936050T2 DE69936050T DE69936050T DE69936050T2 DE 69936050 T2 DE69936050 T2 DE 69936050T2 DE 69936050 T DE69936050 T DE 69936050T DE 69936050 T DE69936050 T DE 69936050T DE 69936050 T2 DE69936050 T2 DE 69936050T2
Authority
DE
Germany
Prior art keywords
region
trench
conductivity type
gate
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69936050T
Other languages
English (en)
Other versions
DE69936050D1 (de
Inventor
Godefridus A. Hurkx
Raymond J. Hueting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69936050D1 publication Critical patent/DE69936050D1/de
Application granted granted Critical
Publication of DE69936050T2 publication Critical patent/DE69936050T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Diese Erfindung bezieht sich auf Graben-Gate-Halbleiter-Bauelemente, und insbesondere jedoch nicht exklusiv auf Graben-Gate-Power-MOSFETs, bei welchen es sich um Feldeffektbauelemente mit isoliertem Gate handelt. Diese Erfindung bezieht sich auch auf Verfahren zur Herstellung derartiger Bauelemente.
  • Graben-Gate-Halbleiter-Bauelemente sind bekannt, wobei sie einen Halbleiterkörper aufweisen, einschließlich einer kanal-aufnehmenden Region eines zweiten Leitfähigkeitstyps zwischen Source- und Drain-Regionen eines entgegengesetzten ersten Leitfähigkeitstyps. Die Source-Region ist benachbart zu einer Hauptoberfläche des Körpers, von welcher Oberfläche sich ein Graben durch die kanalaufnehmende Region und in einen darunter liegenden Körperabschnitt zwischen der kanal-aufnehmenden Region und der Drain-Region erstreckt. In dem Graben ist ein Gate vorhanden und mit der kanal-aufnehmenden Region benachbart zu einer Seitenwand des Grabens zwischen dem Gate kapazitiv gekoppelt.
  • JP-A-08/222735 offenbart ein Feldeffektbauelement mit vertikalem Graben mit den in dem Oberbegriff des anhängenden Anspruchs 1 genannten Eigenschaften.
  • Ein vorteilhaftes Graben-Gate-Halbleiter-Bauelement ist in dem ISPSD'98-Aufsatz „Simulated Superior Performances of Semiconductor Superjunction Devices" von T. Fujihira und Y. Miyasaka auf den Seiten 423 bis 426 der „Proceedings of 1998 International Symposium an Power Semiconductor Devices & ICs, Kyoto" beschrieben. In diesem ISPSD'98 Bauelement weist der Körperabschnitt erste Regionen des ersten Leitfähigkeitstyps, eingeschoben in zweite Regionen des zweiten Leitfähigkeitstyps auf. Dieses ISPSD'98 Bauelement ist eine spezielle Ausführungsform des vorteilhaften allgemeinen Bauelementtyps, der in der Patentbeschreibung des US-Patents US-A-4,754,310 (unser Zeichen: PH632740) beschrieben worden war. Diese ineinander geschobenen ersten und zweiten Regionen dienen dazu, eine Verarmungsschicht aus der Drain-Region in die kanalaufnehmende Region in einem Aus-Zustand des Bauelements zu tragen und in einem leitenden Zustand des Bauelements entlang der ersten Regionen parallele Stromwege zur Verfügung zu stellen. Es wird in der Beziehung zwischen dem Ein-Widerstand und der Zusammenbruchspannung des Bauelements eine signifikante Verbesserung erreicht, indem diese ineinander geschobenen Regionen anstelle eines herkömmlicher Weise verwendeten, einzelnen, einen hohen Widerstand aufweisenden Körperabschnittes zur Verfügung gestellt werden.
  • Die veröffentlichte deutsche Patentanmeldung DE-A-19736981 beschreibt die Herstellung von anderen speziellen Graben-Gate-Bauelement-Ausführungsformen dieses vorteilhaften Bauelementtyps mit ineinander geschobenen ersten und zweiten Regionen. In den in der DE-A-19736981 offenbarten Herstellungsprozessen werden tiefe Gräben in dem Halbleiterkörper bis zu einer Tiefe der Drain-Region gebildet. Sowohl die ersten, als auch die zweiten Regionen sind diffundierte Regionen, die an dem unteren Teil der tiefen Gräben durch Ionen-Implantation von Dotierstoffen entgegengesetzter Leitfähigkeitstypen an sich gegenüberliegenden Seitenwänden von benachbarten Gräben und anschließendes, solange andauerndes Diffundieren der implantierten Dotierstoffe entgegengesetzten Leitfähigkeitstyps bis sie sich treffen, um einen p-n-Übergang in dem dazwischen liegenden Körperabschnitt zwischen den sich gegenüberliegenden Seitenwänden der benachbarten Gräben zu bilden, gebildet werden. Das Gate ist an einem oberen Teil des Grabens, kapazitiv gekoppelt mit der kanalaufnehmenden Region, benachbart zu einer Seitenwand dieses oberen Teils gebildet.
  • In der Praxis können diese in der DE-A-19736981 offenbarten Bauelementstrukturen und -prozesse schwierig in einen Volumen herstellenden und kommerziellen Kontext implementiert werden. Es ist schwierig, Dotierstoffe in den Seitenwänden des unteren Teils von schmalen tiefen Gräben mittels Ionen-Implantationen zu implantieren und somit können weitere Gräben als notwendig für das Graben-Gate selbst verwendet werden. Darüber hinaus liefern einige der in der DE-A-19736981 offenbarte Prozesse unterhalb der Source Gräben, die mit Dielektrikum gefüllt sind, was einen unerwünschten Effekt insoweit aufweisen kann, dass die Bauelementzellenfläche zwischen benachbarten Kanälen vergrößert wird und somit der Ein-Widerstand des Bauelements erhöht wird.
  • Es ist ein Ziel der vorliegenden Erfindung, ein Graben-Gate-Halbleiter-Bauelement zur Verfügung zu stellen, welches von dem vorteilhaften Bauelementtyp ist, der ineinander geschobene erste und zweite Regionen aufweist, und welches eine Bauelementstruktur aufweist, die insbesondere angemessen zum Erhalten eines niedrigen Ein-Widerstandes ist, während sie erlaubt, dass ihre Herstellung unter Verwendung von Prozessen, die in einem kommerziellen, Volumen herstellenden Kontext angemessen sind, erfolgt.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Graben-Gate-Halbleiter-Bauelement mit den Eigenschaften, die in dem Anspruch 1 ausführt sind, zur Verfügung gestellt.
  • In den Graben-Gate-Bauelementen in Übereinstimmung mit der vorliegenden Erfindung befinden sich obere und untere Teile des Grabens. Das Graben-Gate ist einem oberen Teil mit einem benachbart dazu angeordneten kanalaufnehmenden Bereich angeordnet. Die Beziehung zwischen einem Ein-Widerstand und einer Zusammenbruchspannung des Bauelements wird verbessert durch Aufnehmen der ineinander verschachtelten ersten und zweiten Regionen zwischen Drain-Region und der kanalaufnehmenden Region, benachbart zu einem unteren Teil des Grabens. Die ersten Regionen liefern parallele Stromwege zwischen dem Leitungskanal und der Drain-Region und sie sind zwischen der zweiten Region und der Seitenwand des unteren Teils des Grabens vorhanden. Die Dotierkonzentration des ersten Leitfähigkeitstyps der ersten Region ist höher als die Dotierkonzentration des zweiten Leitfähigkeitstyps der zweiten Region, um so weiterhin den Ein-Widerstand zu reduzieren. Die Ladung der Raumladungsregion in dem verarmten Körperabschnitt kann jedoch immer noch adäquat ausgeglichen werden, da die Weite der ersten Region (gemessen senkrecht zu der Seitenwand des Grabens) kleiner gemacht wird als die Weite der zweiten Region.
  • Solch eine Konstruktion ist insbesondere angemessen zum Aufnehmen der ersten und zweiten Regionen in einem kommerziellen Graben-Gate-Kontext und sie erlaubt dem Bauelement, einen niedrigen Ein-Widerstand aufgrund der hohen Dotierkonzentration der ersten Regionen aufzuweisen, die die parallelen Stromwege zwischen dem Leitungskanal und der Drain-Region zur Verfügung stellen. Die hohe Dotierkonzentration der schmalen ersten Region kann typischerweise mit einem Dotiermitteldiffusionsprofil von dem unteren Teil des Grabens in einen Körperabschnitt korrespondieren, welcher die zweite Region zur Verfügung stellt. Diese Bauelementkonstruktion ist für eine kommerzielle Herstellung geeignet.
  • Somit wird in Übereinstimmung mit einem weiteren Aspekt der Erfindung ein Verfahren zur Herstellung eines Graben-Gate-Bauelements des ersten Aspekts der vorliegenden Erfindung zur Verfügung gestellt, in welchem, in einen Körperabschnitt des zweiten Leitfähigkeitstyps, Dotierstoff des ersten Leitfähigkeitstyps auf dem Graben ausdiffundiert wird, durch mindestens eine Seitenwand eines unteren Teils eines Grabens, um so die erste Region zu bilden. Die Dotierkonzentration der zweiten Region wird durch den Körperabschnitt des zweiten Leitfähigkeitstyps zur Verfügung gestellt, welcher typischerweise eine epitaktische Schicht sein kann, die beispielsweise eine gleichförmige Dotierkonzentration des zweiten Leitfähigkeitstyps aufweist. Das diffundierte Dotiermittel des ersten Leitfähigkeitstyps (beispielsweise aus einer dotierten Schicht in dem Graben ausdiffundiert) liefert die erste Region mit einer Dotierkonzentration des ersten Leitfähigkeitstyps, die höher ist als die Dotierkonzentration des zweiten Leitfähigkeitstyps des Körperabschnittes. Ihre (senkrecht zu der Seitenwand des Grabens gemessene) Diffusionstiefe ist geringer als die verbleibende Weite des Körperabschnittes (gemessen senkrecht zu der Seitenwand), der die zweite Region zur Verfügung stellt.
  • Diese und andere Eigenschaften in Übereinstimmung mit der vorliegenden Erfindung werden in Ausführungsformen der Erfindung illustriert, die nunmehr durch beispielhafte Beschreibung mit Bezug auf die begleitenden Zeichnungen beschrieben werden, wobei:
  • 1 ein diagrammartiger Querschnitt eines aktiven zentralen Teils eines Halbleiter-Bauelements mit zellenartigem Graben-Gate in Übereinstimmung mit der vorliegenden Erfindung ist;
  • 2 eine vereinfachte Querschnittsdarstellung einer halben Zelle des Bauelements der 1, von dem Zentrum einer Zelle zu dem Zentrum des benachbarten Graben-Gates, ist;
  • 3 eine ähnliche Darstellung wie 2 ist, jedoch in einem Zustand der Herstellung des Bauelements unter Verwendung eines Verfahrens in Übereinstimmung mit der vorliegenden Erfindung;
  • 4 ist ein Graph von simulierten Bauelementeigenschaften einer Zusammenbruchspannung VB in Volt und eines Ein-Widerstands Rein in ohm.mm2 für ein bestimmtes Beispiel des Bauelements der 1 und 2 (Punkt A) und für ein herkömmliches Bauelement (Punkt B);
  • 5 ist eine ähnliche Querschnittsdarstellung wie 2, von einer Hälfte einer Zelle einer Modifikation des Bauelements, welches ebenfalls in Übereinstimmung mit der vorliegenden Erfindung ist; und
  • 6 ist ein diagrammartiger Querschnitt eines aktiven zentralen Teils einer Variante eines zellenartigen Graben-Gate-Halbleiter-Bauelements auch in Übereinstimmung mit der Erfindung.
  • Es sei festgehalten, dass 1, 2, 3, 5 und 6 diagrammartig sind und ihre relativen Abmessungen und Proportionen von Teilen der Zeichnung übertrieben oder reduziert in ihrer Größe dargestellt worden sind. Die gleichen Bezugszeichen werden im allgemeinen verwendet, um sich auf korrespondierende oder ähnliche Merkmale in modifizierten und unterschiedlichen Ausführungsformen zu beziehen.
  • 1 illustriert eine beispielhafte Ausführungsform eines Graben-Gate-Halbleiter-Bauelements in der Form eines zellenartigen Power-MOSFET, Transistorzellenbereiche 1 in einem Halbleiterkörper 10 aufweisend. Typischerweise besteht der Halbleiterkörper 10 aus monokristallinem Silizium. Jeder Zellenbereich 1 weist eine kanalaufnehmende Region 15 eines zweiten Leitfähigkeitstyps (das heißt in diesem Beispiel p-Typ) zwischen Source- und Drain-Regionen 13 bzw. 14 eines entgegengesetzten ersten Leitfähigkeitstyps (in diesem Beispiel n- Typ) auf. Von einer obersten Oberfläche 10a des Körpers erstreckt sich ein Graben 20 durch die kanalaufnehmende Region 15 und in einen darunter liegenden Körperabschnitt 16 zwischen der kanalaufnehmenden Region 15 und der Drain-Region 14. Das Graben-Gate 11 ist einem oberen Teil 20a des Grabens 20 vorhanden und ist kapazitiv mit der kanal-aufnehmenden Region 15 benachbart zu einer Seitenwand 21 des oberen Teils 20a des Grabens 20 gekoppelt. Das Anlegen eines Spannungssignals an das Gate 11 in einem leitenden Zustand des Bauelements dient in bekannter Art und Weise zum Induzieren eines Leitungskanals 12 (aus Elektronen in diesem Beispiel) in den Regionsabschnitt 15a und zum Steuern eines Stromflusses in diesen Leitungskanal 12 zwischen den Source- und Drain-Regionen 13 und 14. Die Source-Region 13 ist benachbart zu der obersten Hauptoberfläche 10a des Bauelementkörpers angeordnet, wo sie durch eines Source-Elektrode 33 kontaktiert wird. 1 zeigt beispielhaft eine MOSFET-Bauelementstruktur, in welcher die Drain-Region 14 eine Substratregion einer hohen Leitfähigkeit benachbart zu der gegenüberliegenden Hauptoberfläche 10b ist, wo sie durch eine Drain-Elektrode 34 kontaktiert wird.
  • Dieser MOSFET ist von dem vorteilhaften, allgemeinen, in dem US-A-4,754,310 , in dem ISPSD'98-Aufsatz und dem DE-A-19736981 beschriebenen allgemeinen Bauelementtyp. Somit ist der dicke Körperabschnitt 16, welcher eine hohe Spannung in einem Aus-Zustand des Bauelements trägt, nicht eine einzelne Region mit hohem Widerstand. Stattdessen weist der Körperabschnitt 16 erste Regionen 61 des ersten Leitfähigkeitstyps zwischen zweiten Regionen 62 des zweiten Leitfähigkeitstyps auf. In dem leitenden Zustand des Bauelements stellen die ersten Regionen 61 parallele Stromwege durch den dicken Körperabschnitt 16 von dem Leitungskanal 12, wie in 1 dargestellt, zur Verfügung. In einem Aus-Zustand des Bauelements trägt der dicke Körperabschnitt 16 eine Verarmungsschicht 50 von der Drain-Region 14 zu der kanal-aufnehmenden Region 15, beispielsweise wie in gestrichelter Begrenzung in der 1 dargestellt ist. Die Regionen 61 und 62 weisen jeweils einen Dotiermittel-Inhalt ihres entsprechenden Leitfähigkeitstyps auf, der eine ausgewogene Raumladung in den Körperabschnitt 16 erzeugt, wenn er in diesem Aus-Zustand verarmt ist.
  • Dieser spannungs-aufrechterhaltende Körperabschnitt 16 ist benachbart zu einem unteren Teil 20b des Grabens 20, das heißt der Graben 20 erstreckt sich viel tiefer in den Körper 10 als die kanal-aufnehmende Region 15. In Übereinstimmung mit der vorliegenden Erfindung ist die erste Region 61 dieses Körperabschnittes 16 zwischen der zweiten Region 62 und der Seitenwand 22 des unteren Teils 20b des Grabens 20 vorhanden. Tatsächlich trägt der untere Abschnitt 20b des Grabens 20 die erste Region 61 durch den Körperabschnitt 16 zu der Drain-Region 14. Diese erste Region 61 weist eine Dotierkonzentration Nd des ersten Leitfähigkeitstyps auf, die höher ist als die Dotierkonzentration Na des zweiten Leitfähigkeitstyps der zweiten Region 62. Nichtsdestoweniger wird eine ausgewogene Raumladung zwischen den Regionen 61 und 62 erhalten, da die Weite W1 (gemessen senkrecht zu der Seitenwand 22) dieser höher dotierten ersten Region 61 angemessener Weise geringer ist als die Weite W2 der geringer dotierten zweiten Region 62.
  • Der untere Teil 20b des Grabens 20 ist angepasst, um an den benachbarten Körperabschnitt 16, seine abwechselnden ersten und zweiten Regionen 61 und 62 aufweisend, anzugrenzen. Somit sind das seine Abmessungen und seine Zusammensetzung in Übereinstimmung mit den gewünschten Spannungsausgabeeigenschaften des Bauelements gewählt. Die Tiefe des unteren Abschnitts 20b des Grabens 20 ist in Übereinstimmung mit der gewünschten Dicke des Körperabschnitts 16 zu gewählt, dass sie die Breite der Verarmungsschicht 50 zwischen der Drain-Region 14 und der kanal-aufnehmenden Region 15 aufnimmt. Die Tiefe des oberen Teils 20a des Grabens 20 ist bestimmt in Übereinstimmung mit einer gewünschten Kanallänge und somit der Länge des Graben-Gates 11 in diesen oberen Teil 20a sowie der Dicke der kanal-aufnehmenden Region benachbart dazu.
  • Typischerweise ist für Bauelemente, die entworfen sind, um moderate oder hohe Zusammenbruchspannungen aufzuweisen, die Tiefe des unteren Teils 20b des Grabens 20 größer, beispielsweise eine Größenordnung größer, als die Tiefe des oberen Teils 20a des Grabens 20. Somit weist die erste Region 61 typischerweise eine Länge 16 auf, die länger ist, beispielsweise um eine Größenordnung länger, als die Länge 15 der kanal-aufnehmenden Region 15. Diese Längen 15 und L6 werden in der tiefen Richtung des Grabens 20 und benachbart zu den entsprechenden oberen und unteren Teilen 20a und 20b des Grabens 20 gemessen. Somit kann beispielsweise die Länge 15 einige wenige Mikrometer oder weniger sein, während die Länge 16 mehr als 10 μm (Mikrometer) sein kann, oder beispielsweise sogar mehr als 20 μm oder 30 μm oder sogar 40 μm betragen kann.
  • Wie in der 2 dargestellt ist, ist die erste Region 61 (benachbart zu dem unteren Teil 20b des Grabens 20) von der kanal-aufnehmenden Region 15 durch einen Teil 63 der zweiten Region 62 beabstandet. Dieser Teil 63 erstreckt sich benachbart zu dem oberen Teil 20a des Grabens 20, wo das Graben-Gate 11 vorhanden ist. Das Gate 11 dient dazu, eine Verlängerung des Leitungskanals 12 in diesem Teil 63 des Körperabschnittes 16 zu induzieren. Diese Aufnahme dieses niedrig dotierten Teils 63 dient dazu, das Feld zwischen den sich gegenüberliegenden Kanten der moderat hochdotierten Bereiche 15 und 61 abzubauen. Die Länger 13 dieses Teils 63 kann beispielsweise einige Mikrometer oder weniger betragen.
  • Typischerweise weist der untere Teil 20b des Grabens 20 ein Material 17 mit einer dielektrischen Natur zumindest benachbart zu der Seitenwand 22 des unteren Teils 20b des Grabens 20 auf. Dieses dielektrische Material 17 kann ein isolierendes Material, beispielsweise Siliziumdioxid, sein, oder es kann ein undotiertes (intrinsisches) Halbleitermaterial sein, oder es kann ein niedrig dotiertes Halbleitermaterial des zweiten Leitfähigkeitstyps (in diesem Beispiel p-Typ) sein. Somit kann der untere Teil 20b des Grabens 20 mit einem isolierenden Material 17 gefüllt werden, oder kann beispielsweise eine Halbleiterregion 17 des zweiten Leitfähigkeitstyps aufweisen. Diese Halbleiterregion 17 kann einen p-n Übergang mit der benachbarten ersten Region 61 bilden und ist typischerweise von dem Gate 11 durch eine Verlängerung 24' der Gate-lsolationsschicht 24 isoliert. Der untere Grabenteil 20b kann jedoch eine niedrig dotierte Halbleiterregion 17' aufweisen, welche von dem gleichen Leitfähigkeitstyp (n-Typ) ist, wie die benachbarte Seitenwandregion 61, und welche von dem Gate 11 isoliert ist. Diese niedrig dotierte n-Typ-Region 17' kann an die n-Typ-Region 61 angrenzen und kann den unteren Grabenteil 20b füllen, oder kann von der n-Typ-Region 61 durch eine p-Typ-Region 17 getrennt sein. Dieses sehr niedrige Dotieren derartiger Halbleiterregionen 17 und 17' ist derart, um einen angemessenen ausgeglichen Ladungszustand in der Raumladungsregion (wenn zusammen mit den Regionen 61 und 62 in dem spannungserhaltenden Aus-Zustand des Bauelements ver armt) zur Verfügung zu stellen, das heißt derart, dass ein von jeglichem Ungleichgewicht resultierendes elektrisches Feld geringer ist, als das kritische Feld, bei welchem ein Zusammenbruch in dem Halbleitermaterial auftreten würde.
  • Die moderat hohe Dotierkonzentration der schmalen ersten Region 61 korrespondiert typischerweise zu einem Dotiermittel-Diffusionsprofil von dem unteren Teil 20a des Grabens 20.
  • Somit ist das Bauelement der 1 durch ein Verfahren hergestellt, welches die Schritte einschließt:
    • • Ätzen eines tiefen Grabens 20 in einen Körper 60 (siehe 3) eines zweiten Leitfähigkeitstyps (p-typ in diesem Beispiel) mit einer Dotierkonzentration Na zum Zur-Verfügung-Stellen der zweiten Region 62, und
    • • Ausdefundieren von Dotiermittel des ersten Leitfähigkeitstyps n-Typ in diesem Beispiel) aus dem Graben 20 in den Körperabschnitt 60 durch mindestens eine Seitenwand 22 des unteren Teils 20b des Grabens 20, um so die erste Region 61 zu bilden.
  • Es wird nun eine bestimmte Ausführungsform beschrieben, in welcher der Körperabschnitt 60 eine niedrig dotierte epitaktische p-Typ-Schicht ist, welche auf der hoch dotierten n-Typ-Substratregion 14 gewachsen worden ist. Diese Schicht kann eine gleichförmige Dotierkonzentration Na aufweisen. Alternativ kann beispielsweise eine Dotierkonzentration Na in Richtung der oberen Oberfläche 10a ansteigen, wenn für die Regionen 62 solche eine ansteigende Dotierkonzentration Na gewünscht ist. Die kanalaufnehmende Region 15 ist eine separat dotierte Region, gebildet in dieser epitaktischen Schicht durch beispielsweise durch Implantation von Borionen. Die Borimplantation in die epitaktische Schicht kann entweder vor oder nach einem Ätzen und/oder Füllen des Grabens 20 ausgeführt werden.
  • 3 illustriert die Situation, in welcher der Graben 20 in die epitaktische Schicht nach einem zur Verfügungsteilen der Region 15 geätzt wird. Die Grabenätzmaske 40 kann auf den Körper während der Ausdiffusion der Regionen 61 weiterhin vorhanden sein. Ein dotiertes Material 70 wird dann abgeschieden und zurückgeätzt, bis das dotierte Material 70 nur in den unteren Teil 20b des Grabens 20 vorhanden ist. Das dotierte Material 70 kann das letztendlich gewünschte dielektrische Material 17 sein, außer dass es auch ein Donator-Dotierstoff, wie etwa Arsen oder Phosphor, in dieser Stufe der Herstellung aufweist.
  • Der Halbleiterkörper wird nun erhitzt, um den Donator-Dotierstoff aus dem Material 70 auszudiffundieren, um die erste Region 61 zu bilden. Die resultierende erste Region 61 benachbart zu der Seitenwand 22 des unteren Teils 20b des Grabens 20 weist eine Dotierkonzentration Nd des ersten Leitfähigkeitstyps auf, die höher ist als die Dotierkonzentration Na des zweiten Leitfähigkeitstyps des Körperabschnittes 60. Ihre Diffusionstiefe W1 (gemessen senkrecht zu der Seitenwand 22) ist geringer als die verbleibende Weite W2 des Körperabschnittes 60 (auch gemessen senkrecht zu der Seitenwand 22).
  • Wenn ein anderes dielektrisches Material in dem unteren Teil 20b des Grabens gewünscht ist, dann wird das Material 70 nunmehr von dem Graben 20 geätzt und mit dem anderen Material 17 ersetzt. Das Graben-Gate 11 wird dann in dem oberen Teil 20a des Grabens 20 zur Verfügung gestellt. Normalerweise geschieht die kapazitive Kupplung des Gates 11 mit der kanalaufnehmenden Region 15 über eine Gate-Isolationsschicht 24. In diesem Fall kann der thermische Oxidationsprozess in einer bekannten Art und Weise ausgeführt werden, um die Isolationsschicht 24 als Siliziumdioxid an den Seitenwänden 21 des oberen Teils 20a des Grabens 20 zu bilden. Wenn das dielektrische Material 17 aus undotiertem oder niedrig dotiertem Silizium besteht, dann erstreckt sich die Siliziumdioxidschicht 24, gebildet durch Oxidation, zusätzlich an der oberen Seite des dielektrischen Materials 17. Es wird dann leitend dotiertes polykristallines Silizium abgeschieden, um das Gate 11 zur Verfügung zu stellen. Dieses polykristalline Silizium ist für das vorliegende Beispiel eines N-Kanal-Bauelementes im allgemeinen vom n-Typ. Seine obere Oberfläche wird oxidiert, um eine isolierende Deckschicht 23 zur Verfügung zu stellen.
  • Die n-Typ Source-Region 13 ist typischerweise eine mit Dotierstoff implantierte Oberflächenregion aus Arsen oder Phosphor in dem Halbleiterkörper 1. Sie kann nach dem Zur-Verfügung-Stellen des Graben-Gates 11 gebildet werden oder sie kann ein verbleibender Teil der auf der Körperoberfläche 10a vor einem Ätzen des Grabens 20 gebildeten n-Typ-Schicht sein. Wenn das Gate 11 und die Deckschicht 23 eine Stufe an der oberen Oberfläche 10a bilden, kann die Source-Region 13 in noch einer weiteren Form ein n-Typ-Schulterabschnitt sein, gebildet in einer Art und Weise ähnlich zu der in der Beschreibung des US-Patents US-A-5,378,655 (unser Aktenzeichen: PHB33836) beschriebenen Art und Weise durch Zurückätzen einer über dieser Stufe abgeschiedenen n-Typ-Schicht.
  • Die Source- und Drain-Elektroden 33 und 34 werden nun typischerweise unter Verwendung von Aluminium zur Verfügung gestellt. Die Source-Elektrode 33 kontaktiert normalerweise die Region 15 sowie die Source-Region 13. Zu diesem Zweck kann ein Fenster in die Source-Region 13 vor einem Abschalten der Source-Elektrode 33 geätzt werden.
  • Es ist in den Zeichnungen keine Aufsicht auf die zellenartige Layoutgeometrie dargestellt, da die Erfindung mit sehr unterschiedlichen, bekannten Zellgeometrien verwendet werden kann. So können die Zellen 1 beispielsweise eine quadratische Geometrie aufweisen, wie in der 14 des US-A-5,378,655 dargestellt ist oder sie können eine enggepackte hexagonale Geometrie oder eine längliche Streifengeometrie aufweisen. Der Graben 20 (mit seinem Gate 11) kann sich um die Grenze jeder Zelle 1 herum erstrecken. 1 zeigt nur einige wenige Zellen 1, jedoch umfasst das Bauelement typischerweise viele Tausende dieser parallelen Zellen 1 zwischen den Elektroden 33 und 34. Der aktive zellenförmige Bereich des Bauelements kann um die Peripherie des Körpers 10 herum durch verschiedene bekannte periphere Terminationsmaßnahmen (ebenfalls nicht dargestellt) begrenzt werden. Derartige Maßnahmen schließen normalerweise die Bildung einer dicken Feldoxidschicht an dem peripheren Bereich der Körperoberflächen 10a vor den Herstellungsschritten der Transistorzelle ein. Darüber hinaus können verschiedene bekannte Schaltungen (wie etwa Gate-Steuerschaltungen) mit dem Bauelement in einem Bereich des Körpers 10 integriert werden, zwischen dem aktiven zellenförmigen Bereich und den peripheren Terminationsmaßnahmen. Typischerweise können ihre Schaltungselemente mit ihrem eigenen Layout in diesem Schaltungsbereich unter Verwendung einiger der gleichen Maskierungs- und Dotierschritte hergestellt werden, wie sie für die Transistorzellen 1 verwendet werden. In einem spezifischen Beispiel dieser Ausführungsfor men der 1 und 2 können die Dotierkonzentrationen der verschiedenen Regionen wie folgt sein:
    • • In der Größenordnung von 1015 cm-3 für Na der zweiten Region 62;
    • • In der Größenordnung von 1016 cm-3 für Nd der ersten Region 61;
    • • 1016 bis 1017 cm-3 Bordotierung für die kanal-aufnehmende Region 15;
    • • eine zusätzliche Oberflächendotierung von 1018 bis 1019 Boratomen cm-3, wo die Region 15 durch die Source-Elektrode 33 kontaktiert wird, und
    • • 1020 bis 1022 cm-3 für Phosphor- oder Arsen-Dotierung der Source- und Drain-Regionen 13 und 14.
  • Bezüglich des Dotiergehaltes der Regionen 61 und 62 ist eine ausreichende Ladungsausgewogenheit für die verarmten Regionen 61 und 62 notwendig, um einen Lawinenzusammenbruch zu vermeiden. Die kritische Feldstärke für monokristallines Siliziummaterial liegt bei etwa 3 × 105 Volt.cm-1, und dieses korrespondiert zu einer vollständig verarmten Dotierstoffdosis von maximal etwa 1 × 1012 cm-2. Somit sollte für die Region 62, welche von gegenüberliegenden Seiten durch die beiden benachbarten Regionen 61 benachbarter Gräben 20 verarmt ist, das Produkt (Na·W2) der Dotierkonzentration Na und der Weite W2 maximal bei etwa 2 × 1012 cm-2 liegen, während für die Region 61 benachbart zu dem isolierendem Material 17 in dem Graben 20 das Produkt (Nd·W1) der Dotierkonzentration Nd und der Weite W1 bei maximal etwa 1 × 1012 cm-2 liegen sollten.
  • 4 zeigt die Ergebnisse der nummerischen Bauelementsimulationen der Zusammenbruchspannung VB in Volt und einen Ein-Widerstand Rein in ohm.mm2 für ein konventionelles Graben-Gate-Bauelement und für ein spezielles Beispiel des Graben-Gate-Bauelements der 1 und 2 in Übereinstimmung mit der Erfindung. Beide Bauelemente weisen eine Streifenzellengeometrie auf. Der Punkt A in 4 ist für das Bauelement der 1 und 2, in welchen:
    L6 41 μm für die Region 61, benachbart zu einer Isolationsregion 17 beträgt;
    Nd bei 1.65 × 1016 liegt und W1 0.5 μm für Region 61 ist;
    Na 2 × 1015 ist, und W2 9μm für Region 62 ist; und
    das Graben-Gate 11 von der Oberfläche 10a 4 μm tief ist, mit der Tiefe 15 der Region 15 1.5 μm betragen; und mit 13 mit 2 μm für Teil 63 der Region 62 zwischen den Regionen 15 und 61.
  • Die Zusammenbruchspannung dieses Bauelements in Übereinstimmung mit der Erfindung liegt bei 760 Volt mit einem Ein-Widerstand von 4.5 ohms.mm2.
  • Der Punkt B steht für das herkömmliche Bauelement, in welchem der Körperabschnitt 16 eine ähnliche Länge zu (L3 + L6) aufweist, welche jedoch aufgebaut ist aus einem einzelnen n-Typ epitaktischen Schichtbereich mit einer Dotierkonzentration von 1.95 × 1014 cm-3. In diesem Fall ist das Graben-Gate 11 mit der gleichen Tiefe wie bei dem Bauelement der 1 versehen, jedoch erstreckt sich der Graben 20' nicht tiefer in den Körper, das heißt der Graben 20' erstreckt sich nicht durch die Tiefe des Körperabschnittes 16 hindurch. Die Zusammenbruchspannung des herkömmlichen Bauelements liegt bei 710 Volt mit einem Ein-Widerstand von etwas 15 ohms.mm2.
  • Die Kurve C zeigt das theoretische Limit für ein herkömmliches Bauelement, dessen Körperabschnitt 16 aus einer einzelnen Hochwiderstandsregion aufgebaut ist.
  • Wie oben ausgeführt, kann ein Bauelement in Übereinstimmung mit der vorliegenden Erfindung seine n-Typ-Region 61 benachbart zu einer niedrig dotierten Silizium-Region 17 in den unteren Teil 20b des Grabens 20 aufweisen. In diesem Fall wird die Region 61 von gegenüberliegenden Seiten durch die beiden benachbarten p-Typ-Regionen 17 und 62 verarmt und so kann ihre Dotierkonzentration Nd etwas höher sein. Somit kann das Produkt (Nd·W1) ihrer Dotierkonzentration Nd und ihrer Weite W1 maximal etwa 2 × 1012 cm-2 betragen.
  • In 5 ist eine Modifikation dargestellt, in welcher der obere Teil 20a des Grabens 20 weiter ist als der untere Teil 20b. Diese Grabenstruktur kann in einer Modifikation des in 3 dargestellten Verfahrens gebildet werden. In dieser Modifikation kann das dotierte Material 70 sowohl die unteren als auch die oberen Teile des Grabens 20 während der Aus-Diffusion des n-Typ-Dotiermittels Nd okkupieren. In diesem Fall wird die diffundierte erste Region 61 nicht nur benachbart zu der unteren Seitenwand 22 jedoch auch benachbart zu der oberen Seitenwand des Grabens gebildet. Der obere Teil des Grabens wird dann durch weiteres Ätzen aufgeweitet; beispielsweise durch die Ätzmaske 40, um so das Nd-Dotieren von der Seitenwand des nunmehr aufgeweiteten oberen Teils 20a des Grabens zu entfernen. Das Gate 11 wird anschließend in diesem aufgeweiteten oberen Teil 20a in der gleichen Art und Weise, wie zuvor beschrieben, zur Verfügung gestellt.
  • 6 illustriert eine weitere Variante, die eine Modifikation in Übereinstimmung mit der vorliegenden Erfindung des Prozesses und der Graben-Gate-Struktur ist, die in der Beschreibung der US-Patents US-A-4,914,058 beschrieben worden ist. In dem Bauelement der 6 erstrecken sich sowohl das Gate 11 als auch die Gate-Isolationsschicht 24 in dem unteren Teil 20b des Grabens 20. Der untere Teil 11b des Gates 11 agiert als eine Feldplattenverlängerung des Gates. Der isolierende Schichtteil 24b in dem unteren Grabenteil 20b ist dicker als die Gate-Isolationsschicht 24 in dem oberen Grabenteil 20a. Somit wird die kapazitive Kopplung zwischen dem Gate 11 und der ersten Region 61 des Körperabschnittes 16 durch diese größere Dicke des isolierenden Schichtteils 24b reduziert. Bei der Herstellung des Bauelements der 6 können die oberen und unteren Teile 20a und 20b des Grabens 20 unter Verwendung von Prozessschritten hergestellt werden, wie sie in dem US-A-4,914,058 beschrieben sind. Der obere Grabenteil 20a kann zunächst durch Ätzen gebildet werden und es kann dann eine Gate-Isolationsschicht 24 aus Siliziumdioxid gebildet werden, und es kann beispielsweise auf den Seitenwänden des Grabenteils 20a eine Auskleidung aus beispielsweise Siliziumnitrid gebildet werden. Anschließend kann der untere Grabenteil 20b durch Ätzen über den exponierten Boden des unteren Grabenteils 20a gebildet werden, wie in dem US-A-4,914,058 beschrieben ist. Dotiermaterial des ersten Leitfähigkeitstyps (n-Typ) wird dann abgeschieden und es wird die erste Region 61 durch Dotierstoff-Aus-Diffusion von dem unteren Grabenteil 20b gebildet. Die Seitenwände des oberen Grabenteils 20a werden gegenüber den Dotiermittel durch die Gate-Isolationsschicht 24 aus Siliziumdioxid und die Auskleidung aus Siliziumnitrid maskiert. Der dickere Isolationsschichtteil 24b wird beispielsweise durch Oxidation des unteren Grabenteils 20b gebildet. Das Gate-Material wird dann auf der Isolationsschicht 24 in dem gesamten Graben 20 (in beiden Teilen 20a und 20b) abgeschieden.
  • Ein n-Kanal-Bauelement wurde mit Bezug auf die 1–6 beschrieben. Es ist jedoch ein p-Kanal-Bauelement in Übereinstimmung mit der Erfindung ebenfalls möglich, in welchem die Regionen 13, 14 und 61 p-Typ, die Regionen 15 und 62 n-Typ sind und der Leitungskanal 12 aus Löchern besteht.
  • Mit Bezug auf die 1 bis 6 wurde ein vertikales diskretes Bauelement beschrieben, mit seiner Drain-Elektrode 34 die Drain-Region 14 an der rückseitigen Oberfläche 10b des Körpers 10 kontaktieren. Es ist jedoch ebenfalls ein integriertes Bauelement in Übereinstimmung mit der Erfindung möglich. In diesem Fall kann die Drain-Region 14 eine vergrabene dotierte Schicht zwischen einem Bauelementsubstrat und der epitaktischen Körperregion 60 (62) sein und kann durch eine Elektrode 34 an der vorderen Hauptoberfläche 10a über eine dotierte periphere Kontaktregion, welche sich von der Oberfläche 10a bis in die Tiefe der vergrabenen Schicht erstreckt, kontaktiert werden.
  • Das in den Zeichnungen dargestellte Bauelement ist ein MOSFET, in welchem die Drain-Region 14 ohmsch mit einer Drain-Elektrode 34 verbunden ist. Die vorliegende Erfindung kann auch auf die IGBTs (Bipolar-Transistoren mit isoliertem Gate) vom Graben-Gatetyp angewendet werden, in welchen eine Emitter-Region des entgegengesetzten Leitfähigkeitstyps zwischen der Drain-Region 14 und der entsprechenden Hauptelektrode 34 (im allgemeinen eine „Kollektor"-Elektrode oder eine „anoden" Elektrode des IGBT genannt) vorhanden ist. Diese Emitter-Region bildet einen p-n-Übergang mit einer geringer dotierten Region 14, um die Leitfähigkeit der Regionen 14 und 16 durch Ladungsträgerinjektion in den Ein-Zustand des IGBT zu modulieren.

Claims (9)

  1. Graben-Gate-Halbleiterbauelement, in einem Halbleiterkörper (10) aufweisend: eine Kanalaufnehmende Region (15) eines zweiten Leitfähigkeitstyps zwischen Source- (13) und Drain- (14)-Regionen eines entgegengesetzten ersten Leitfähigkeitstyps, wobei die Source-Region benachbart zu einer Hauptoberfläche des Körpers ist; einen Graben (20), der sich von der Hauptoberfläche des Körpers durch die Kanalaufnehmende Region (15) und in einen darunter liegenden Körperabschnitt (16) zwischen der Kanalaufnehmenden Region (15) und der Drain-Region (14) erstreckt; ein Gate (11), welches in einem oberen Teil des Grabens (20) vorhanden ist und welches benachbart zu einer Seitenwand (21) des oberen Teils (20a) des Grabens (20) mit der Kanalaufnehmenden Region (15) kapazitiv gekoppelt ist, um einen Leitungskanal (12) in der Kanalaufnehmende Region (15) in einem Ein-Zustand des Bauelements zu induzieren; wobei der Körperabschnitt (16) benachbart zu einem unteren Teil (20b) des Grabens (20) vorhanden ist und erste Regionen (61) des ersten Leitfähigkeitstyps aufweist, die in zweite Regionen (62) des zweiten Leitfähigkeitstyps eingeschoben sind, um eine Verarmungsschicht (50) von der Drain-Region (14) zu der Kanalaufnehmenden Region (15) in einem Aus-Zustand des Bauelements zu tragen, und parallele Stromwege entlang den ersten Regionen (61) in dem Ein-Zustand des Bauelements zur Verfügung zu stellen; wobei die erste Region (61) benachbart zu der Seitenwand (22) des unteren Teils (20b) des Grabens (20) angeordnet und zwischen der zweiten Region (62) und der Seitenwand des unteren Teils (20b) des Grabens (20) vorhanden ist und sich durch den Körperabschnitt (16) zu der Drain-Region (14) erstreckt, und eine Breite (W1) aufweist, gemessen senkrecht zu der Seitenwand (22), die geringer ist als die Breite (W2) der zweiten Region, und eine Dotierkonzentration des ersten Leitfähigkeitstyps aufweisend, die höher ist als die Dotierkonzentration des zweiten Leitfähigkeitstyps der zweiten Region (62); dadurch gekennzeichnet, dass die erste Region (61) von der Kanalaufnehmenden Region (15) des zweiten Leitfähigkeitstyps um einen Teil (63) der zweiten Region (62) beabstandet ist, der sich benachbart zu dem oberen Teil des Grabens erstreckt, wo das Gate (11) vorhanden ist; wobei der dotierte Teil (63) der zweiten Region eine Dotierkonzentration des zweiten Leitfähigkeitstyps aufweist, die geringer ist als die der Kanalaufnehmenden Region (15), um somit eine Feldentlastung zwischen der Kanalaufnehmenden Region (15) und der ersten Stromwegregion (61) in dem Aus-Zustand des Bauelements zur Verfügung zu stellen.
  2. Bauelement nach Anspruch 1, wobei die erste Region eine Dotierkonzentration in der Größenordnung von 1016 cm-3 aufweist, und wobei die zweite Region eine Dotierkonzentration in der Großenordnung von 1015 cm-3 aufweist.
  3. Bauelement nach einem der vorstehenden Ansprüche, wobei der obere Teil (20a) des Grabens (20) breiter ist als der untere Teil (20b) des Grabens (20) und sich lateral über die erste Region erstreckt, die benachbart zu der Seitenwand (22) des unteren Teils (20b) des Grabens (20) angeordnet ist.
  4. Bauelement nach einem der vorstehenden Ansprüche, wobei der untere Teil (20b) des Grabens (20) mit isolierendem Material (17) gefüllt ist.
  5. Bauelement nach einem der Ansprüche 1 bis 3, wobei der untere Teil (20b) des Grabens (20) eine Halbleiterregion des zweiten Leitfähigkeitstyps aufweist, welche einen p-n-Übergang mit der ersten Region (61) bildet.
  6. Bauelement nach einem der Ansprüche 1 bis 3, wobei das Gate (11) mit der Kanalaufnehmenden Region (15) und dem Teil (63) der zweiten Region (62) über eine Gate-Isolationsschicht (24) an der Seitenwand (22) des Grabens (20) kapazitiv gekoppelt ist, und wobei sich sowohl das Gate (11) als auch die Gate-Isolationsschicht (24) in den unteren Teil des Grabens (20) erstrecken, wobei die Gate-Isolationsschicht (24) in dem unteren Teil (20b) des Grabens dicker ist als in dem oberen Teil (20a), um so die kapa zitive Kopplung zwischen dem Gate (11) und der ersten Region (61) des Körperabschnittes (16) zu reduzieren.
  7. Bauelement nach einem der vorstehenden Ansprüche, wobei, in Richtung der Tiefe des Grabens (20), die erste Region (61) eine Länge benachbart zu dem unteren Teil (20b) des Grabens (20) aufweist, die länger ist als die der Kanal-aufnehmenden Region (15) benachbart zu dem oberen Teil (20a) des Grabens (20).
  8. Verfahren zur Herstellung eines Graben-Gate-Halbleiterbauelements nach einem der vorstehenden Ansprüche, wobei die erste Strom-Weg-Region (61) eine Dotierkonzentration aufweist, die mit einem Dotierstoffdiffusionsprofil des unteren Teils (20b) des Grabens (20) korrespondiert und welche durch Ätzen des Grabens (20) in einem Körperabschnitt (16) des zweiten Leitfähigkeitstyps mit einer Dotierkonzentration zum Vorsehen der zweiten Region (62) gebildet wird, und Dotierstoff des ersten Leitfähigkeitstyps aus dem Graben (20) in den Körperabschnitt (16) durch mindestens eine Seitenwand (22) des unteren Teils (20b) des Grabens (20) ausdiffundiert wird, um so die erste Region (61) benachbart zu der Seitenwand (22) des unteren Teils (20b) des Grabens (20) mit einer Dotierkonzentration des ersten Leitfähigkeitstyps zu bilden, die höher ist als die Dotierkonzentration des zweiten Leitfähigkeitstyps des Körperabschnitts (16), und mit einer Diffusionstiefe, gemessen senkrecht zu der Seitenwand (22), die geringer ist als die verbleibende Breite des Körperabschnitts (16), gemessen senkrecht zu der Seitenwand (22).
  9. Verfahren nach Anspruch 8, wobei die zweiten Regionen (62) des zweiten Leitfähigkeitstyps Regionen einer epitaktischen Schicht mit einer gleichförmigen Dotierkonzentration des zweiten Leitfähigkeitstyps sind.
DE69936050T 1998-11-28 1999-11-16 Graben-gate halbleiterbauelemente und verfahren zur deren herstellung Expired - Lifetime DE69936050T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9826041.7A GB9826041D0 (en) 1998-11-28 1998-11-28 Trench-gate semiconductor devices and their manufacture
GB9826041 1998-11-28
PCT/EP1999/008951 WO2000033386A2 (en) 1998-11-28 1999-11-16 Trench-gate semiconductor devices and their manufacture

Publications (2)

Publication Number Publication Date
DE69936050D1 DE69936050D1 (de) 2007-06-21
DE69936050T2 true DE69936050T2 (de) 2008-01-10

Family

ID=10843184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69936050T Expired - Lifetime DE69936050T2 (de) 1998-11-28 1999-11-16 Graben-gate halbleiterbauelemente und verfahren zur deren herstellung

Country Status (6)

Country Link
US (1) US6541817B1 (de)
EP (1) EP1066652B1 (de)
JP (1) JP2002531953A (de)
DE (1) DE69936050T2 (de)
GB (1) GB9826041D0 (de)
WO (1) WO2000033386A2 (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
DE10142591A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstruktur
WO2003103036A1 (en) * 2002-05-31 2003-12-11 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of manufacturing
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6979862B2 (en) * 2003-01-23 2005-12-27 International Rectifier Corporation Trench MOSFET superjunction structure and method to manufacture
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
GB0327793D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench mosfet
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP5259920B2 (ja) 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
US7482220B2 (en) 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7285823B2 (en) * 2005-02-15 2007-10-23 Semiconductor Components Industries, L.L.C. Superjunction semiconductor device structure
US7176524B2 (en) * 2005-02-15 2007-02-13 Semiconductor Components Industries, Llc Semiconductor device having deep trench charge compensation regions and method
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
JP5050329B2 (ja) * 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
KR100731141B1 (ko) 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 반도체소자 및 그의 제조방법
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US8357971B2 (en) 2007-10-29 2013-01-22 Nxp B.V. Trench gate MOSFET and method of manufacturing the same
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7807576B2 (en) 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US9000550B2 (en) 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
US7902075B2 (en) * 2008-09-08 2011-03-08 Semiconductor Components Industries, L.L.C. Semiconductor trench structure having a sealing plug and method
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US9508805B2 (en) 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
WO2012105170A1 (ja) * 2011-02-02 2012-08-09 パナソニック株式会社 半導体装置およびその製造方法
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
TWI470699B (zh) * 2011-12-16 2015-01-21 茂達電子股份有限公司 具有超級介面之溝槽型功率電晶體元件及其製作方法
CN104425596B (zh) * 2013-08-23 2017-04-05 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
TWI593117B (zh) * 2016-08-16 2017-07-21 台灣半導體股份有限公司 具有多重寬度電極結構之場效電晶體之 製造方法
JP7346902B2 (ja) * 2019-05-14 2023-09-20 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US5064777A (en) * 1990-06-28 1991-11-12 International Business Machines Corporation Fabrication method for a double trench memory cell device
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH0621468A (ja) * 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE69936050D1 (de) 2007-06-21
EP1066652A2 (de) 2001-01-10
US6541817B1 (en) 2003-04-01
EP1066652B1 (de) 2007-05-09
WO2000033386A2 (en) 2000-06-08
JP2002531953A (ja) 2002-09-24
WO2000033386A3 (en) 2000-11-16
GB9826041D0 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10220810B4 (de) Halbleiterbauteil
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE60127166T2 (de) Graben-gate-feldeffekttransistoren und ihre herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE60222094T2 (de) Halbleiterbauelemente und ihr peripherieabschluss
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN