DE102013224134A1 - Halbleiterbauelement - Google Patents
Halbleiterbauelement Download PDFInfo
- Publication number
- DE102013224134A1 DE102013224134A1 DE102013224134.8A DE102013224134A DE102013224134A1 DE 102013224134 A1 DE102013224134 A1 DE 102013224134A1 DE 102013224134 A DE102013224134 A DE 102013224134A DE 102013224134 A1 DE102013224134 A1 DE 102013224134A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- diode
- semiconductor
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 210000000746 body region Anatomy 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 37
- 238000009413 insulation Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 15
- 238000002513 implantation Methods 0.000 description 14
- 229910010271 silicon carbide Inorganic materials 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Beschrieben wird ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements. Das Halbleiterbauelement umfasst wenigstens zwei Bauelementzellen, die in dem Halbleiterkörper integriert sind. Jede Bauelementzelle umfasst ein Driftgebiet, ein Sourcegebiet, ein Draingebiet, das zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, ein Diodengebiet, einen pn-Übergang zwischen dem Diodengebiet und dem Driftgebiet und einen Graben mit einer ersten Seitenwand, einer zweiten Seitenwand gegenüber der ersten Seitenwand und einen Graben. Das Bodygebiet grenzt an die erste Seitenwand an, das Diodengebiet grenzt an die zweite Seitenwand an und der pn-Übergang grenzt an den Boden des Grabens an. Jede Bauelementzelle umfasst außerdem eine Gateelektrode, die in dem Graben angeordnet ist und die dielektrisch gegenüber dem Bodygebiet, dem Diodengebiet und dem Driftgebiet durch ein Gatedielektrikum isoliert ist. Die Diodengebiete der wenigstens zwei Bauelementzellen sind in einer lateralen Richtung des Halbleiterkörpers beabstandet.
Description
- Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Halbleiterbauelement, insbesondere ein Halbleiterbauelement, das ein vertikales Transistorbauelement und eine parallel zu dem Transistorbauelement geschaltete Diode aufweist.
- Leistungstransistoren, die sind Transistoren mit hohen Sperrspannungen von bis zu einigen hundert Volt und mit einer hohen Strombelastbarkeit, können als vertikale MOS-Grabentransistoren (engl.: Vertical MOS Trench Transistors) ausgebildet sein. In diesem Fall kann eine Gateelektrode des Transistors in einem Graben ausgebildet sein, der sich in einer vertikalen Richtung des Halbleiterkörpers erstreckt. Die Gateelektrode ist dielektrisch gegenüber Source-, Body- und Driftgebieten des Transistors isoliert und ist in einer lateralen Richtung des Halbleiterkörpers benachbart zu dem Bodygebiet. Ein Draingebiet grenzt üblicherweise an Driftgebiet an, und eine Sourceelektrode ist an das Sourcegebiet angeschlossen.
- Bei vielen Anwendungen ist es wünschenswert, dass eine Diode parallel zu der Laststrecke (Drain-Source-Strecke) des Transistors geschaltet ist. Eine integrierte Bodydiode des Transistors kann für diese Zwecke verwendet werden. Die Bodydiode ist durch einen pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet gebildet. Um die Bodydiode parallel zu der Laststrecke des Transistors zu schalten, kann das Bodygebiet einfach elektrisch an die Sourceelektrode angeschlossen werden. Allerdings kann die Bodydiode eine Stromtragfähigkeit aufweisen, die bei einigen Anwendungen niedriger als gewünscht ist.
- Leistungstransistoren können mit herkömmlichen Halbleitermaterialien realisiert werden, wie beispielsweise Silizium (Si) oder Siliziumkarbid (SiC). Aufgrund der spezifischen Eigenschaften von SiC, ermöglicht die Verwendung von SiC die Realisierung von Leistungstransistoren mit einer höheren Spannungsfestigkeit (bei einem gegebenen Einschaltwiderstand) als Si. Allerdings führen hohe Sperrspannungen zu hohen elektrischen Feldern in dem Halbleiterkörper, insbesondere an dem pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet. Üblicherweise gibt es Abschnitte der Gateelektrode und des Gatedielektrikums, die nahe zu diesem pn-Übergang angeordnet sind. Probleme können auftreten, wenn die Spannungsfestigkeit des Gatedielektrikums für eine gewünschte Spannungsfestigkeit des Transistorbauelements nicht ausreichend ist. In diesem Fall kann das Gatedielektrikum vorzeitig durchbrechen.
- Die der vorliegenden Erfindung zu Grunde liegende Aufgabe besteht darin, ein Halbleiterbauelement mit einem Transistorbauelement und einer Diode zur Verfügung zu stellen, bei dem eine Gateelektrode des Transistors gegenüber hohen elektrischen Feldern geschützt ist und bei dem die Diode eine hohe Strombelastbarkeit (engl.: high current rating) und niedrige Verluste aufweist und ein Verfahren zum Herstellen eines Halbleiterbauelements zur Verfügung zu stellen.
- Diese Aufgabe wird gelöst durch ein Halbleiterbauelement gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 11. Spezielle Ausführungsbeispiele sind in den abhängigen Ansprüchen wiedergegeben.
- Gemäß einem Ausführungsbeispiel umfasst ein Halbleiterbauelement wenigstens zwei Bauelementzellen, die in einem Halbleiterkörper integriert sind. Jede Bauelementzelle umfasst ein Driftgebiet, ein Sourcegebiet, ein Draingebiet, das zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, ein Diodengebiet, einen pn-Übergang zwischen dem Diodengebiet und dem Driftgebiet und einen Graben mit einer ersten Seitenwand, einer zweiten Seitenwand gegenüber der ersten Seitenwand und einem Boden, wobei das Bodygebiet an die erste Seitenwand angrenzt, das Diodengebiet an die zweite Seitenwand angrenzt und der pn-Übergang an den Boden des Grabens angrenzt. Jede Bauelementzelle umfasst weiterhin eine Gateelektrode, die in dem Graben angeordnet ist und die durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet, dem Diodengebiet und dem Driftgebiet isoliert ist. Die Diodengebiete der wenigstens zwei Bauelementzellen sind in einer lateralen Richtung des Halbleiterkörpers beabstandet.
- Gemäß einem weiteren Ausführungsbeispiel wird ein Verfahren zum Herstellen eines Halbleiterbauelements beschrieben. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers mit einer Driftgebietschicht, einer Bodygebietschicht, die an die Driftgebietschicht angrenzt, und einer Sourcegebietschicht, die an die Bodygebietschicht angrenzt und die eine erste Oberfläche des Halbleiterkörpers bildet, das Herstellen von wenigstens zwei Diodengebieten derart, dass sich jedes Diodengebiet von der ersten Oberfläche durch die Sourcegebietschicht und die Bodygebietschicht in die Driftgebietschicht erstreckt, wobei jedes Diodengebiet und die Driftgebietschicht einen pn-Übergang bilden, und das Herstellen von wenigstens zwei Gräben, die jeweils eine erste Seitenwand, eine zweite Seitenwand gegenüber der ersten Seitenwand und einen Boden aufweisen, derart, dass jeder Graben an die Bodygebietschicht an einer Seitenwand, ein Diodengebiet an der zweiten Seitenwand und einen pn-Übergang am Boden angrenzt. Das Verfahren umfasst außerdem in jedem Graben das Herstellen einer Gateelektrode und eines Gatedielektrikums, das die Gateelektrode dielektrisch gegenüber dem Halbleiterkörper isoliert.
- Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, so dass nur solche Merkmale, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
-
1 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel. -
2 veranschaulicht eine horizontale Querschnittsansicht eines Ausführungsbeispiels des Halbleiterbauelements gemäß1 . -
3 veranschaulicht eine vertikale Querschnittsansicht des Halbleiterbauelements gemäß2 in einer Schnittebene, die sich von der in1 dargestellten Schnittebene unterscheidet. -
4 (die4A bis4J umfasst) veranschaulicht ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. -
5 (die5A und5B umfasst) veranschaulicht ein Ausführungsbeispiel eines Verfahrens zum Herstellen einer in4B dargestellten Halbleiterbauelementstruktur. - In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung realisiert werden kann, dargestellt sind.
-
1 veranschaulicht eine vertikaler Querschnittsansicht eines Halbleiterbauelements, speziell eines vertikalen Halbleiterbauelements und, noch spezieller, eines vertikalen Transistorbauelements mit einer integrierten Diode. Das Halbleiterbauelement umfasst einen Halbleiterkörper und wenigstens zwei Bauelementzellen (Transistorzellen)10 1,10 2, die in dem Halbleiterkörper100 integriert sind. Die Bauelementzellen sind nachfolgend auch als Transistorzellen bezeichnet. In1 sind nur zwei Bauelementzellen10 1,10 2 dargestellt. Allerdings kann das Halbleiterbauelement mehr als zwei Bauelementzellen aufweisen, wie beispielsweise im Bereich von einigen zehn, hundert, tausend, hunderttausend oder sogar millionen Bauelementzellen, die in einem Halbleiterkörper100 integriert sind. - In
1 sind die zwei Bauelementzellen10 1,10 2 mit verschiedenen Bezugszeichen bezeichnet, während gleiche Merkmale der einzelnen Bauelementzellen10 1,10 2 mit gleichen Bezugszeichen bezeichnet sind. Bezug nehmend auf1 umfasst jede Transistorzelle10 1,10 2 ein Driftgebiet11 , ein Sourcegebiet12 und ein Bodygebiet13 . Das Bodygebiet13 ist zwischen dem Sourcegebiet12 und dem Driftgebiet11 angeordnet. Jede Bauelementzelle10 1,10 2 umfasst außerdem ein Diodengebiet30 und einen pn-Übergang, der zwischen dem Diodengebiet30 und dem Driftgebiet11 gebildet ist. Bei dem Ausführungsbeispiel gemäß1 teilen sich die einzelnen Bauelementzellen10 1,10 2 das Driftgebiet11 . Das heißt, die einzelnen Bauelementzellen10 1,10 2 haben ein Driftgebiet11 gemeinsam. - Bezug nehmend auf
1 umfasst jede Bauelement10 1,10 2 außerdem eine Gateelektrode21 , die in einem Graben angeordnet ist und die die durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet13 , dem Diodengebiet30 und dem Driftgebiet11 isoliert ist. Der Graben mit der Gateelektrode21 jeder Bauelementzelle10 1,10 2 besitzt eine erste Seitenwand110 1, eine zweite Seitenwand110 2 gegenüber der ersten Seitenwand110 1 und einen Boden110 3. Das Bodygebiet13 jeder Bauelementzelle10 1,10 2 grenzt an eine erste Seitenwand110 1 des zugehörigen Grabens an, das Diodengebiet30 grenzt an die zweite Seitenwand110 2 des zugehörigen Grabens an und der pn-Übergang zwischen dem Driftgebiet und dem Diodengebiet30 grenzt an den Boden110 3 des zugehörigen Grabens an. - Bezug nehmend auf
1 erstreckt sich das jeweilige Diodengebiet30 einer Bauelementzelle, wie beispielsweise der Bauelementzelle10 1, von einer ersten Oberfläche101 des Halbleiterkörpers100 benachbart zu dem Sourcegebiet12 und dem Bodygebiet13 einer benachbarten Bauelementzelle, wie beispielsweise der Bauelementzelle10 2, in das Driftgebiet11 , wo der pn-Übergang gebildet ist. Eine elektrisch isolierende Schicht (Isolationsschicht)51 deckt die erste Oberfläche101 und die Gateelektroden21 . Die Isolationsschicht51 besitzt Kontaktöffnungen52 , in denen die Isolationsschicht51 die zweiten Diodengebiete32 und die Sourcegebiete12 der einzelnen Bauelementzellen10 1,10 2 frei lässt. Eine Sourceelektrode41 ist auf der Isolationsschicht51 und in den Kontaktöffnungen52 gebildet. Die Sourceelektrode41 ist durch die Isolationsschicht51 elektrisch gegenüber den Gateelektroden21 isoliert und schließt die einzelnen Diodengebiete30 und die einzelnen Sourcegebiete12 elektrisch an einen Sourceanschluss S (in1 nur schematisch dargestellt) an oder bildet den Sourceanschluss S. Optional umfasst die Sourceelektrode41 eine erste Sourceelektrodenschicht41 1, die die Diodengebiete30 und die Sourcegebiete12 elektrisch kontaktiert und eine zweite Sourceelektrodenschicht41 2, die die erste Sourceelektrodenschicht41 1 elektrisch anschließt. Die zweite Sourceelektrodenschicht41 2 ist an den Sourceanschluss S angeschlossen oder bildet den Sourceanschluss S des Halbleiterbauelements. Die erste Sourceelektrodenschicht41 1 umfasst beispielsweise Titan (Ti), Platin (Pt), Nickellegierungen oder ähnliches. Die zweite Elektrodenschicht41 2 umfasst beispielsweise Aluminium (Al), Kupfer (Cu) oder ähnliches. - Bezug nehmend auf
1 umfasst das Halbleiterbauelement außerdem ein Draingebiet14 , das an das Driftgebiet11 angrenzt. Optional ist ein Feldstoppgebiet (nicht dargestellt) des zweiten Dotierungstyps wie das Driftgebiet11 , jedoch höher dotiert, in dem Driftgebiet11 zwischen dem Driftgebiet11 und dem Draingebiet14 angeordnet. Das Draingebiet14 ist elektrisch an einen Drainanschluss D (in1 nur schematisch dargestellt) angeschlossen. Die einzelnen Bauelementzellen10 1,10 2 teilen sich ein Draingebiet14 . Das heißt, ein Draingebiet14 ist den einzelnen Bauelementzellen10 1,10 2 gemeinsam. - Die einzelnen Bauelementzellen
10 1,10 2 sind dadurch parallel geschaltet, dass die einzelnen Sourcegebiete12 über die Sourceelektrode41 an den Sourceanschluss S angeschlossen sind, dass sie sich das Draingebiet14 teilen und dass das Draingebiet14 an den Drainanschluss D angeschlossen ist und dass die einzelnen Gateelektroden21 elektrisch an einen gemeinsamen Gateanschluss G angeschlossen sind. Das Anschließen der Gateelektroden21 an den Gateanschluss G ist in1 nur schematisch dargestellt. Ein möglicher Weg, die Gateelektroden21 an den Gateanschluss D anzuschließen ist nachfolgend anhand der2 und3 erläutert. - Das Halbleiterbauelement gemäß
1 ist ein MOS-Transistorbauelement mit einer integrierten Diode. Das Transistorbauelement kann als n-leitendes Bauelement oder als p-leitendes Bauelement ausgebildet sein. Bei einem n-leitenden Bauelement sind die Sourcegebiete und das Driftgebiet11 n-dotiert, während das Bodygebiet13 p-dotiert ist. Bei einem p-leitenden Bauelement sind die Sourcegebiete12 und das Driftgebiet11 p-dotiert, während die Bodygebiete13 n-dotiert sind. Das Transistorbauelement kann als ein Anreicherungs-(selbstsperrendes)-Bauelement oder als Verarmungs-(selbstleitendes)-Bauelement ausgebildet sein. Bei einem Anreicherungs-Bauelement grenzen die Bodygebiete13 der einzelnen Bauelementzellen10 1,10 2 an das Gatedielektrikum22 an. Bei einem Verarmungs-Bauelement gibt es Kanalgebiete15 (in1 in gestrichelten Linien dargestellt) desselben Dotierungstyps wie die Sourcegebiete12 und das Driftgebiet11 entlang des Gatedielektrikums22 . Das Kanalgebiet15 jeder Bauelementzelle10 1,10 2 erstreckt sich von dem zugehörigen Sourcegebiet12 zu dem Driftgebiet11 entlang des Gatedielektrikums22 und ist an Ladungsträgern verarmt, wenn das Transistorbauelement ausgeschaltet ist. Alternativ weist das Gatedielektrikum22 feste Ladungen auf, die die Erzeugung eines leitenden Kanals in dem Bodygebiet13 entlang des Gatedielektrikums22 bewirken, wenn die Gate-Ansteuerspannung (Gate-Source-Spannung) Null ist. - Außerdem kann das Transistorbauelement als MOSFET oder als IGBT ausgebildet sein. Bei einem MOSFET besitzt das Draingebiet
14 denselben Dotierungstyp wie die Sourcegebiete12 und das Driftgebiet11 , während bei einem IGBT das Draingebiet14 einen Dotierungstyp komplementär zu dem Dotierungstyp der Sourcegebiete12 und des Driftgebiets11 aufweist. Bei einem IGBT wird das Draingebiet14 auch als Kollektorgebiet bezeichnet. - Die Diodengebiete
30 besitzen denselben Dotierungstyp wie die Bodygebiete13 , dies ist ein Dotierungstyp komplementär zu dem Dotierungstyp des Driftgebiets11 . Da das Diodengebiet30 einer Bauelementzelle, wie beispielsweise der Bauelementzelle10 1 in1 , an das Bodygebiet13 einer benachbarten Bauelementzelle, wie beispielsweise der Bauelementzelle10 2 in1 , angrenzt, ist das Bodygebiet13 jeder Bauelementzelle über das Diodengebiet30 einer benachbarten Bauelementzelle elektrisch an die Sourceelektrode41 angeschlossen. Optional umfasst jedes Diodengebiet30 zwei unterschiedlich dotierte Halbleitergebiete, nämlich ein erstes Gebiet31 , das an das Driftgebiet11 angrenzt und das mit dem Driftgebiet11 den pn-Übergang bildet, und ein zweites Diodengebiet32 , das das erste Gebiet31 elektrisch an die Sourceelektrode41 anschließt. Das zweite Diodengebiet32 , das nachfolgend auch als Kontaktgebiet bezeichnet wird, besitzt eine höhere Dotierungskonzentration als das erste Gebiet31 . Bei dem Ausführungsbeispiel gemäß1 grenzt das Kontaktgebiet32 einer Bauelementzelle, wie beispielsweise der Bauelementzelle10 1 in1 , an die zweite Seitenwand110 2 des zugehörigen Grabens an und schließt das Bodygebiet13 der benachbarten Bauelementzelle, wie beispielsweise der Bauelementzelle10 2 in1 , an die Sourceelektrode41 an. - Das Diodengebiet
30 jeder Bauelementzelle10 1,10 2 bildet eine Diode mit dem Driftgebiet11 und dem Draingebiet14 . Ein Schaltsymbol dieser Diode ist in1 ebenfalls dargestellt (die Polung des in1 dargestellten Schaltsymbols betrifft ein n-leitendes Halbleiterbauelement; bei einem p-leitenden Bauelement ist die Polung vertauscht). Die zwischen den Diodengebieten30 der einzelnen Bauelementzellen10 1,10 2 und dem Driftgebiet11 gebildeten Dioden sind parallel geschaltet und sind parallel zu einer Laststrecke (Drain-Source-Strecke) des MOS-Transistors geschaltet. Die Drain-Source-Strecke des MOS-Transistors ist eine interne Strecke zwischen dem Drainanschluss D und dem Sourceanschluss S. Die einzelnen Dioden sind rückwärtsgepolt (sperren), wenn eine Spannung mit einer ersten Polung zwischen die Drain- und Sourceanschlüsse D, S des MOS-Transistors angelegt wird, und die einzelnen Dioden sind vorwärtsgepolt (leiten), wenn eine Spannung mit einer zweiten Polung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird. Bei einem n-leitenden Halbleiterbauelement sind die Dioden rückwärtsgepolt, wenn eine positive Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird, und die Dioden sind vorwärtsgepolt, wenn eine negative Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird (dies ist eine positive Spannung zwischen den Source- und Drainanschlüssen S, D). Die einzelnen Dioden sind parallel zu den Bodydioden der Transistorzellen. Die Bodydioden sind die Dioden, die durch die Bodygebiete13 und das Driftgebiet11 der einzelnen Bauelementzellen10 1,10 2 gebildet sind. Allerdings können, anders als bei den Bodydioden, die Eigenschaften der Dioden zwischen dem Diodengebiet30 und dem Driftgebiet11 weitgehend unabhängig von den Eigenschaften des MOS-Transistors eingestellt werden. Insbesondere können die Dioden zwischen den Diodengebieten30 und dem Driftgebiet11 so realisiert werden, dass sie eine hohe Strombelastbarkeit besitzen, indem das Diodengebiet30 so realisiert wird, dass der pn-Übergang zwischen dem Diodengebiet30 und dem Driftgebiet11 eine relativ große Fläche besitzt. - Das Halbleiterbauelement gemäß
1 kann wie ein herkömmlicher MOS-Transistor betrieben werden durch Anlegen einer Lastspannung zwischen die Drain- und Sourceanschlüsse D, S und durch Anlegen eines Ansteuerpotenzials an die Gateelektrode G. Das Funktionsprinzip wird anhand eines n-leitenden Halbleiterbauelements kurz erläutert. Dieses Funktionsprinzip gilt jedoch auch für ein p-leitendes Bauelement, wobei bei einem p-leitenden Bauelement die Polaritäten der nachfolgend erläuterten Spannungen invertiert werden müssen. Das Halbleiterbauelement ist in einem Vorwärtsbetriebszustand, wenn eine Lastspannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird, die die Bodydioden und die zusätzlichen Dioden (die Dioden zwischen den Diodengebieten30 und dem Driftgebiet11 ) der einzelnen Bauelementzellen10 1,10 2 rückwärts polen. Diese Spannung ist eine positive Spannung bei einem n-leitenden Bauelement. Im Vorwärtsbetriebszustand kann der MOS-Transistor über das an den Gateanschluss D angelegte Ansteuerpotenzial ein- und ausgeschaltet werden. Der MOS-Transistor ist eingeschaltet (in einem Ein-Zustand), wenn das an den Gateanschluss G angelegte Ansteuerpotenzial leitende Kanäle in den Bodygebieten13 zwischen den Sourcegebieten12 und dem Driftgebiet11 erzeugt, und der MOS-Transistor ist ausgeschaltet (in einem Aus-Zustand), wenn die leitenden Kanäle in den Bodygebieten13 unterbrochen sind. Der Betrag des Ansteuerpotenzial, das das Transistorbauelement ein- oder ausschaltet, ist abhängig von dem speziellen Typ des Transistorbauelements (Anreicherungsbauelement oder Verarmungsbauelement). - Das Halbleiterbauelement ist in einem Rückwärtsbetriebszustand, wenn eine Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird, die die Bodydioden und die zusätzlichen Dioden vorwärts polt. In diesem Betriebszustand kann das Halbleiterbauelement nur durch die Polarität der Lastspannung gesteuert werden, jedoch nicht über das an den Gateanschluss G angelegte Ansteuerpotenzial.
- Wenn das Halbleiterbauelement im Vorwärtsbetriebszustand ist und wenn das Halbleiterbauelement ausgeschaltet ist, sind die pn-Übergänge zwischen den Diodengebieten
30 und dem Driftgebiet11 und die pn-Übergänge zwischen den Bodygebieten30 und dem Driftgebiet11 rückwärtsgepolt, so dass sich ein Verarmungsgebiet in dem Driftgebiet11 ausbreitet. Wenn die Lastspannung ansteigt, bereitet sich das Verarmungsgebiet tiefer in Richtung des Draingebiets14 in dem Driftgebiet11 aus. Wenn die Lastspannung ansteigt und sich das Verarmungsgebiet tiefer in das Driftgebiet11 ausbreitet, nimmt auch die elektrische Feldstärke an den pn-Übergängen zu. Da die pn-Übergänge zwischen den Bodygebieten13 und dem Driftgebiet11 nahe an dem Gatedielektrikum22 sind, kann das Gatedielektrikum22 beschädigt werden, wenn hohe Lastspannungen angelegt werden, das heißt, wenn hohe Feldstärken auftreten. Bei dem Halbleiterbauelement gemäß1 funktionieren die Diodengebiete30 von zwei benachbarten Bauelementzellen10 1,10 2 zusammen mit dem Driftgebiet11 jedoch wie ein JFET (Junction Field-Effect Transistor). Dieser JFET besitzt Kanalgebiete11 1 zwischen zwei benachbarten Diodengebieten30 . Wenn die Lastspannung zunimmt und wenn das elektrische Potenzial des Driftgebiets11 zunimmt, schnürt der JFET die Kanalgebiete11 1 ab und verhindert, dass eine Feldstärke eines elektrischen Felds an den pn-Übergängen zwischen den Bodygebieten13 und dem Driftgebiet11 weiter zunimmt, wenn die Lastspannung weiter zunimmt. Die Lastspannung, bei der die Kanäle11 1 des JFET abgeschnürt werden, ist beispielsweise abhängig von einem Abstand zwischen zwei benachbarten Diodengebieten30 in einer lateralen Richtung des Halbleiterkörpers100 . Die „laterale Richtung“ des Halbleiterkörpers100 ist senkrecht zu der vertikalen Richtung, in der das Draingebiet14 von den Bodygebieten13 und den Diodengebieten30 beabstandet ist, und ist im Wesentlichen parallel zu der ersten Oberfläche101 . Dieser laterale Abstand zwischen zwei benachbarten Diodengebieten30 ist beispielsweise zwischen 0,5 µm (Mikrometer) und 2 µm (Mikrometer) oder zwischen dem 0,25-fachen und 1,5-fachen der Breite der Gräben, die die Gateelektroden21 aufnehmen. Die „Breite“ der Gräben ist der Abstand zwischen den ersten und zweiten Seitenwänden110 1,110 2. Wenn die Gräben abgeschrägt sind, wie bei dem Ausführungsbeispiel gemäß1 dargestellt ist, ist die Breite der größte Abstand zwischen den ersten und zweiten Seitenwänden. - Jede Bauelementzelle
10 1,10 2 umfasst ein Kanalgebiet, dies ist ein Gebiet des Bodygebiets13 entlang des Gatedielektrikums22 oder ist das optionale Kanalgebiet15 (in1 in gestrichelten Linien dargestellt). Das Kanalgebiet entlang des Gatedielektrikums22 ermöglicht Ladungsträgern von den Sourcegebieten12 zu den Driftgebieten11 zu fließen, wenn das Transistorbauelement im Ein-Zustand ist. Das Diodengebiet30 jeder Bauelementzelle10 1,10 2 überlappt das Kanalgebiet nicht. Das heißt, die pn-Übergänge zwischen den Diodengebieten30 und dem Driftgebiet11 grenzen an den Boden der einzelnen Gategräben an und erstrecken sich nicht in Richtung der Kanalgebiete über die Gategräben hinaus. Damit beschränken die Diodengebiete30 einen Ladungsträgerfluss von den Kanalgebieten30 zu dem Draingebiet14 nicht. - Die Sperrspannungsfestigkeit des Halbleiterbauelements ist unter anderem abhängig von einem Abstand zwischen den Diodengebieten
30 und dem Draingebiet14 . Dieser Abstand kann während des Herstellungsprozesses entsprechend einer gewünschten Sperrspannungsfestigkeit eingestellt werden. Als Daumenregel gilt bei einem SiC-Halbleiterkörper100 , dass der Abstand zwischen dem Draingebiet14 und dem Diodengebiet 30 pro 100 V Sperrspannungsfestigkeit zwischen 0,8 Mikrometer und 1,0 Mikrometer beträgt. - Der Halbleiterkörper
100 kann ein herkömmliches Halbleitermaterial aufweisen, insbesondere ein Halbleitermaterial mit weitem Bandabstand (engl.: wide bandgap semiconductor material), wie beispielsweise Siliziumkarbid (SiC) oder ähnliches. Die in1 dargestellte Bauelementtopologie ist insbesondere geeignet für Halbleiterbauelemente, die in SiC-Technologie realisiert sind. Wenn der Halbleiterkörper100 beispielsweise SiC aufweist, kann das Gatedielektrikum22 als ein Siliziumoxid (SiO2) realisiert sein. Ein Gatedielektrikum22 aus SiO2 kann unter einer Degradation leiden, wenn es hohen elektrischen Feldstärken ausgesetzt ist, die bei Hochspannungsbauelementen auftreten können. Bei solchen Bauelementen schützt der durch die Diodengebiete30 und das Driftgebiet11 gebildete JFET das Gatedielektrikum22 effektiv, wenn das Halbleiterbauelement ausgeschaltet wird und eine hohe Lastspannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird. Im Rückwärtsbetriebszustand ist die zusätzliche Diode, die direkt an die Sourceelektrode41 angeschlossen ist, eine hoch effiziente Diode mit niedrigen Verlusten, die parallel zu der Laststrecke des MOS-Transistors geschaltet ist. - Die Dotierungskonzentration des Driftgebiets
11 ist beispielsweise zwischen 1E14 cm–3 und 1E17 cm–3. Die Dotierungskonzentration der Bodygebiete13 ist beispielsweise zwischen 5E16 cm–3 und 5E17 cm–3. Die Dotierungskonzentrationen der Source- und Draingebiete12 ,14 sind beispielsweise höher als 1E19 cm–3. Die Dotierungskonzentration der Diodengebiete30 ist beispielsweise zwischen 1E18 cm–3 und 1E19 cm–3. - Bezug nehmend auf
1 grenzt das Bodygebiet13 jeder Bauelementzelle10 1,10 2 an den zugehörigen Gategraben an der ersten Seitenwand110 1 an. Insbesondere, wenn die Gategräben abgeschrägte Seitenwände besitzen, können die ersten und zweiten Seitenwände110 1,110 2 unterschiedlichen Kristallebenen eines Kristallgitters des Halbleiterkörpers100 entsprechen. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper100 einen hexagonalen SiC-Kristall und die Gategräben besitzen abgeschrägte Seitenwände, so dass die erste Seitenwand110 1 der 11-20-Ebene in dem SiC-Kristall entspricht. In diesem Fall besitzen die einzelnen Kanalgebiete einen relativ geringen Widerstand. Bei diesem Ausführungsbeispiel ist die erste Seitenwand110 1 auf die c-Achse des Kristalles des SiC-Halbleiterkörpers100 ausgerichtet. Die c-Achse (hexagonale Hauptachse) ist senkrecht zu der Wachstumsebene (0001-Ebene) des SiC-Kristalls. Diese Wachstumsebene ist in1 nicht dargestellt. Der Boden110 3 des Grabens ist im Wesentlichen parallel zu der ersten Oberfläche101 . - Ein Winkel α (alpha) zwischen der ersten Seitenwand
110 1 und der ersten Oberfläche101 des Grabens110 ist abhängig von einer Orientierung der ersten Oberfläche relativ zu der Wachstumsebene (0001-Ebene). Gemäß einem Ausführungsbeispiel ist die erste Oberfläche101 relativ zu der Wachstumsebene geneigt, wobei ein Winkel zwischen der ersten Oberfläche101 und der Wachstumsebene zwischen 1° und 10°, insbesondere zwischen 2° und 8°. In diesem Fall ist α zwischen 80° (90° – 10°) und 89° (90° – 1°) und insbesondere zwischen 82° (90° – 8°) und 88° (90° – 2°). Gemäß einem speziellen Ausführungsbeispiel ist der Winkel zwischen der ersten Oberfläche101 und der Wachstumsebene 4°, so dass der Winkel α zwischen der ersten Oberfläche101 und der ersten Seitenwand110 1 des Grabens110 86° ist. In dem SiC-Kristall entlang der 11-20-Ebene ist eine hohe Ladungsträgermobilität vorhanden, so dass die Ausrichtung der ersten Seitenwand110 1 auf c-Achse zu einem niedrigen Widerstand in dem Kanalgebiet entlang des Gatedielektrikums22 in dem Bodygebiet13 führt. - Die Gategräben können langgestreckte Gräben sein, wobei die Gateelektrode
21 an Positionen, die in der vertikalen Schnittebene gemäß1 außerhalb der Darstellung sind, an die Gateanschlusselektrode angeschlossen sein können.2 zeigt eine horizontale Querschnittsansicht eines Ausführungsbeispiels des Halbleiterbauelements gemäß1 , das langgestreckte Gategräben aufweist.2 zeigt Merkmale des Halbleiterbauelements in drei unterschiedlichen horizontalen Schichten des Halbleiterkörpers100 . In2 sind die Gateelektroden21 und die Gatedielektrika22 in gepunkteten Linien dargestellt. Wie anhand von2 ersichtlich ist, sind die Gategräben mit den Gateelektroden21 und den Gatedielektrika22 langgestreckte Gräben. Die Sourcegebiete12 und die Diodengebiete30 mit den optionalen Kontaktgebieten32 verlaufen parallel zu den Gategräben.2 veranschaulicht weiterhin (in gestrichelten Linien) Kontaktöffnungen52 ,53 der Isolationsschicht51 . Bezug nehmend auf2 sind erste Kontaktöffnungen52 oberhalb der Sourcegebiete12 und der Diodengebiete30 , insbesondere der Kontaktgebiete32 der Diodengebiete30 , und zweite Kontaktöffnungen52 oberhalb der Gateelektroden21 vorhanden. Die zweiten Öffnungen53 sind in einer ersten lateralen Richtung x des Halbleiterkörpers100 beabstandet zu den ersten Öffnungen52 . Die einzelnen Gategräben und die einzelnen Diodengebiete30 sind in einer zweiten lateralen Richtung y, die senkrecht zu der ersten lateralen Richtung x ist, in dem vorliegenden Ausführungsbeispiel beabstandet. Bezug nehmend auf die1 und2 überdeckt die Sourceelektrode41 die Isolationsschicht51 in solchen Gebieten, in denen die ersten Kontaktöffnungen52 angeordnet sind und ist in den ersten Kontaktöffnungen52 elektrisch an die Kontaktgebiete32 und die Sourcegebiete12 angeschlossen. - Eine Gateanschlusselektrode (gate runner)
42 ist in der ersten lateralen Richtung x beabstandet zu der Sourceelektrode41 und überdeckt die Isolationsschicht51 in solchen Gebieten, in denen die zweiten Kontaktöffnungen53 angeordnet sind. Die Gateanschlusselektrode42 ist elektrisch in den zweiten Kontaktöffnungen53 an die Gateelektroden21 angeschlossen. Bezug nehmend auf2 können die Sourceelektrode41 und die Gateanschlusselektrode42 im Wesentlichen parallel sein. - Die vertikale Querschnittsansicht, die in
1 dargestellt ist, entspricht einer vertikalen Querschnittsansicht in Schnittebene A-A, die in2 dargestellt ist.3 veranschaulicht eine vertikale Querschnittsansicht in Schnittebene B-B, die in2 dargestellt ist, wobei die Schnittebene B-B durch die Gateanschlusselektrode42 und die zweiten Kontaktöffnungen53 schneidet. Bezug nehmend auf3 trennt die Isolationsschicht51 die Diodengebiete30 und die Sourcegebiete12 von der Gateanschlusselektrode42 , und die Gateanschlusselektrode42 ist über die zweiten Kontaktöffnungen53 elektrisch an die Gateelektroden21 angeschlossen. - Gemäß einem Ausführungsbeispiel umfasst das Halbleiterbauelement eine Sourceelektrode
41 , die an den Sourceanschluss S angeschlossen ist, und eine Gateanschlusselektrode42 , die an den Gateanschluss G angeschlossen ist. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) umfasst das Halbleiterbauelement mehrere Gateanschlusselektroden42 , die jeweils an den Gateanschluss G angeschlossen sind, und mehrere Sourceelektroden41 , die jeweils an den Sourceanschluss S angeschlossen sind, wobei die Gateanschlusselektroden42 und die Sourceelektroden41 im Wesentlichen parallel und in der ersten lateralen Richtung x abwechselnd angeordnet sind. - Ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines zuvor erläuterten Halbleiterbauelements ist nachfolgend anhand der
4A bis4J erläutert. Jede dieser Figuren zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers100 während einzelner Verfahrensschritte des Verfahrens. - Bezug nehmend auf
4A umfasst das Verfahren das Bereitstellen eines Halbleiterkörpers100 mit einer Driftgebietschicht111 , einer Bodygebietschicht113 , die an die Driftgebietschicht111 angrenzt, und einer Sourcegebietschicht112 , die an die Bodygebietschicht113 angrenzt. Die Sourcegebietschicht112 bildet eine erste Oberfläche101 des Halbleiterkörpers100 . Der Halbleiterkörper100 umfasst außerdem eine Draingebietschicht114 , die entgegengesetzt der Bodygebietschicht113 an die Driftgebietschicht111 angrenzt. Optional ist eine Feldstoppgebietschicht (nicht dargestellt) des selben Dotierungstyps wie die Driftgebietschicht111 , jedoch höher dotiert als die Driftgebietschicht111 , zwischen der Draingebietschicht114 und der Driftgebietschicht111 angeordnet. Die Driftgebietschicht111 bildet das Driftgebiet11 , die Bodygebietschicht113 bildet die Bodygebiete13 , die Sourcegebietschicht112 bildet die Sourcegebiete12 und die Draingebietschicht114 bildet das Draingebiet14 des fertiggestellten Halbleiterbauelements. Die Dotierungstypen und die Dotierungskonzentrationen der einzelnen Halbleiterschichten111 –114 entsprechen den Dotierungstypen und Dotierungskonzentrationen der durch die einzelnen Halbleiterschichten gebildeten Bauelementgebiete. Diese Dotierungstypen und die Dotierungskonzentrationen der einzelnen Bauelementgebiete wurden zuvor erläutert. - Der Halbleiterkörper
100 gemäß4A kann unter Verwendung herkömmlicher Verfahren zum Herstellen eines Halbleiterkörpers100 mit unterschiedlich dotierten Halbleiterschichten hergestellt werden. Gemäß einem Ausführungsbeispiel umfasst das Herstellen des Halbleiterkörpers100 das Bereitstellen eines Halbleitersubstrats, das die Draingebietschicht114 bildet, das Wachsen der Driftgebietschicht111 als eine erste Epitaxieschicht auf der Draingebietschicht114 , das Wachsen der Bodygebietschicht113 als zweite Epitaxieschicht auf der Driftgebietschicht111 und das Wachsen der Sourcegebietschicht112 als eine dritte Epitaxieschicht auf der Bodygebietschicht113 . Die einzelnen Epitaxieschichten können während der einzelnen Epitaxieprozesse in-situ dotiert werden. - Gemäß einem zweiten Ausführungsbeispiel wird ein Halbleitersubstrat bereitgestellt, das eine Dotierungskonzentration entsprechend der Dotierungskonzentration der Driftgebietschicht
111 aufweist. Durch Implantationsprozesse werden Dotierstoffatome durch die erste Oberfläche101 in dieses Substrat implantiert, um die Bodygebietschicht113 und die Sourcegebietschicht112 herzustellen. Zusätzliche Dotierstoffatome werden durch eine der ersten Oberfläche101 entgegengesetzte zweite Oberfläche102 in das Substrat implantiert, um die Draingebietschicht114 herzustellen. - Gemäß einem dritten Ausführungsbeispiel wird ein Halbleitersubstrat bereitgestellt, das die Draingebietschicht
114 bildet. Eine Epitaxieschicht wird auf der Draingebietschicht114 gewachsen, wobei die Epitaxieschicht eine Dotierungskonzentration entsprechend der Dotierungskonzentration der Driftgebietschicht111 aufweist. Diese Epitaxieschicht bildet die erste Oberfläche101 des Halbleiterkörpers. Abschließend werden Dotierstoffatome durch die erste Oberfläche101 in die Epitaxieschicht implantiert, um die Bodygebietschicht113 und die Sourcegebietschicht112 herzustellen. - Bezug nehmend auf
4B werden Diodengebiete30 , die in der zweiten lateralen Richtung y des Halbleiterkörpers100 beabstandet sind, hergestellt. Das Herstellen der Diodengebiete30 kann das Herstellen eines ersten Diodengebiets31 in der Driftgebietschicht111 und das Herstellen eines zweiten Diodengebiets (Kontaktgebiet)32 umfassen, wobei sich das Kontaktgebiet32 von der ersten Oberfläche101 durch die Sourcegebietschicht112 und die Bodygebietschicht113 in das erste Diodengebiet31 erstreckt. Das Herstellen der ersten und zweiten Diodengebiete31 ,32 kann herkömmliche Implantationsprozesse umfassen. Ein Ausführungsbeispiel eines Verfahrens zum Herstellen der Diodengebiete30 ist weiter unten anhand der5A und5B erläutert. - Bezug nehmend auf
4C umfasst das Verfahren weiterhin das Herstellen von Gräben in der ersten Oberfläche101 des Halbleiterkörpers100 . Die Gräben umfassen jeweils eine erste Seitenwand110 1, eine zweite Seitenwand110 2 gegenüber der ersten Seitenwand110 1 und einen Boden110 3. Die Gräben unterteilen die Bodygebietschicht113 und die Sourcegebietschicht112 in mehrere Abschnitte, wobei solche Gebiete, die vor dem Herstellen der Diodengebiete30 die Dotierungskonzentration der Bodygebietschicht113 aufweisen, die Bodygebiete13 bilden, und solche Gebiete, die vor dem Herstellen der Diodengebiete30 die Dotierungskonzentration der Sourcegebietschicht112 aufweisen, die Sourcegebiete12 des Halbleiterbauelements bilden. Bezugnehmend auf4C werden die Gräben110 so hergestellt, dass die erste Seitenwand110 1 jedes Grabens an ein Sourcegebiet12 und ein Bodygebiet13 angrenzt und das die zweiten Seitenwand110 2 jedes Grabens an ein Diodengebiet30 , insbesondere das Kontaktgebiet32 des Diodengebiets30 angrenzt. In diesem Fall grenzt ein pn-Übergang, der zwischen dem Diodengebiet30 und dem Driftgebiet11 gebildet ist, an den Boden110 3 jedes Grabens110 an. Das Herstellen der Gräben110 kann herkömmliche Ätzprozesse unter Verwendung einer Ätzmaske210 umfassen. - Optional gibt es eine Nachbehandlung der Gräben
110 , in der Ecken zwischen den Seitenwänden110 1,110 2 und dem Boden110 3 der einzelnen Gräben abgerundet werden. Das Ergebnis eines solchen Abrundungsprozesses ist in4D dargestellt. Der Abrundungsprozess kann eine thermische Behandlung in einer Wasserstoff enthaltenden Atmosphäre umfassen. Gemäß einem Ausführungsbeispiel werden die Ecken zwischen den Seitenwänden110 1,110 2 und dem Boden110 3 mit einem Radius hergestellt, der wenigstens das Zweifache der Dicke oder wenigstens das Vierfache der Dicke des Gatedielektrikums22 beträgt, das in nächsten Verfahrensschritten hergestellt wird. Gemäß einem Ausführungsbeispiel ist ein Radius der Ecken wenigstens 300 Nanometer (nm). - Gemäß einem Ausführungsbeispiel werden die Gräben
110 mit abgeschrägten Seitenwänden hergestellt. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper100 SiC und die Gräben110 werden derart mit abgeschrägten Seitenwänden hergestellt, dass die ersten Seitenwände110 1 auf die c-Achse des SiC-Halbleiterkristalls ausgerichtet sind. - In nächsten Verfahrensschritten, die in
4I dargestellt sind, wird das Gatedielektrikum22 an den Seitenwänden110 1,110 2 und dem Boden110 3 der Gräben110 hergestellt. Optional wird das Gatedielektrikum22 auch auf der ersten Oberfläche101 des Halbleiterkörpers100 hergestellt. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper100 SiC und das Gatedielektrikum22 umfasst Siliziumdioxid (SiO2). Das Herstellen des Gatedielektrikums22 kann einen Oxidationsprozess oder eine Kombination eines Abscheideprozesses und eines Oxidationsprozesses umfassen. - Bezug nehmend auf
4F wird eine Elektrodenschicht21‘ in den Gräben110 und oberhalb der ersten Oberfläche101 des Halbleiterkörpers100 hergestellt. Solche Abschnitte der Elektrodenschicht21‘ , die in den Gräben110 angeordnet sind, bilden die Gateelektroden21 der einzelnen Bauelementzellen. Die Elektrodenschicht21‘ umfasst beispielsweise ein hochdotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium, oder ein Silizid. - Bezug nehmend auf
4G wird die Elektrodenschicht21‘ von der ersten Oberfläche101 entfernt, verbleibt jedoch in den Gräben110 , wo sie die Gateelektroden21 bildet. Das Entfernen der Elektrodenschicht21‘ oberhalb der ersten Oberfläche101 kann einen Ätzprozess umfassen, wie beispielsweise einen Trockenätzprozess. - Bezug nehmend auf
4H wird die Isolationsschicht51 oberhalb der ersten Oberfläche101 und der Gateelektroden21 hergestellt. Die Isolationsschicht51 kann eine herkömmliche elektrisch isolierende Schicht sein, wie beispielsweise ein Oxid. Das Herstellen der Isolationsschicht51 kann eine chemische Dampfabscheidung (Chemical Vapor Deposition, CVD) umfassen. - Bezug nehmend auf
4I werden Kontaktöffnungen52 in der Isolationsschicht51 hergestellt. Das Herstellen der Kontaktöffnungen kann herkömmliche Ätzprozesse unter Verwendung von Ätzmasken umfassen.4I veranschaulicht das Herstellen der ersten Kontaktöffnungen52 oberhalb der Diodengebiete30 und der Sourcegebiete12 . Entsprechend werden zweite Kontaktöffnungen53 oberhalb der Gateelektroden21 in solchen Gebieten hergestellt, die in dem vertikalen Querschnitt gemäß7 außerhalb der Darstellung sind. - Abschließend wird die Sourceelektrode
41 hergestellt. Die Sourceelektrode41 kontaktiert elektrisch die Diodengebiete30 und die Sourcegebiete12 in den ersten Kontaktöffnungen52 . Optional umfasst die Sourceelektrode41 die zwei Unterschichten41 1,41 2, die zuvor erläutert wurden. Das Herstellen der Sourceelektrode41 kann einen Metallabscheidprozess umfassen, wie beispielsweise einen CVD-Prozess, einen Evaporationsprozess, einen galvanischen Prozess und einen Sputterprozess. Die Sourceelektrode41 umfasst ein elektrisch leitendes Material, wie beispielsweise ein Metall oder ein Silizid. Entsprechend wird die Gateanschlusselektrode42 in Gebieten hergestellt, die in4J außerhalb der Darstellung sind und die Gateelektrode21 in den zweiten Kontaktöffnungen53 kontaktiert. - Die
5A und5B veranschaulichen ein Ausführungsbeispiel eines Verfahrens zum Herstellen der Diodengebiete30 . Bei dem Verfahren gemäß der5A und5B werden die Diodengebiete30 mit einem ersten Diodengebiet31 und einem zweiten Diodengebiet32 hergestellt. Bezug nehmend auf5A kann das Herstellen des ersten Diodengebiets31 einen Implantationsprozess unter Verwendung einer Implantationsmaske210 umfassen. Die Implantationsenergie des Implantationsprozesses ist so eingestellt, dass die Dotierstoffatome in die Driftgebietschicht111 implantiert werden. - Bezug nehmend auf
5B umfasst das Herstellen der zweiten Diodengebiete (Kontaktgebiete)32 einen weiteren Implantationsprozess unter Verwendung einer weiteren Implantationsmaske. Eine weitere Implantationsmaske kann erhalten werden durch Herstellen von Spacern220 entlang der Seitenwände der Öffnungen der ersten Implantationsmaske210 . Das Herstellen des Kontaktgebiets32 kann mehrere aufeinanderfolgende Implantationsprozesse mit unterschiedlichen Implantationsenergien umfassen. Außerdem umfasst jeder Implantationsprozess, auch die zuvor anhand der4A bis4J erläuterten Implantationsprozesse, eine thermische Behandlung zum Aktivieren der implantierten Dotierstoffatome. - Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.
Claims (16)
- Halbleiterbauelement, das einen Halbleiterkörper und wenigstens zwei Bauelementzellen (
10 1,10 2), die in dem Halbleiterkörper integriert sind, aufweist, wobei jede Bauelementzelle aufweist: ein Driftgebiet (11 ), ein Sourcegebiet (12 ) und ein Bodygebiet (13 ), das zwischen dem Sourcegebiet (12 ) und dem Driftgebiet (11 ) angeordnet ist; ein Diodengebiet (30 ) und einen pn-Übergang zwischen dem Diodengebiet (30 ) und dem Driftgebiet (11 ); einen Graben mit einer ersten Seitenwand, einer zweiten Seitenwand gegenüber der ersten Seitenwand und einen Boden, wobei das Bodygebiet an die erste Seitenwand angrenzt, das Diodengebiet an die zweite Seitenwand angrenzt und der pn-Übergang an den Boden des Grabens angrenzt; eine Gateelektrode (21 ), die in dem Graben angeordnet ist und die durch ein Gatedielektrikum (22 ) gegenüber dem Bodygebiet (13 ), dem Diodengebiet (30 ) und dem Driftgebiet (11 ) isoliert ist; wobei die Diodengebiete (30 ) der wenigstens zwei Bauelementzellen (10 1,10 2) in einer lateralen Richtung des Halbleiterkörpers (100 ) beabstandet sind. - Halbleiterbauelement nach Anspruch 1, das weiterhin aufweist: eine Sourceelektrode (
41 ), die an Sourcegebiet (12 ) und das Diodengebiet (30 ) jeder Bauelementzelle elektrisch angeschlossen ist. - Halbleiterbauelement nach Anspruch 2, bei dem jedes Diodengebiet (
30 ) aufweist: ein erstes Diodengebiet (31 ), das den pn-Übergang mit dem Driftgebiet (11 ) bildet; ein zweites Diodengebiet (32 ), das höher dotiert ist als das erste Diodengebiet (31 ) und das an die Sourceelektrode (41 ) angeschlossen ist. - Halbleiterbauelement nach Anspruch 3, bei dem das zweite Diodengebiet (
32 ) an die zweite Seitenwand des Grabens angrenzt. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die wenigstens zwei Bauelementzellen das Driftgebiet (
11 ) gemeinsam haben. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem jede Bauelementzelle außerdem ein Draingebiet (
14 ) benachbart zu dem Driftgebiet (11 ) in einer vertikalen Richtung des Halbleiterkörpers (100 ) beabstandet zu dem Diodengebiet (30 ) aufweist. - Halbleiterbauelement nach Anspruch 6, bei dem die wenigstens zwei Bauelementzellen das Draingebiet (
14 ) gemeinsam haben. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die wenigstens zwei Bauelementzellen benachbart sind und bei dem das Diodengebiet (
30 ) einer Bauelementzelle an das Bodygebiet (13 ) der anderen Bauelementzelle angrenzt. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (
100 ) einen SiC-Kristall aufweist und bei dem die erste Seitenwand des Grabens auf eine c-Achse des SiC-Kristalls ausgerichtet ist. - Halbleiterbauelement nach Anspruch 9, bei dem ein Winkel zwischen der ersten Oberfläche (
101 ) des ersten Halbleiterkörpers (100 ) und der ersten Seitenwand (110 1) zwischen 80° und 89° ist. - Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers, der eine Driftgebietschicht (
111 ), eine Bodygebietschicht (113 ), die an die Driftgebietschicht (111 ) angrenzt, und eine Sourcegebietschicht (112 ), die an die Bodygebietschicht (113 ) angrenzt, und die eine erste Oberfläche (101 ) des Halbleiterkörpers (100 ) bildet, aufweist; Herstellen von wenigstens zwei Diodengebieten (30 ) derart, dass sich jedes Diodengebiet (30 ) von der ersten Oberfläche (101 ) durch die Sourcegebietschicht (112 ) und die Bodygebietschicht (113 ) in die Driftgebietschicht erstreckt, wobei jedes Diodengebiet (30 ) und die Driftgebietschicht (111 ) einen pn-Übergang bilden; Herstellen von wenigstens zwei Gräben (110 ), die jeweils eine erste Seitenwand (110 1) und eine zweite Seitenwand (110 2) gegenüber der ersten Seitenwand (110 1) und einen Boden (110 3) aufweisen, derart, dass jeder Graben (110 ) an die Bodygebietschicht (113 ) an einer Seitenwand, ein Diodengebiet (30 ) an der zweiten Seitenwand und einen pn-Übergang am Boden (110 3) angrenzt; Herstellen einer Gateelektrode (21 ) und eines Gatedielektrikums (22 ), das die Gateelektrode (21 ) dielektrisch gegenüber dem Halbleiterkörper (100 ) isoliert, in jedem Graben, wobei Abschnitte der Sourcegebietschicht (112 ), die nach dem Herstellen der Diodengebiete (30 ) verbleiben, die Sourcegebiete (12 ) bilden, und wobei Abschnitte der Bodygebietschicht (113 ), die nach dem Herstellen der Diodengebiete (30 ) verbleiben, die Bodygebiete (13 ) bilden. - Verfahren nach Anspruch 11, das weiterhin aufweist: Herstellen einer Isolationsschicht (
51 ) auf der ersten Oberfläche (101 ); Herstellen einer ersten Kontaktöffnung (52 ) in der Isolationsschicht (51 ) oberhalb jedes Diodengebiets (30 ) und jedes Sourcegebiets (12 ); und Herstellen einer Sourceelektrode (41 ), die elektrisch an das Sourcegebiet (12 ) und das Diodengebiet (30 ) angeschlossen ist, in jeder ersten Kontaktöffnung (52 ). - Verfahren nach Anspruch 12, das weiterhin aufweist: Herstellen einer zweiten Kontaktöffnung (
53 ) in der Isolationsschicht (51 ) oberhalb jeder Gateelektrode (22 ); und Herstellen einer Gateanschlusselektrode (42 ), die elektrisch an die Gateelektrode (22 ) angeschlossen ist, in jeder zweiten Kontaktöffnung (52 ). - Verfahren nach Anspruch 11 oder 12, bei dem die Gräben langgestreckte Gräben sind.
- Verfahren nach einem der Ansprüche 11 bis 14, bei dem der Halbleiterkörper (
100 ) einen SiC-Kristall aufweist, und bei dem der Graben so hergestellt wird, dass die erste Seitenwand des Grabens auf die c-Achse des SiC-Kristalls ausgerichtet ist. - Verfahren nach Anspruch 15, bei dem der erste Graben so hergestellt wird, dass ein Winkel zwischen der ersten Oberfläche (
101 ) des Halbleiterkörpers (100 ) und der ersten Seitenwand (110 1) zwischen 80° und 89° beträgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/685,283 US9293558B2 (en) | 2012-11-26 | 2012-11-26 | Semiconductor device |
US13/685,283 | 2012-11-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013224134A1 true DE102013224134A1 (de) | 2014-05-28 |
DE102013224134B4 DE102013224134B4 (de) | 2019-10-02 |
Family
ID=50679210
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013224134.8A Active DE102013224134B4 (de) | 2012-11-26 | 2013-11-26 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
DE102013022598.1A Active DE102013022598B8 (de) | 2012-11-26 | 2013-11-26 | Halbleiterbauelement |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013022598.1A Active DE102013022598B8 (de) | 2012-11-26 | 2013-11-26 | Halbleiterbauelement |
Country Status (5)
Country | Link |
---|---|
US (3) | US9293558B2 (de) |
JP (1) | JP5907940B2 (de) |
KR (1) | KR101594221B1 (de) |
CN (1) | CN103839943B (de) |
DE (2) | DE102013224134B4 (de) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014107325A1 (de) * | 2014-05-23 | 2015-11-26 | Infineon Technologies Ag | Halbleiterbauelement |
DE102014117780A1 (de) * | 2014-12-03 | 2016-06-09 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode |
CN106847679A (zh) * | 2015-10-09 | 2017-06-13 | 英飞凌科技股份有限公司 | 通过去除非晶化的部分来制造碳化硅半导体器件的方法 |
WO2017167469A1 (de) * | 2016-03-31 | 2017-10-05 | Robert Bosch Gmbh | Vertikaler sic-mosfet |
DE102015121532B4 (de) | 2014-12-11 | 2018-11-22 | Infineon Technologies Ag | Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate |
CN108878531A (zh) * | 2017-05-15 | 2018-11-23 | 英飞凌科技股份有限公司 | 半导体器件、其设计方法和制造方法以及电子电路 |
CN114122122A (zh) * | 2020-08-26 | 2022-03-01 | 比亚迪半导体股份有限公司 | 一种沟槽型半导体器件及其制造方法 |
DE102014019903B3 (de) | 2014-12-03 | 2022-09-22 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9082790B2 (en) * | 2013-07-18 | 2015-07-14 | Alpha And Omega Semiconductor Incorporated | Normally on high voltage switch |
JP5779739B1 (ja) * | 2014-02-18 | 2015-09-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
DE102014113189B4 (de) * | 2014-09-12 | 2023-04-20 | Infineon Technologies Austria Ag | Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen |
DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
DE102014119466A1 (de) * | 2014-12-22 | 2016-06-23 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur |
DE102015103067B3 (de) * | 2015-03-03 | 2016-09-01 | Infineon Technologies Ag | Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter |
DE102015105005B4 (de) * | 2015-03-31 | 2021-09-23 | Infineon Technologies Ag | Halbleitervorrichtung mit hilfstrenchstrukturen, herstellungsverfahren hierfür und integrierte schaltung |
DE102015210923B4 (de) * | 2015-06-15 | 2018-08-02 | Infineon Technologies Ag | Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung |
DE102015215024B4 (de) | 2015-08-06 | 2019-02-21 | Infineon Technologies Ag | Halbleiterbauelement mit breiter Bandlücke und Verfahren zum Betrieb eines Halbleiterbauelements |
JP6447484B2 (ja) * | 2015-12-18 | 2019-01-09 | トヨタ自動車株式会社 | スイッチング装置 |
US20170345905A1 (en) | 2016-05-24 | 2017-11-30 | Infineon Technologies Ag | Wide-Bandgap Semiconductor Device with Trench Gate Structures |
DE102016111998B4 (de) * | 2016-06-30 | 2024-01-18 | Infineon Technologies Ag | Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen |
JP2018056380A (ja) * | 2016-09-29 | 2018-04-05 | トヨタ自動車株式会社 | スイッチング素子 |
JP6654543B2 (ja) * | 2016-10-14 | 2020-02-26 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US9887287B1 (en) * | 2016-12-08 | 2018-02-06 | Cree, Inc. | Power semiconductor devices having gate trenches with implanted sidewalls and related methods |
DE102017102127B4 (de) * | 2017-02-03 | 2023-03-09 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur |
WO2018147466A1 (ja) | 2017-02-13 | 2018-08-16 | 富士電機株式会社 | 半導体装置 |
DE102018104581B4 (de) | 2017-03-24 | 2021-11-04 | Infineon Technologies Ag | Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren |
DE102017108738B4 (de) * | 2017-04-24 | 2022-01-27 | Infineon Technologies Ag | SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR |
US11271084B2 (en) | 2017-06-06 | 2022-03-08 | Mitsubishi Electric Corporation | Semiconductor device and power converter |
FR3069102A1 (fr) * | 2017-07-13 | 2019-01-18 | Stmicroelectronics (Tours) Sas | Procede de fabrication de puces isolees lateralement |
JP6896593B2 (ja) | 2017-11-22 | 2021-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
DE102017128633B4 (de) | 2017-12-01 | 2024-09-19 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten |
JP7151076B2 (ja) * | 2017-12-11 | 2022-10-12 | 富士電機株式会社 | 絶縁ゲート型半導体装置 |
JP7166053B2 (ja) * | 2017-12-21 | 2022-11-07 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
DE112018007026T5 (de) * | 2018-02-06 | 2020-11-12 | Sumitomo Electric Industries, Ltd. | Siliziumkarbid-Halbleitervorrichtung |
DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
JP6847887B2 (ja) * | 2018-03-23 | 2021-03-24 | 株式会社東芝 | 半導体装置 |
DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
JP7259215B2 (ja) * | 2018-06-01 | 2023-04-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 |
DE102018115728B4 (de) | 2018-06-29 | 2021-09-23 | Infineon Technologies Ag | Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält |
JP7077171B2 (ja) * | 2018-07-26 | 2022-05-30 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
US10580878B1 (en) * | 2018-08-20 | 2020-03-03 | Infineon Technologies Ag | SiC device with buried doped region |
DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
DE102018127797B4 (de) * | 2018-11-07 | 2022-08-04 | Infineon Technologies Ag | Einen siliziumcarbid-körper enthaltende halbleitervorrichtung |
US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
DE102018130385A1 (de) * | 2018-11-29 | 2020-06-04 | Infineon Technologies Ag | Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen |
CN109920838B (zh) * | 2019-03-18 | 2020-12-18 | 电子科技大学 | 一种沟槽型碳化硅mosfet器件及其制备方法 |
DE102019108062B4 (de) * | 2019-03-28 | 2021-06-10 | Infineon Technologies Ag | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren |
DE102019119121B3 (de) * | 2019-07-15 | 2020-09-03 | Infineon Technologies Ag | Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren |
DE102019129412A1 (de) | 2019-10-31 | 2021-05-06 | Infineon Technologies Ag | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren |
EP3930006A1 (de) * | 2020-06-24 | 2021-12-29 | Infineon Technologies AG | Halbleiterbauelement mit trench-gate-struktur und eingelassener abschirmungsregion und verfahren zur herstellung |
US12094926B2 (en) | 2020-08-14 | 2024-09-17 | Wolfspeed, Inc. | Sidewall dopant shielding methods and approaches for trenched semiconductor device structures |
US11355630B2 (en) | 2020-09-11 | 2022-06-07 | Wolfspeed, Inc. | Trench bottom shielding methods and approaches for trenched semiconductor device structures |
CN116314340B (zh) * | 2023-05-23 | 2023-09-01 | 无锡新洁能股份有限公司 | 一种沟槽型碳化硅mosfet器件及其制备方法 |
CN116581161A (zh) * | 2023-07-14 | 2023-08-11 | 西安电子科技大学 | 一种带有非连续型P+屏蔽层的SiC UMOSFET及其制备方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2988871B2 (ja) * | 1995-06-02 | 1999-12-13 | シリコニックス・インコーポレイテッド | トレンチゲートパワーmosfet |
JP3850054B2 (ja) | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
US6621107B2 (en) | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
KR100400079B1 (ko) * | 2001-10-10 | 2003-09-29 | 한국전자통신연구원 | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 |
US20050106794A1 (en) * | 2002-03-26 | 2005-05-19 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing a semiconductor device |
JP2005333068A (ja) | 2004-05-21 | 2005-12-02 | Toshiba Corp | 半導体装置 |
US7939886B2 (en) * | 2005-11-22 | 2011-05-10 | Shindengen Electric Manufacturing Co., Ltd. | Trench gate power semiconductor device |
JP5002148B2 (ja) | 2005-11-24 | 2012-08-15 | 株式会社東芝 | 半導体装置 |
JP2008177335A (ja) | 2007-01-18 | 2008-07-31 | Fuji Electric Device Technology Co Ltd | 炭化珪素絶縁ゲート型半導体装置。 |
US7582922B2 (en) | 2007-11-26 | 2009-09-01 | Infineon Technologies Austria Ag | Semiconductor device |
US7989882B2 (en) | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
JP5309587B2 (ja) | 2008-02-07 | 2013-10-09 | 富士電機株式会社 | 炭化珪素半導体基板のトレンチエッチング方法 |
JP2012033618A (ja) * | 2010-07-29 | 2012-02-16 | Kansai Electric Power Co Inc:The | バイポーラ半導体素子 |
US8525254B2 (en) | 2010-08-12 | 2013-09-03 | Infineon Technologies Austria Ag | Silicone carbide trench semiconductor device |
JP5500002B2 (ja) * | 2010-08-31 | 2014-05-21 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP5668576B2 (ja) | 2011-04-01 | 2015-02-12 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP5673393B2 (ja) * | 2011-06-29 | 2015-02-18 | 株式会社デンソー | 炭化珪素半導体装置 |
US8637922B1 (en) | 2012-07-19 | 2014-01-28 | Infineon Technologies Ag | Semiconductor device |
-
2012
- 2012-11-26 US US13/685,283 patent/US9293558B2/en active Active
-
2013
- 2013-11-25 KR KR1020130143802A patent/KR101594221B1/ko active IP Right Grant
- 2013-11-26 DE DE102013224134.8A patent/DE102013224134B4/de active Active
- 2013-11-26 CN CN201310604699.8A patent/CN103839943B/zh active Active
- 2013-11-26 DE DE102013022598.1A patent/DE102013022598B8/de active Active
- 2013-11-26 JP JP2013244400A patent/JP5907940B2/ja active Active
-
2016
- 2016-03-08 US US15/063,577 patent/US9941272B2/en active Active
-
2018
- 2018-03-09 US US15/916,482 patent/US10679983B2/en active Active
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014107325A1 (de) * | 2014-05-23 | 2015-11-26 | Infineon Technologies Ag | Halbleiterbauelement |
US10038087B2 (en) | 2014-05-23 | 2018-07-31 | Infineon Technologies Ag | Semiconductor device and transistor cell having a diode region |
DE102014107325B4 (de) | 2014-05-23 | 2023-08-10 | Infineon Technologies Ag | Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements |
US10727330B2 (en) | 2014-05-23 | 2020-07-28 | Infineon Technologies Ag | Semiconductor device with diode region |
DE102014019903B3 (de) | 2014-12-03 | 2022-09-22 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode |
DE102014117780A1 (de) * | 2014-12-03 | 2016-06-09 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode |
DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
DE102015121532B4 (de) | 2014-12-11 | 2018-11-22 | Infineon Technologies Ag | Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate |
CN106847679A (zh) * | 2015-10-09 | 2017-06-13 | 英飞凌科技股份有限公司 | 通过去除非晶化的部分来制造碳化硅半导体器件的方法 |
WO2017167469A1 (de) * | 2016-03-31 | 2017-10-05 | Robert Bosch Gmbh | Vertikaler sic-mosfet |
US11164971B2 (en) | 2016-03-31 | 2021-11-02 | Robert Bosch Gmbh | Vertical SiC MOSFET |
CN108878531B (zh) * | 2017-05-15 | 2023-06-06 | 英飞凌科技股份有限公司 | 半导体器件、其设计方法和制造方法以及电子电路 |
CN108878531A (zh) * | 2017-05-15 | 2018-11-23 | 英飞凌科技股份有限公司 | 半导体器件、其设计方法和制造方法以及电子电路 |
CN114122122A (zh) * | 2020-08-26 | 2022-03-01 | 比亚迪半导体股份有限公司 | 一种沟槽型半导体器件及其制造方法 |
CN114122122B (zh) * | 2020-08-26 | 2023-09-12 | 比亚迪半导体股份有限公司 | 一种沟槽型半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10679983B2 (en) | 2020-06-09 |
CN103839943A (zh) | 2014-06-04 |
US9293558B2 (en) | 2016-03-22 |
US20160190121A1 (en) | 2016-06-30 |
US9941272B2 (en) | 2018-04-10 |
DE102013224134B4 (de) | 2019-10-02 |
CN103839943B (zh) | 2017-04-12 |
JP5907940B2 (ja) | 2016-04-26 |
DE102013022598B3 (de) | 2020-10-01 |
US20180197852A1 (en) | 2018-07-12 |
KR101594221B1 (ko) | 2016-02-15 |
KR20140067922A (ko) | 2014-06-05 |
US20140145206A1 (en) | 2014-05-29 |
JP2014107571A (ja) | 2014-06-09 |
DE102013022598B8 (de) | 2020-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013224134B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102014117780B4 (de) | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung | |
DE102014107325B4 (de) | Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements | |
DE102013214196B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102015121532B4 (de) | Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate | |
DE102012206605B4 (de) | Transistoranordnung mit einem mosfet und herstellungsverfahren | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE112006000832B4 (de) | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben | |
DE102016101679B4 (de) | Halbleitervorrichtung mit einem lateralen Transistor | |
DE112016003510T5 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE102013113286B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102019111308A1 (de) | Siliziumcarbid halbleiterbauelement | |
DE102013113284A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102012217626B4 (de) | Halbleiterbauelement mit selbstladenden Feldelektroden | |
DE102016107714B4 (de) | Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE102019108062B4 (de) | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren | |
DE102015105679B4 (de) | Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung | |
DE112013005770T5 (de) | Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE112017003957T5 (de) | Halbleiterelement | |
DE102013111375A1 (de) | Transistorbauelement und verfahren zum herstellen einestransistorbauelements | |
DE102015119771A1 (de) | Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor | |
DE112017002113B4 (de) | Halbleitereinheit | |
DE102016104757A1 (de) | Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors | |
DE102021132174A1 (de) | Sic-vorrichtungen mit abschirmstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 102013022598 Country of ref document: DE |
|
R020 | Patent grant now final | ||
R082 | Change of representative |