KR960026618A - 반도체소자의 소자분리 절연막의 제조방법 - Google Patents

반도체소자의 소자분리 절연막의 제조방법 Download PDF

Info

Publication number
KR960026618A
KR960026618A KR1019940040565A KR19940040565A KR960026618A KR 960026618 A KR960026618 A KR 960026618A KR 1019940040565 A KR1019940040565 A KR 1019940040565A KR 19940040565 A KR19940040565 A KR 19940040565A KR 960026618 A KR960026618 A KR 960026618A
Authority
KR
South Korea
Prior art keywords
insulating film
trench
photoresist pattern
semiconductor substrate
device isolation
Prior art date
Application number
KR1019940040565A
Other languages
English (en)
Other versions
KR0170897B1 (ko
Inventor
김승준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940040565A priority Critical patent/KR0170897B1/ko
Publication of KR960026618A publication Critical patent/KR960026618A/ko
Application granted granted Critical
Publication of KR0170897B1 publication Critical patent/KR0170897B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리 절연막의 제조방법에 관한 것으로서, 제1감광막패턴을 마스크로 반도체기판에서 소자분리영역으로 예정되어 있는 부분을 소정 깊이로 식각하여 트랜치를 형성하고, 절연막을 전면도포하여 트랜치를 메운 후, 상기 절연막의 소정 두께를 전면 이방성 식각방법으로 제거하고, 트랜치를 메운 부분의 절연막을 제2감광막패턴을 보호한 후, 나머지 두께의 절연막을 제거하여 트랜치의 경계 부분에 단차가 지지 않도록하고, 반도체기판 표면의 손상을 방지하여 소자 동작의 신뢰성이 향상되며, 한번의 절연막 도포 공정을 다양한 크기의 트랜치를 메워 공정이 간단하므로 공정수율을 향상시킬 수 있다.

Description

반도체소자의 소자분리 절연막의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1F도는 본 발명에 따른 반도체소자의 소자분리 절연막의 제조 공정도.

Claims (4)

  1. 반도체기판에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴에 의해 노출되어 있는 반도체기판을 예정된 깊이로 제거하여 트랜치를 형성하는 공정과, 상기 제1감광패턴을 제거하는 공정과, 상기 구조의 전표면에 절연막을 형성하여 상기 트랜치를 메우는 공정과, 상기 절연막의 예정된 두께를 전면 이방성식각하는 공정과, 상기 트랜치를 메운 절연막을 보호하는 제2감광막패턴을 형성하되 상기 트랜치의 경계 부분을 덮도록 형성하는 공정과, 상기 제2감광막패턴에 의해 노출되어 있는 나머지 두께의 절연막을 제거하여 반도체기판을 노출시키는 공정과, 상기 제2감광막패턴을 제거하는 공정를 구비하는 반도체소자의 소자분리 절연막의 제조방법.
  2. 상기 제1항에 있어서, 상기 트랜치를 1000~20000Å의 깊이로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 절연막 제조방법.
  3. 제1항에 있어서, 상기 절연막을 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 절연막 제조방법.
  4. 제1항에 있어서, 상기 절연막을 산화막-질화막의 적층 구조로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 절연막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940040565A 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법 KR0170897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040565A KR0170897B1 (ko) 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040565A KR0170897B1 (ko) 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법

Publications (2)

Publication Number Publication Date
KR960026618A true KR960026618A (ko) 1996-07-22
KR0170897B1 KR0170897B1 (ko) 1999-03-30

Family

ID=19406202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040565A KR0170897B1 (ko) 1994-12-31 1994-12-31 반도체 소자의 소자분리 절연막의 제조방법

Country Status (1)

Country Link
KR (1) KR0170897B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315443B1 (ko) * 1999-01-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051524A (ko) * 1996-12-23 1998-09-15 김영환 반도체소자의 소자분리막 제조방법
KR100700282B1 (ko) * 2005-12-27 2007-03-26 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315443B1 (ko) * 1999-01-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Also Published As

Publication number Publication date
KR0170897B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970003796A (ko) 반도체 장치의 얼라인 키(align key) 패턴 형성방법
KR970023999A (ko) 반도체 장치 제조 방법(A Method of Manufacturing Semiconductor Devices)
KR970053386A (ko) 반도체 소자의 소자분리막 형성방법
KR970053384A (ko) 반도체장치의 소자분리 영역 형성방법
KR960026618A (ko) 반도체소자의 소자분리 절연막의 제조방법
KR950021364A (ko) 반도체 소자분리 방법
KR960032682A (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR980006363A (ko) 반도체 장치 및 그 제조방법
KR970053427A (ko) 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법
KR940004777A (ko) 반도체장치의 제조방법
KR980006052A (ko) 반도체장치의 소자분리 방법
KR960039139A (ko) 반도체 소자의 금속배선층 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970053465A (ko) 반도체 소자의 소자분리 방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR960026174A (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR940007988A (ko) 반도체장치의 접촉창의 구조 및 그 형성방법
KR960035831A (ko) 반도체 소자의 금속배선 형성방법
KR940016694A (ko) 반도체 소자의 콘택홀 형성방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR950004489A (ko) 반도체 소자의 격리방법
KR970053466A (ko) 반도체 소자의 소자분리막 제조 방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee