KR960039270A - 반도체소자 격리막 및 그 제조방법 - Google Patents
반도체소자 격리막 및 그 제조방법 Download PDFInfo
- Publication number
- KR960039270A KR960039270A KR1019950007863A KR19950007863A KR960039270A KR 960039270 A KR960039270 A KR 960039270A KR 1019950007863 A KR1019950007863 A KR 1019950007863A KR 19950007863 A KR19950007863 A KR 19950007863A KR 960039270 A KR960039270 A KR 960039270A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- trench
- forming
- film
- random layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자 격리막 및 그 제조방법에 관한 것으로, 기판 위에 제1임의층을 형성하는 공정과; 기판의 격리영역 상의 제1임의층을 제거하는 공정과; 제1임의층이 형성된 기판 위에 제2임의층을 형성하는 공정과; 상기 제2임의층과 기판을 이방성식각하여 격리영역의 기판 내에, 상측부에 경사를 가지는 트랜치를 형성하는 공정 및; 상기 제1임의층을 제거하는 공정과; 상기 트랜치에 절연막을 매몰시키는 공정을 포함하여 소자 격리영역을 형성하므로써, 종래의 급격한 슬릿에 비하여 액티브영역 표면 부근의 식각 손상을 최소로 할 수 있어 소자 동작시 전계 집중을 완화할 수 있게 되므로 신뢰성이 개선될 수 있고, 에치백(etch back)할 때 기판과 식각 선택성이 있는 산화막으로 이루어진 산화방지 마스크 둘레에는 항상 새로운 표면(fresh surface)이 나타나므로 기판 손상이 누적되지 않으며, 소자격리영역의 폭에 관계없이 평타성이 우수한 격리구조를 갖는 반도체소자를 제조할 수 있을 뿐 아니라 이로 인하여 소자 동작시 발생되는 누설전류를 방지할 수 있게 되어 소자의 특성을 향상시킬 수 있는 고신뢰성의 반도체소자를 구현할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3(가)도 내지 제3(마)도는 본 발명의 제1실시예를 나타낸 것으로, 좁은 격리영역을 가지는 반도체소자의 격리막 제조방법을 도시한 공정수순도, 제4(가)도 내지 제4(다)도는 본 발명의 제2실시예을 나타낸 것으로, 좁은 격리영역와 넓은 격리영역이 존재할 때의 반도체소자의 격리막 제조방법을 도시한 공정수순도, 제5(가)도 내지 제5(사)도는 본 발명의 제3실시예를 나타낸 것으로, 반도체소자의 트랜치를 절연막 및 실리콘 절연막으로 필링하는 방법을 도시한 공정수순도.
Claims (13)
- 기판 위에 정의된 격리영역과; 상기 격리영역에 형성되고, 상측부에 경사를 갖는 트랜치 및; 상기 트랜치에 매립된 절연막으로 이루어진 것을 특징으로 하는 반도체소자 격리막.
- 제1항에 있어서, 상기 경사는 곡선부로 이루어진 것을 특징으로 하는 반도체소자 격리막.
- 제1항에 있어서, 상기 트랜치에 매립된 절연막 내부에는 다결정 실리콘이 상기 절연막에 의해 그 표면이 둘러싸여 매립된 구조로 형성되어 있는 것을 특징으로 하는 반도체소자 격리막.
- 기판 위에 정의된 액티브 영역과; 상기 액티브 영역의 일측 기판에 형성되고, 상측부에 경사를 가지는 트랜치와; 상기 트랜치에 매몰된 제1절연막 및; 상기 액티브 영역의 다른 일측 기판에 형성된 제2절연막으로 이루어진 것을 특징으로 하는 반도체소자 격리막.
- 기판 위에 제1임의층을 형성하는 공정과; 기판의 격리영역 상의 제1임의층을 제거하는 공정과; 제1임의층이형성된 기판 위에 제2임의층을 형성하는 공정과; 상기 제2임의층과 기판을 이방성식각하여 격리영역의 기판내에, 상측부에 경사를 가지는 트랜치를 형성하는 공정 및; 상기 제1임의층을 제거하는 공정과; 상기 트랜치에 절연막을 매몰시키는 공정을 포함하여 이루어짐을 특징으로 하는 반도체소자의 격리막 제조방법.
- 제5항에 있어서, 상기 제1임의 층은 기판과 다른 식각선택성을 가지는 물질인 산화막으로 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.
- 제5항에 있어서, 상기 제2임의층은 기판과 유사한 식각선택성을 가지는 물질인 다결정 실리콘 또는 비정질 실리콘 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.
- 제5항에 있어서, 상기 제1임의층은 상기 트랜치 깊이에 대응하는 두께로 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.
- 제5항에 있어서, 상기 트랜치는 제2임의층과 기판을 이방성식각하여 제2임의층의 표면 형상이 기판에 전사되도록 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.
- 제5항에 있어서, 상기 트랜치에 절연막을 매몰시키는 공정은 기판과 트랜치 위에 산화막을 형성하는 공정과; 상기 트랜치 내의 산화막 위에 실리콘막을 매몰시키는 공정과; 상기 트랜치를 포함한 기판 위에 다른 산화막을 형성하는 공정을 더 포함하여 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.
- 기판내에, 상측부에 경사를 가지는 트랜치를 형성하는 공정과; 상기 트랜치에 제1절연막을 매몰시키는 공정 및; 상기 트랜치와 액티브 영역을 제외한 영역의 기판 위에 제2절연막을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체소자 격리막 제조방법.
- 제11항에 있어서, 상기 트랜치와 액티브 영역을 제외한 영역의 기판 위에 제2절연막을 형성하는 공정은 열산화 공정에 의해 상기 트랜치와 기판 위에 제1절연막인 산화막을 형성한 후 상기 트랜치와 액티브 영역 위에 산화방지막을 형성하고, 이를 마스크로 열처리하여 제2절연막인 산화막을 형성하는 공정을 더 포함하여 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.
- 제12항에 있어서, 상기 산화방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자 격리막 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007863A KR100218292B1 (ko) | 1995-04-04 | 1995-04-04 | 반도체소자의 격리영역 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007863A KR100218292B1 (ko) | 1995-04-04 | 1995-04-04 | 반도체소자의 격리영역 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039270A true KR960039270A (ko) | 1996-11-21 |
| KR100218292B1 KR100218292B1 (ko) | 1999-09-01 |
Family
ID=19411539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007863A KR100218292B1 (ko) | 1995-04-04 | 1995-04-04 | 반도체소자의 격리영역 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100218292B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077502A (ko) * | 1996-05-28 | 1997-12-12 | 김주용 | 반도체장치의 소자분리방법 |
| KR100448232B1 (ko) * | 1997-12-27 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 장치의 소자 분리막 형성방법 |
-
1995
- 1995-04-04 KR KR1019950007863A patent/KR100218292B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100218292B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740933B2 (en) | Semiconductor device having trench isolation structure and method of fabricating the same | |
| JP2831745B2 (ja) | 半導体装置及びその製造方法 | |
| KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR960019649A (ko) | 반도체 장치의 제조방법 | |
| KR960039270A (ko) | 반도체소자 격리막 및 그 제조방법 | |
| KR950021364A (ko) | 반도체 소자분리 방법 | |
| KR970053454A (ko) | 딥 트렌치와 샐로우 트렌치 조합형 소자분리 구조 및 그 제조방법 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| KR940012575A (ko) | 반도체 소자의 트렌치 아이솔레이션 제조 방법 | |
| JP2002033380A (ja) | 半導体素子の素子分離膜形成方法 | |
| KR970053376A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000019068A (ko) | 반도체장치의 소자격리방법 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| KR960019513A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 | |
| KR20010008601A (ko) | 반도체소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970023977A (ko) | 반도체장치의 제조방법 | |
| KR20000027849A (ko) | 험프특성 개선한 필드산화막 형성방법 | |
| KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970053394A (ko) | 반도체 장치의 트렌치 소자분리 방법 | |
| KR940002996A (ko) | 반도체장치의 제조방법 | |
| KR970052014A (ko) | 이중 스토퍼를 이용한 soi 웨이퍼 제조방법 | |
| KR960043107A (ko) | 필드전극 패드를 갖는 반도체장치 및 그 제조방법 | |
| JPH02205340A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070518 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |