KR20000027849A - 험프특성 개선한 필드산화막 형성방법 - Google Patents

험프특성 개선한 필드산화막 형성방법 Download PDF

Info

Publication number
KR20000027849A
KR20000027849A KR1019980045887A KR19980045887A KR20000027849A KR 20000027849 A KR20000027849 A KR 20000027849A KR 1019980045887 A KR1019980045887 A KR 1019980045887A KR 19980045887 A KR19980045887 A KR 19980045887A KR 20000027849 A KR20000027849 A KR 20000027849A
Authority
KR
South Korea
Prior art keywords
oxide film
field oxide
trench
forming
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019980045887A
Other languages
English (en)
Inventor
이경락
임부택
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045887A priority Critical patent/KR20000027849A/ko
Publication of KR20000027849A publication Critical patent/KR20000027849A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06Planarisation of inorganic insulating materials
    • H10P95/062Planarisation of inorganic insulating materials involving a dielectric removal step

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 필드산화막을 형성하는 방법에 관한 것으로서, 특히, 반도체기판에 패드산화막 및 제1질화막을 적층한 후 제1감광막으로 패드산화막 및 제1질화막을 식각하여 필드산화막 형성예정부위를 노출시키는 단계와; 상기 단계 후에 필드산화막 형성예정부위에 산화막을 성장시켜 반도체기판상에 타원형상의 스트레스버퍼층을 형성하는 단계와; 상기 결과물 상에 상기 제1질화막보다 두꺼운 제2질화막을 적층한 후 필드산화막 형성에정부위가 노출되도록 제2감광막을 적층하는 단계와; 상기 제2감광막의 필드산화막 형성예정부위를 통하여 스트레스버퍼층의 양측으로 돌출되는 돌출부위를 갖도록 반도체기판까지 식각되는 트렌치를 형성한 후 트렌치의 반도체기판 벽면에 트렌치산화막을 성장시키는 단계와; 상기 결과물에 갭필링산화막을 몰입 혹은 적층한 후 제2질화막의 일정 두께까지 식각되는 필드산화막을 형성하는 단계와; 상기 단계 후에 잔류된 질화막을 모두 제거하여 양측에 스트레스버퍼층의 노출부위를 갖도록 필드산화막을 노출시키는 단계를 포함하는 험프특성 개선한 필드산화막 형성방법인 바, 트렌치의 모서리부분에 굴곡지게 돌출된 스트레스버퍼층 돌출부위를 형성하므로 트렌치 모서리에 전계효과가 집중되어 소자의 험프특성이 나빠지는 것을 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Description

험프특성 개선한 필드산화막 형성방법
본 발명은 필드산화막을 형성하는 방법에 관한 것으로서, 특히, 필드산화막을 형성하면서 양측면에 트렌치의 모서리부분에 굴곡지게 돌출된 스트레스버퍼층 돌출부위를 형성하므로 트렌치 모서리에 전게효과가 집중되어 소자의 험프특성이 나빠지는 것을 방지하도록 하는 험프특성 개선한 필드산화막 형성방법에 관한 것이다.
일반적으로, 반도체기판 상에 트랜지스터와 커패시터등을 형성하기 위하여 반도체기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(Isolation region)을 형성하게 된다.
이와 같이, 소자를 분리시키기 위하여 패드산화막을 성장시켜 형성되는 필드산화막을 형성시키기 위한 공정에는 반도체기판에 패드산화막과 나이트라이드막을 마스킹공정으로 나이트라이드막을 식각하고 그 식각된 소자분리영역이 형성될부위에 필드산화막을 형성시키는 LOCOS공정(Local Oxidation of silicon)이 있으며, 그 외에 상기 LOCOS공정의 패드산화막과 나이트라이드막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 완충역할을 하여 필드산화막을 성장시키는 PBL(Poly Buffered LOCOS)공정 등이 사용되고 있다.
또한, 반도체기판에 일정한 깊이를 갖는 트렌치(Trench)를 형성하고서 이 트렌치에 산화막을 증착키고서 화학기계적연마공정(Chemical Mechanical Polishing)공정으로 이 산화막의 불필요한 부분을 식각하므로 소자분리영역을 반도체기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있으며, 본 발명은 STI공정을 이용하여 트렌치의 모서리 부분에 이온을 주입하여 후속 어닐링공정에서 도핑물질을 그 모서리부분에 많이 확산되도록 하여 소자의 필드에지효전계효과를 줄이도록 하는 새로운 공정을 제안하고 있다.
도 1 내지 도 3은 종래의 반도체장치에서 트렌치를 형성하여 필드산화막을 형성하는 상태를 순차적으로 보인 도면으로서, 도 1은 반도체기판(1) 상에 소정의 두께를 갖고서 절연을 하도록 패드산화막(2)을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 질화막(3)을 1000Å이상의 두께로 도포하고서, 트렌치를 형성할 부분의 질화막(3) 상에 감광막을 도포 하여서 식각공정을 통하여 트렌치(4)를 형성하는 상태를 도시하고 있다.
그리고, 도 2는 상기 트렌치(4)가 형성된 부분에 전계효과(Field Effect) 집중으로 인한 누설 전류를 방지하기 위하여 높은 온도에서 습식산화를 통하여 트렌치(4)의 내벽면을 산화 성장시켜 트렌치산화막(4a)을 형성한 후 상기 트렌치산화막(4a)상의 트렌치(4)내에 캡필링(Gap Filling)공정으로 캡필링산화막(6)을 충진시킨 후 식각으로 필드산화막(6)을 형성하고, 연이어서 게이트산화막(7) 및 폴리실리콘층(8)을 형성한 상태를 도시하고 있다.
도 3은 상기 게이트산화막(7) 및 폴리실리콘층(8)에 게이트전극이 형성될 부위에 감광막을 적층하여 식각하므로 불필요한 부분에 있는 폴리실리콘층(9)을 제거하는 상태를 보이고 있다.
그런데, 종래의 필드산화막 제조방법에서 도 1에 도시된 바와 같이, 질화막이 1000Å이상의 두께로 형성되므로 질화막, 패드산화막 및 반도체기판을 식각하여 트렌치를 형성할 때 트렌치 모서리부분에 잠정적인 스트레스어택부위(5)가 발생되고, 그 스트레스어택부위(5)는 그 후속공정에서 게이트산화막(7)이 적층될 때 트렌치모서리부분에 적층되는 게이트산화막(7)이 다른 부위에 비하여 얇게 적층되어지도록 한다.
그러므로, 도 3에 도시된 바와 같이, 게이트산화막(7) 상에 적층된 폴리실리콘층(8)을 식각하여 게이트전극을 형성할 때 트렌치(4)의 모서리 부분에 적층된 게이트산화막(7)이 과도하게 식각되어 반도체기판(1)이 드러나는 노출부위(9)를 형성하게 되므로 반도체장치를 사용할때 누설 전류가 증가하므로 험프(Hump)특성(트랜지스터 동작전에 전류가 흐르는 특성)이 발생되어 반도체의 전기적 성능을 저하시키는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판에 패드산화막 및 제1질화막을 증착한 후 식각으로 필드산화막형성부위에 스트레스산화버퍼층을 증착하고, 그 상부면에 두꺼운 제2질화막을 증착하여 스트레스버퍼층의 양측부분만을 남기고 반도체기판까지 트렌치를 형성한 후 갭필링산화막을 트렌치내에 몰입시켜 식각으로 필드산화막을 형성하면서 양측면에 트렌치의 모서리부분에 굴곡지게 돌출된 스트레스버퍼층 돌출부위를 형성하므로 트렌치 모서리에 전계효과가 집중되어 소자의 험프특성이 나빠지는 것을 방지하는 것이 목적이다.
도 1 내지 도 3은 종래의 반도체장치에서 트렌치를 이용하여 필드산화막을 형성하는 상태를 순차적으로 보인 도면이고,
도 4 내지 도 10은 본 발명에 따른 험프특성을 개선한 필드산화막을 형성하는 방법을 순차적으로 보인 도면이다.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 15 : 패드산화막
20 : 제1질화막 25 : 제1감광막
30 : 스트레스버퍼층 35 : 제2질화막
40 : 제2감광막 45 : 트렌치
50 : 장벽산화막 55 : 갭필링산화막
60 : 필드산화막
이러한 목적은 반도체기판에 패드산화막 및 제1질화막을 적층한 후 제1감광막으로 패드산화막 및 제1질화막을 식각하여 필드산화막 형성예정부위를 노출시키는 단계와; 상기 단계 후에 필드산화막 형성예정부위에 산화막을 성장시켜 반도체기판상에 타원형상의 스트레스버퍼층을 형성하는 단계와; 상기 결과물 상에 상기 제1질화막보다 두꺼운 제2질화막을 적층한 후 필드산화막 형성에정부위가 노출되도록 제2감광막을 적층하는 단계와; 상기 제2감광막의 필드산화막 형성예정부위를 통하여 스트레스버퍼층의 양측으로 돌출되는 돌출부위를 갖도록 반도체기판까지 식각되는 트렌치를 형성한 후 트렌치의 반도체기판 벽면에 트렌치산화막을 성장시키는 단계와; 상기 결과물에 갭필링산화막을 몰입 혹은 적층한 후 제2질화막의 일정 두께까지 식각되는 필드산화막을 형성하는 단계와; 상기 단계 후에 잔류된 질화막을 모두 제거하여 양측에 스트레스버퍼층의 노출부위를 갖도록 필드산화막을 노출시키는 단계를 포함하여 이루어진 험프특성 개선한 필드산화막 형성방법을 제공함으로써 달성된다.
그리고, 상기 패드산화막은 50∼150Å의 두께로 형성되고, 상기 제1질화막은 100∼300Å의 두께로 형성되며, 상기 스트레스버퍼층은 300∼700Å의 두께로 형성되며, 상기 트렌치산화막은 250∼350Å의 두께로 형성된다, 또한, 상기 필드산화막은 7000∼9000Å의 두께로 형성된다.
그리고, 상기 필드산화막은 화학기계적연마공정(Chemical Mechanical Polishing)에 의하여 형성되는 것이 바람직하다.
이하, 첨부한 도면에 의거하여 본 발명의 일실시예를 첨부도면에 의거하여 상세히 살펴보도록 한다.
도 4 내지 도 10은 본 발명에 따른 반도체장치에서 트렌치를 이용하여 필드산화막을 형성하는 방법을 순차적으로 보인 도면이다.
도 4는 반도체기판(10)에 패드산화막(15) 및 제1질화막(20)을 적층한 후 제1감광막(25)으로 패드산화막(15) 및 제1질화막(20)을 식각하여 필드산화막 형성예정부위(a)를 형성하는 상태를 도시하고 있으며, 상기 패드산화막(15)은 50∼150Å의 두께로 형성되고, 상기 제1질화막(20)은 100∼300Å의 두께로 형성되는 것이 바람직하다.
그리고, 도 5는 상기 단계 후에 필드산화막 형성예정부위(a)에 산화막을 성장시켜 반도체기판(10)상에 타원형상을 갖는 스트레스버퍼층(30)을 300∼700Å의 두께로 형성하는 상태를 도시하고 있다.
그리고, 도 6은 상기 결과물 상에 상기 제1질화막(20)보다 두꺼운 제2질화막(35)을 적층한 후 필드산화막 형성예정부위(a)가 노출된 제2감광막(40)을 적층하는 상태를 도시하고 있다.
도 7은 상기 필드산화막 형성예정부위(a)를 통하여 제2질화막(35)을 식각하고, 양측으로 돌출되는 돌출부위(30')를 갖도록 스트레스버퍼층(30)을 식각하며, 연속하여 반도체기판(10)까지 식각되는 트렌치(45)를 형성하도록 한다. 그리고, 트렌치(45)의 내벽면 가운데 반도체기판(10)의 벽면에만 트렌치산화막(50)을 250∼350Å의 두께로 형성하는 상태를 도시하고 있다.
도 8은 상기 결과물에 갭필링산화막(55)을 7000∼9000Å의 두께로 트렌치(45)내에 몰입되도록 적층하는 상태를 도시하고 있다.
도 9는 상기 단계 후에 상기 제2질화막(35)을 일정 두께까지 식각하여 필드산화막(60)을 형성하는 상태를 도시하고 있다.
도 10은 상기 단계 후에 잔류된 제1,제2질화막(20)(35)을 모두 제거하여 스트레스버퍼층(30)의 돌출부위(30')가 드러나도록 필드산화막(60)을 노출시키는 상태를 도시하고 있으며, 상기 필드산화막(60)은 화학기계적연마공정(Chemical Mechanical Polishing)에 의하여 형성되는 것이 바람직하다.
따라서, 상기한 바와 같이 본 발명에 따른 험프특성을 개선한 필드산화막형성방법을 이용하게 되면, 반도체기판에 패드산화막 및 제1질화막을 증착한 후 식각으로 필드산화막형성부위에 스트레스산화버퍼층을 증착하고, 그 상부면에 두꺼운 제2질화막을 증착하여 스트레스버퍼층의 양측부분만을 남기고 반도체기판까지 트렌치를 형성한 후 갭필링산화막을 트렌치내에 몰입시켜 식각으로 필드산화막을 형성하면서 양측면에 트렌치의 모서리부분에 굴곡지게 돌출된 스트레스버퍼층 돌출부위를 형성하므로 트렌치 모서리에 전계효과가 집중되어 소자의 험프특성이 나빠지는 것을 방지하도록 하는 매우 유용하고 효과적인 발명인 것이다.

Claims (5)

  1. 반도체기판에 패드산화막 및 제1질화막을 적층한 후 제1감광막으로 패드산화막 및 제1질화막을 식각하여 필드산화막 형성예정부위를 노출시키는 단계와;
    상기 단계 후에 필드산화막 형성예정부위에 산화막을 성장시켜 반도체기판상에 타원형상의 스트레스버퍼층을 형성하는 단계와;
    상기 결과물 상에 상기 제1질화막보다 두꺼운 제2질화막을 적층한 후 필드산화막 형성에정부위가 노출되도록 제2감광막을 적층하는 단계와;
    상기 제2감광막의 필드산화막 형성예정부위를 통하여 스트레스버퍼층의 양측으로 돌출되는 돌출부위를 갖도록 반도체기판까지 식각되는 트렌치를 형성한 후 트렌치의 반도체기판 벽면에 트렌치산화막을 성장시키는 단계와;
    상기 결과물에 갭필링산화막을 몰입 혹은 적층한 후 제2질화막의 일정 두께까지 식각되는 필드산화막을 형성하는 단계와;
    상기 단계 후에 잔류된 질화막을 모두 제거하여 양측에 스트레스버퍼층의 노출부위를 갖도록 필드산화막을 노출시키는 단계를 포함하여 이루어진 것을 특징으로 하는 험프특성 개선한 필드산화막 형성방법.
  2. 제 1 항에 있어서, 상기 제1질화막은 100∼300Å의 두께로 형성되는 것을 특징으로 하는 험프특성 개선한 필드산화막 형성방법.
  3. 제 1 항에 있어서, 상기 스트레스버퍼층은 300∼700Å의 두께로 형성되는 것을 특징으로 하는 험프특성 개선한 필드산화막 형성방법.
  4. 제 1 항에 있어서, 상기 필드산화막은 7000∼9000Å의 두께로 형성되는 것을 특징으로 하는 험프특성 개선한 필드산화막 형성방법.
  5. 제 1 항에 있어서, 상기 필드산화막은 화학기계적연마공정에 의하여 형성되는 것을 특징으로 하는 험프특성 개선한 필드산화막 형성방법.
KR1019980045887A 1998-10-29 1998-10-29 험프특성 개선한 필드산화막 형성방법 Withdrawn KR20000027849A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045887A KR20000027849A (ko) 1998-10-29 1998-10-29 험프특성 개선한 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045887A KR20000027849A (ko) 1998-10-29 1998-10-29 험프특성 개선한 필드산화막 형성방법

Publications (1)

Publication Number Publication Date
KR20000027849A true KR20000027849A (ko) 2000-05-15

Family

ID=19556196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045887A Withdrawn KR20000027849A (ko) 1998-10-29 1998-10-29 험프특성 개선한 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR20000027849A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639182B1 (ko) * 2000-12-21 2006-10-31 매그나칩 반도체 유한회사 반도체장치의 소자격리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639182B1 (ko) * 2000-12-21 2006-10-31 매그나칩 반도체 유한회사 반도체장치의 소자격리방법

Similar Documents

Publication Publication Date Title
US6093621A (en) Method of forming shallow trench isolation
KR100195208B1 (ko) 반도체 장치의 소자분리막 형성 방법
JPH09293868A (ja) 半導体装置およびその製造方法
KR20060129037A (ko) 반도체 제조 동안 sti 디봇 형성 감소 방법
US6268264B1 (en) Method of forming shallow trench isolation
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
KR20000027849A (ko) 험프특성 개선한 필드산화막 형성방법
JPH0729971A (ja) 半導体装置の製造方法
JPH01196134A (ja) 半導体装置の製造方法
KR100430681B1 (ko) 반도체소자의 소자분리막 형성방법
KR100519511B1 (ko) 반도체장치의 소자분리막 형성방법
KR20000027850A (ko) 반도체소자의 소자분리막형성방법
KR100356793B1 (ko) 비씨-에스오아이 소자의 제조방법
KR100195206B1 (ko) 트렌치를 이용한 반도체 소자 분리 방법
KR20020042034A (ko) 반도체 소자의 소자분리막 형성방법
JP3146554B2 (ja) 素子分離方法
JPH11354650A (ja) 半導体装置およびその製造方法
KR20010008601A (ko) 반도체소자의 sti형 소자분리막 형성방법
KR100218739B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20000027813A (ko) 반도체소자의 필드산화막 형성방법
KR20000025113A (ko) 반도체장치의 필드산화막 형성방법
KR20040103557A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000