KR970023977A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR970023977A KR970023977A KR1019950033734A KR19950033734A KR970023977A KR 970023977 A KR970023977 A KR 970023977A KR 1019950033734 A KR1019950033734 A KR 1019950033734A KR 19950033734 A KR19950033734 A KR 19950033734A KR 970023977 A KR970023977 A KR 970023977A
- Authority
- KR
- South Korea
- Prior art keywords
- isolation
- manufacturing
- forming
- oxide film
- semiconductor substrate
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 소자격리용 산화막을 반도체기판내에 형성하는 방법에 관한 것으로서, 그 제조방법은 반도체기판(30)상에 소정패턴의 감광막(31)을 형성하여 격리용 산화막의 형성영역을 정의하는 공정과; 상기 감광막(31)을 마스크로 사용하여 식각을 실행하여 상기 반도체기판(30)내에 트렌치를 형성하는 공정과; 상기 트렌치 내에 열산화막(32)을 충전하여 상기 격리용 산화막을 형성하는 공정을 포함한다. 상기 반도체장치의 제조방법에 따르면, 소자격리용 필드산화막을 형성할 때, 그 절연특성을 유지하면서 격리영역의 점유면적에 있어서의 최소화와 양호한 평탄화특성을 갖는 소자격리용 산화막이 형성될 수 있다. 그리고, 상기 제조방법은 서브-마이크로장치의 제조에 적합하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 종래기술의 하나로서 BOX(buried oxide) 격리프로세스의 공정들을 보여주는 단면도;
제2A도 내지 제2C도는 다른 종래기술의 LOCOS(local oxidation of silicon) 프로세스의 공정들을 보여주는 단면도;
제3A도 내지 제3D도는 본 발명의 실시예에 따른 반도체장치의 제조방법을 보여주는 단면도.
Claims (4)
- 반도체 기판(30)상에 소정패턴의 감광막(31)을 형성하여 격리용 산화막의 형성영역을 정의하는 공정과; 상기 감광막(31)을 마스크로 사용하여 식각을 실행하여 상기 반도체기판(30)내에 트렌치를 형성하는 공정과; 상기 트렌치내에 열산화막(32)를 충전하여 상기 격리용 산화막을 형성하는 공정을 포함하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 반도체기판(30)의 표면이 노출되기까지 상기 격리용 산화막(32)을 언마하는 평탄화공정을 부가하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 식각공정은 건식 또는 습식공정에 의해서 실행되는 반도채장치의 제조방법.
- 제2항에 있어서, 상기 평탄화공정은 감광막을 이용하는 에치백 또는 CMP(chemical mechanical polishing)을 이용하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033734A KR970023977A (ko) | 1995-10-02 | 1995-10-02 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033734A KR970023977A (ko) | 1995-10-02 | 1995-10-02 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970023977A true KR970023977A (ko) | 1997-05-30 |
Family
ID=66583138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950033734A KR970023977A (ko) | 1995-10-02 | 1995-10-02 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970023977A (ko) |
-
1995
- 1995-10-02 KR KR1019950033734A patent/KR970023977A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| KR970053384A (ko) | 반도체장치의 소자분리 영역 형성방법 | |
| KR970008574A (ko) | 반도체 소자의 트윈 웰 형성방법 | |
| KR970023998A (ko) | 트렌치 소자 분리 방법 | |
| KR970023977A (ko) | 반도체장치의 제조방법 | |
| JPH08330410A (ja) | 素子分離方法、素子分離構造、及び半導体装置 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR960015711A (ko) | 이중 스토퍼를 이용한 소이(soi) 웨이퍼 제조방법 | |
| KR100236074B1 (ko) | 격리막 및 그 형성 방법 | |
| KR970023978A (ko) | 반도체 소자의 평탄된 소자분리막 제조 방법 | |
| KR960039270A (ko) | 반도체소자 격리막 및 그 제조방법 | |
| KR100244297B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100236914B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR980012243A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR970023825A (ko) | 스페이서 필라를 이용한 반도체장치의 평탄화 방법 | |
| KR960019654A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR970053458A (ko) | 반도체 소자 분리 방법 | |
| KR970052486A (ko) | 측벽 산화막을 가지는 접촉창 형성 방법 | |
| KR980006052A (ko) | 반도체장치의 소자분리 방법 | |
| KR19980040647A (ko) | 반도체 장치의 소자분리방법 | |
| KR960043103A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970030634A (ko) | 반도체소자의 소자분리막 제조 방법 | |
| KR960002743A (ko) | 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |