KR960043107A - 필드전극 패드를 갖는 반도체장치 및 그 제조방법 - Google Patents

필드전극 패드를 갖는 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960043107A
KR960043107A KR1019950013956A KR19950013956A KR960043107A KR 960043107 A KR960043107 A KR 960043107A KR 1019950013956 A KR1019950013956 A KR 1019950013956A KR 19950013956 A KR19950013956 A KR 19950013956A KR 960043107 A KR960043107 A KR 960043107A
Authority
KR
South Korea
Prior art keywords
field electrode
pattern
doped polysilicon
oxide layer
buzz beak
Prior art date
Application number
KR1019950013956A
Other languages
English (en)
Other versions
KR0151052B1 (ko
Inventor
이충호
오경석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013956A priority Critical patent/KR0151052B1/ko
Publication of KR960043107A publication Critical patent/KR960043107A/ko
Application granted granted Critical
Publication of KR0151052B1 publication Critical patent/KR0151052B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

필드 전극 패드를 갖는 반도체장치 및 그 제조방법이 개시되어 있다. 본 발명은 선택적 폴리실리콘 산화법(selective polysilicon oxidation)에 의한 소자분리 영역 형성시 제1 버즈 비크와 제2 버즈 비크 사이에 잔존하는 도우핑된 폴리실리콘 영역을 필드 전극으로 이용할 수 있도록 필드 전극과 연결된 필드 전극 패드를 형성하는 것을 특징으로 한다. 본 발명에 의하면, 필드 전극에 적절한 전압을 인가함으로써, 소자분리 특성 또는 활성영역의 접합특성을 향상시킬 수 있다.

Description

필드전극 패드를 갖는 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 소자분리 영역의 일 부분을 나타내는 평면도이다.

Claims (4)

  1. 반도체기판 표면에 접하는 제1 버즈 비크와 그 상부에 제2 버즈 비크를 가지면서 소자분리 영역으로 형성된 적어도 하나 이상의 필드 산화층 ; 상기 제1 버즈 비크와 접하면서 상기 반도체 기판 상부에 형성된 패드 산화층 패턴; 상기 제1 버즈 비크와 상기 제2 버즈 비크 사이에 형성된 필드 전극 ; 및 상기 필드 전극의 일부분과 연결되어 상기 패드 산화층 패턴 상부에 형성된 필드 전극 패드를 포함하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 필드 전극 및 상기 필드 전극 패드는 도우핑된 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체장치.
  3. 반도체기판 상부에 패드 산화층, 도우핑된 폴리실리콘층, 및 질화실리콘층을 차례로 형성하는 단계 ; 상기질화실리콘층을 패터닝하여 소자분리 영역이 형성될 부분의 도우핑된 폴리실리콘층이 노출되도록 질화실리콘 패턴을 형성하는 단계 ; 상기 질화실리콘 패턴이 형성된 반도체기판을 열산화시키어 상기 반도체기판과 접하는 제1 버즈 비크와 그상부에 제2 버즈 비크를 갖는 필드 산화층을 형성함으로써, 변형된 질화실리콘 패턴, 도우핑된 폴리실리콘 패턴, 및 패드산화층 패턴을 형성하는 단계 ; 상기 변형된 질화실리콘 패턴을 제거하는 단계 ; 및 필드 전극용 마스크를 사용하여 상기도우핑된 폴리실리콘 패턴을 식각함으로써, 상기 제1 버즈 비크와 상기 제2 버즈 비크 사이에 상기 도우핑된 폴리실리콘패턴으로 이루어진 필드 전극을 형성함과 동시에, 상기 필드 전극의 일부와 접하면서 상기 패드 산화층 패턴 상부에 상기도우핑된 폴리실리콘 패턴으로 이루어진 필드 전극 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의제조방법.
  4. 제3항에 있어서, 상기 필드 전극 패드를 형성하는 단계 이후에, 상기 필드 전극 패드에 전기적인 신호를 인가하는 수단을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013956A 1995-05-30 1995-05-30 필드 전극 패드를 갖는 반도체장치 및 그 제조방법 KR0151052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013956A KR0151052B1 (ko) 1995-05-30 1995-05-30 필드 전극 패드를 갖는 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013956A KR0151052B1 (ko) 1995-05-30 1995-05-30 필드 전극 패드를 갖는 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960043107A true KR960043107A (ko) 1996-12-23
KR0151052B1 KR0151052B1 (ko) 1998-12-01

Family

ID=19415938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013956A KR0151052B1 (ko) 1995-05-30 1995-05-30 필드 전극 패드를 갖는 반도체장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0151052B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004609A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR0151052B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR970008663A (ko) 반도체 기억장치 및 그 제조방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR960043107A (ko) 필드전극 패드를 갖는 반도체장치 및 그 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR960019513A (ko) 반도체 소자의 콘택 형성 방법
KR940009760A (ko) 콘택 접속을 위한 패드 폴리실리콘 형성 방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR960039270A (ko) 반도체소자 격리막 및 그 제조방법
KR970052660A (ko) 반도체 소자의 아이솔레이션 방법
KR960002743A (ko) 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR970053424A (ko) 반도체소자의 소자분리막 형성방법
KR970052361A (ko) 반도체장치의 콘택형성방법
KR970052599A (ko) 반도체장치의 식각방법
KR970053410A (ko) 반도체소자의 소자분리막 제조방법
KR970018033A (ko) 반도체장치의 콘택홀 형성방법
KR970053564A (ko) 반도체소자의 소자분리막 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR970030643A (ko) 반도체소자의 소자분리막 형성방법
KR970052367A (ko) 반도체 장치의 콘택홀 형성방법
KR970052901A (ko) 반도체 소자의 필드 산화막 형성방법
KR960026610A (ko) 반도체 소자의 필드산화막 형성방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR970018080A (ko) 반도체장치의 콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee