KR930011165A - 반도체 소자 분리 방법 - Google Patents

반도체 소자 분리 방법 Download PDF

Info

Publication number
KR930011165A
KR930011165A KR1019910021692A KR910021692A KR930011165A KR 930011165 A KR930011165 A KR 930011165A KR 1019910021692 A KR1019910021692 A KR 1019910021692A KR 910021692 A KR910021692 A KR 910021692A KR 930011165 A KR930011165 A KR 930011165A
Authority
KR
South Korea
Prior art keywords
forming
trench
film
oxide film
opening
Prior art date
Application number
KR1019910021692A
Other languages
English (en)
Other versions
KR940006091B1 (ko
Inventor
김윤기
김병렬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910021692A priority Critical patent/KR940006091B1/ko
Publication of KR930011165A publication Critical patent/KR930011165A/ko
Application granted granted Critical
Publication of KR940006091B1 publication Critical patent/KR940006091B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

내용 없음

Description

반도체 소자분리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(a)도~제1(b)도는 종래기술에 따른 트렌치 구조의 반도체 소자분리 공정을 나타낸 공정도.
제2도는 제1(b)도의 경사 이온주입 공정을 설명하는 부분 확대된 도면.
제3도는 제1(d)도의 'A'부분에 대한 확대도.
제4(a)도~제4(e)도는 본 발명에 따른 트렌치 구조의 반도체 소자분리 공정을 나타내는 공정 수순도.
제5도는 제4(e)도의 'D'부분에 대한 부분 확대 도시된 단면도.
제6도는 본 발명에 또 다른 실시예를 나타낸 단면도.

Claims (4)

  1. 실리콘 기판상에 패드 산화막, 질화막 및 고온 산화막의 형성으로 소자분리 영역을 위한 개구부 및 이 개구부 측벽에 스페이서를 형성하여 된 소개구부를 통해 트렌치를 형성하는 단계 ; 기판 전면에 불순물이 함유된 다결정 실리콘 막질을 형성하여 열처리하므로써 트렌치 측벽을 따라 불순물 이온층이 형성되는 단계 ; 전면에 버드 비크 발생 방지를 위해 절연층으로서 질화막을 형성하는 단계 ; 트렌치 내부를 다결정 실리콘으로 매립하고 상기 패드 산화막 이상으로 상기 트렌치 내주면상의 절연막을 부분적으로 식각 제거하여 매립된 실리콘에 대해 열산화시켜 필드 산화막을 형성하는 단계 ; 개구부를 지지하는 막질제거로 미세구조의 소자분리 영역을 형성하는 상기의 공정단계를 포함함을 특징으로 하는 반도체 소자분리 방법.
  2. 제 1 항에 있어서, 트렌치 측벽상에 이온층 형성후, 다결정 실리콘층 전면에 걸쳐 열산화시켜 산화막을 형성하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 소자분리 방법.
  3. 제 1 항에 있어서, 트렌치 형성에 앞서 개구부를 이루는 고온 산화막을 습식식각으로 제거하는 공정을 포함함을 특징으로 하는 반도체 소자분리 방법.
  4. 제 1 항에 있어서, 불순물 도우즈량의 증가를 위해서 트렌치 형성전에 개구부를 이루는 고온산화막 식각시 패드 산화막의 일부를 식각제거시키는 공정과 이 제거된 부분에는 불순물 이온이 함유된 다결정 실리콘층이 채워지는 단계를 실시함을 특징으로 하는 반도체 소자 분리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910021692A 1991-11-29 1991-11-29 반도체 소자분리 방법 KR940006091B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910021692A KR940006091B1 (ko) 1991-11-29 1991-11-29 반도체 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021692A KR940006091B1 (ko) 1991-11-29 1991-11-29 반도체 소자분리 방법

Publications (2)

Publication Number Publication Date
KR930011165A true KR930011165A (ko) 1993-06-23
KR940006091B1 KR940006091B1 (ko) 1994-07-06

Family

ID=19323840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021692A KR940006091B1 (ko) 1991-11-29 1991-11-29 반도체 소자분리 방법

Country Status (1)

Country Link
KR (1) KR940006091B1 (ko)

Also Published As

Publication number Publication date
KR940006091B1 (ko) 1994-07-06

Similar Documents

Publication Publication Date Title
KR910008811A (ko) 집적 회로 장치, 반도체 장치 및 전기 절연 구조 형성 방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR870004523A (ko) 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법
JPH06318634A (ja) 半導体装置の素子分離方法
KR880001048A (ko) 반도체장치와 그 제조방법
KR950021364A (ko) 반도체 소자분리 방법
KR930011165A (ko) 반도체 소자 분리 방법
KR880009415A (ko) 반도체장치의 제조방법
KR100532406B1 (ko) 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법
KR960026594A (ko) 반도체 장치의 소자 분리방법
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
JP2707901B2 (ja) 半導体装置の製造方法
KR100190036B1 (ko) 반도체 소자의 분리 방법
KR100343132B1 (ko) 반도체장치의소자분리방법
KR0183971B1 (ko) 반도체소자 분리방법
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
JP2701881B2 (ja) 半導体の分離領域
KR100401527B1 (ko) 반도체장치의소자분리방법
KR19990033625A (ko) 반도체 장치의 트렌치 형성 방법 및 그 구조
KR950024253A (ko) 반도체 장치의 에스오아이(soi)구조 형성방법
KR950021372A (ko) 반도체 소자의 소자분리막 형성방법
KR920008890A (ko) 반도체장치의 소자분리막 제조방법
JPH07273180A (ja) 素子分離方法
KR940010386A (ko) 바이폴라 트랜지스터 및 그 제조방법
KR960026575A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee