DE19806300C2 - Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiteran­ ordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung.

Für einer vollständig unabhängige Steuerung einer Vielzahl von in einer integrierten Halbleiterschaltung enthaltenen Elementen müssen elektrische Beeinflussungen zwischen den Elementen vermieden werden. Zum Ausschalten dieser elektri­ schen Beeinflussungen ist ein Elementisolationsbereich erfor­ derlich, um einen aktiven Bereich, indem jedes Element ge­ bildet wird, festzulegen.

Ein Beispiel für ein Verfahren zum Bilden des Elementisolati­ onsbereichs ist das bekannte Grabenisolationsverfahren. Beim Grabenisolationsverfahren wird ein Graben in einem Halblei­ tersubstrat gebildet und zur Bildung eines Elementisolations­ bereichs mit einem Isolierfilm aufgefüllt. Das Graben­ isolationsverfahren führt beispielsweise im Vergleich zum LOCOS-Verfahren (local oxidation of silicon) als ein Verfah­ ren zum Bilden der Elementisolationsbereiche zu einer gerin­ gen Zahl von Grabenelementisolationsbereichen, bei denen ein als Vogelschnabel (bird's beak) bekanntes Problem auftritt. Somit stellt das Grabenisolationsverfahren eine wesentliche Maßnahme zur Größenverringerung integrierter Halbleiterschal­ tungen dar.

Fig. 20 zeigt eine Draufsicht auf eine bekannte Halbleiteran­ ordnung. In Fig. 20 kennzeichnet das Bezugszeichen 20 einen Elementisolationsbereich vom Grabentyp; 3 aktive Bereiche; und 4 Gateelektrodenverbindungsleitungen, die über dem Ele­ mentisolationsbereich 20 vom Grabentyp und den aktiven Berei­ chen 3 gebildet sind. In jedem der aktiven Bereiche 3 wird ein MOS-Transistor gebildet.

Es folgt eine Beschreibung eins Verfahrens zum Herstellen der bekannten Halbleiteranordnung unter Bezugnahme auf die Fig. 21 bis 30. Die Fig. 21 bis 29 zeigen Schnittan­ sichten entlang der Linie 29-29 in Fig. 20. Fig. 30 zeigt ei­ ne Schnittansicht entlang der Linie 30-30 gemäß Fig. 20.

Zuerst wird ein Siliziumoxidfilm 6 auf einer Oberfläche eines Halbleitersubstrats 1 gebildet und ein Siliziumnitridfilm 8 auf dem Siliziumoxidfilm 6 (Fig. 21).

Der Siliziumnitridfilm 8 und der Siliziumoxidfilm 6 werden aufeinanderfolgend unter Verwendung eines fotolithografischen Musters als Maske mit einem Muster versehen, um einen sich ausgehend von der oberen Oberfläche des Siliziumnitridfilms 8 erstreckenden Graben 9 mit einem innerhalb des Halbleiter­ substrats 1 befindlichen Boden zu bilden (Fig. 22).

Auf der inneren Wand des Grabens 9 wird ein Innenwandoxidfilm 6a durch thermische Oxidation gebildet (Fig. 23).

Ein Isolierfilm 2 aus Siliziumoxid wird über der oberen Ober­ fläche der in Fig. 23 gezeigten Struktur mittels eines CVD- Verfahrens gebildet (Fig. 24).

Ein sich oberhalb der oberen Oberflächen des Siliziumnitrid­ films 8 befindlicher Teil des Isolierfilms 2 wird durch ein CMP-Verfahren entfernt, wobei der Siliziumnitridfilm 8 als Sperre verwendet wird, so daß der Isolierfilm 2 lediglich in dem Graben 9 zurückbleibt (Fig. 25).

Der Siliziumnitridfilm 8 wird durch Ätzen unter Verwendung von Phosphorsäure bei einer erhöhten Temperatur entfernt. Da­ nach wird ein Isolierfilm 2a aus Siliziumoxid auf der oberen Oberfläche der resultierenden Struktur mittels des CVD- Verfahrens abgeschieden (Fig. 26).

Der Isolierfilm 2a wird durch anisotropes Ätzen teilweise entfernt, so daß der Isolierfilm 2a lediglich auf den Seiten­ wänden des Isolierfilms 2 oberhalb der Oberfläche des Silizi­ umoxidfilms 6 verbleibt (Fig. 27).

Der Siliziumoxidfilm 6 wird durch Ätzen unter Verwendung von Fluorwasserstoffsäure entfernt (Fig. 28). Der Innenwandoxid­ film 6a und der Isolierfilm 2 bilden den Elementisolationsbe­ reich 20 vom Grabentyp. Die obere Oberfläche des Isolierfilms 2 ist gegenüber der Oberfläche der aktiven Bereiche 3 über­ höht angeordnet.

Ein Gateoxidfilm 21 wird auf der Oberfläche des aktiven Be­ reichs 3 gebildet. Danach wird die Gateelektrodenverbindungs­ leitung 4 über dem Elementisolationsbereich 20 vom Grabentyp und dem Gateoxidfilm 21 gebildet (Fig. 29 und 30).

Bei der bekannten Halbleiteranordnung ergibt sich allerdings die unter Bezugnahme auf die Fig. 27 und 28 beschriebene Problematik. Der Isolierfilm 2a wird durch Abscheidung gebil­ det und der Siliziumoxidfilm 6 durch thermische Oxidation. Im allgemeinen ist die Ätzrate eines durch thermische Oxidation gebildeten Oxidfilms geringer als die eines durch das CVD- Verfahren gebildeten Oxidfilms. Daher wird der Isolierfilm 2a vor dem Entfernen des gesamten Siliziumoxidfilms 6 weggeätzt, wobei anschließend die Seitenwände des Isolierfilms 2 wegge­ ätzt werden. Dies führt zu unterhalb der Oberfläche des akti­ ven Bereichs 3 angeordneten Vertiefungen 22 an den äußeren Rändern des Elementisolationsbereichs 20 vom Grabentyp.

Das Vorhandensein der Vertiefungen 22 führt zu den nachste­ hend beschriebenen Nachteilen. Bezugnehmend auf Fig. 30 wird ein in der Nähe der Mitte des Gateoxidfilms 21 befindliches elektrisches Feld ausschließlich durch ein sich zwischen der Gateelektrodenverbindungsleitung 4 und dem aktiven Bereich 3 über den Gateoxidfilm 21 erstreckendes elektrisches Feld be­ stimmt. Andererseits wird ein sich in der Nähe der Enden des Gateoxidfilms 21 befindliches elektrisches Feld durch ein sich zwischen Gateelektrodenverbindungsleitung 4 und dem ak­ tiven Bereich 3 über den Gateoxidfilm 21 erstreckendes elek­ trisches Feld und durch ein sich zwischen der Gateelektroden­ verbindungsleitung 4 und dem aktiven Bereich 3 über den Ele­ mentisolationsbereich 20 vom Grabentyp erstreckendes elektri­ sches Feld bestimmt. Die um den Grad der Vertiefungen 22 ver­ ringerte Dicke des Elementisolationsbereichs 20 vom Grabentyp an dessen äußeren Enden führt zu einem erhöhten Einfluß des sich zwischen der Gateelektrodenverbindungsleitung 4 und dem aktiven Bereich 3 über den Elementisolationsbereich 20 vom Grabentyp erstreckenden elektrischen Felds. Dabei ist das in der Nähe der Enden des Gateoxidfilms 21 befindliche elektri­ sche Feld stärker als das in der Nähe der Mitte des Gateoxid­ films 21 befindliche elektrische Feld. Dies führt zu einem gegenüber dem Schmalkanaleffekt (narrow channel effect) umge­ kehrten Effekt, d. h. einer Verringerung des Transistor­ schwellwertpegels. Darüber hinaus weist der durch anisotropes Ätzen geformte Isolierfilm 2a unter Bezugnahme auf Fig. 27 verschiedene Konfigurationen auf. Die Änderungen der Konfigu­ ration des Isolierfilms 2a führen zu Änderungen in den Abmes­ sungen der Vertiefungen 22, die wiederum zu Streuungen des Transistorschwellwertpegels führen.

Bezugnehmend auf Fig. 29, fließt die Gateelektrodenverbin­ dungsleitung 4 darüber hinaus bei deren Bildung in die Ver­ tiefungen 22. Dabei nähert sich der aktive Bereich 3 der Ga­ teelektrodenverbindungsleitung 4 und im ungünstigsten Fall werden beide kurzgeschlossen.

Gemäß vorstehender Beschreibung führt das Vorhandensein der Vertiefungen 22 zu nachteiligen Auswirkungen wie beispiels­ weise das Verringern des Transistorschwellwertpegels und das Kurzschließen zwischen dem aktiven Bereich 3 und der Ga­ teelektrodenverbindungsleitung 4.

Die US-Patentschrift 5 106 777 offenbart ein Verfahren zur Ausbildung eines Grabens in einem Halbleiterkörper. Dabei wird eine dünne Oxidschicht auf einem Teil der Seitenwände des Grabens ausgebildet und ein bevorzugt stark dotiertes Polysilizium in dem Graben abgeschieden. Das Polysilizium wird sodann geätzt, damit ein Polysiliziumstopfen entsteht. Über der Grabenstruktur wird schließlich noch eine dicke Oxidabdeckung thermisch ausgebildet.

Es ist Aufgabe der vorliegenden Erfindung eine Halblei­ teranordnung und ein Verfahren zu deren Herstellung bereitzu­ stellen, durch die die Bildung einer unterhalb der Oberfläche eines aktiven Bereichs an den äußeren Enden eines Elementiso­ lationsbereich angeordneten Vertiefung vermieden wird.

Diese Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Halbleiteranordnung, mit den Schritten: (a) Ätzen eines sich von einer Oberfläche eines Halbleitersubstrats erstrec­ kenden Grabens mit einem in einem Halbleitersubstrat befind­ lichen Boden zum Festlegen eines aktiven Bereichs; (b) Bilden eines Isolators an einem äußeren Ende des aktiven Bereichs, wobei der Isolator gegenüber der Oberfläche des Halbleiter­ substrats nach oben hervorsteht, um einen Teil einer Innen­ wand des Grabens nach oben zu verlängern; (c) Bilden eines Isolierfilms über einer oberen Oberfläche einer Struktur, in die der Graben geätzt ist, um zumindest den Graben aufzufül­ len und gegenüber dem Graben hervorzustehen; und (d) Wegätzen eines oberen Teils des Isolierfilms nach dem Schritt (c), wo­ bei die Ätzrate des Isolators in dem Schritt (d) geringer ist als die des Isolierfilms.

Gemäß einer ersten bevorzugten Weiterbildung der vorliegenden Erfindung umfaßt der Schritt (a) die Schritte: (a-1) Bilden eines ersten Oxidfilms auf der Oberfläche des Halbleiter­ substrats durch eine erste thermische Oxidation, (a-2) Bilden eines Halbleiterfilms auf dem ersten Oxidfilm, und (a-3) Bil­ den eines Nitridfilms auf dem Halbleiterfilm, wobei die Schritte (a-1), (a-2) und (a-3) vor dem Ätzen des Grabens durchgeführt werden, wobei der Schritt (b) die Schritte um­ faßt: (b-1) Durchführen einer zweiten thermischen Oxidation nach dem Ätzen des Grabens auf einer oberen Oberfläche des Halbleiterfilms, um einen gegenüber dem ersten Oxidfilm dic­ keren Oxidbereich zu bilden, wobei der Schritt (c) die Schritte umfaßt: (c-1) Abscheiden und Bilden eines als der Isolierfilm dienenden zweiten Oxidfilms über der oberen Ober­ fläche der Struktur mit geätztem Graben; (c-2) Entfernen ei­ nes Teils des Isolierfilms, der sich oberhalb einer oberen Oberfläche des Nitridfilms befindet; und (c-3) Entfernen des Nitridfilms und des Halbleiterfilms.

Gemäß einer zweiten vorteilhaften Weiterbildung der vorlie­ genden Erfindung wird die zweite thermische Oxidation der er­ sten Weiterbildung durchgeführt, wenn der Graben in den Halb­ leiterfilm geätzt ist.

Gemäß einer dritten vorteilhaften Weiterbildung der vorlie­ genden Erfindung ist die Dicke des Halbleiterfilms in der er­ sten Weiterbildung größer als die Dicke des ersten Oxidfilms.

Darüber hinaus wird die vorgenannte Aufgabe gelöst durch eine Halbleiteranordnung mit: einem Halbleitersubstrat; einem Iso­ lierfilm zum Festlegen eines aktiven Bereichs, mit einem in dem Halbleitersubstrat befindlichen Boden und einer über ei­ ner Oberfläche des Halbleitersubstrats nach oben hervorste­ henden flachen Oberseite; einem auf einer Oberfläche des ak­ tiven Bereichs gebildeten Isolator, der ein äußeres Ende des aktiven Bereichs bedeckt; und einer auf dem Isolierfilm ge­ bildeten Verbindungsleitung, wobei die Oberseite des Isolier­ films mit einer Oberseite des Isolators bündig ist.

Erfindungsgemäß wird der gegenüber der Oberfläche des Halb­ leitersubstrats nach oben hervorstehende Isolator zum Bilden des Teils der Innenwand des Grabens und mit einer Ätzrate ge­ ringer als die des Isolierfilms am äußeren Ende des aktiven Bereichs vor dem Beginn des Ätzens des oberen Teils des Iso­ lierfilms gebildet. Dies verhindert ein Wegätzen der Seiten­ wände des Isolierfilms, wodurch die Bildung einer unterhalb der Oberfläche des Halbleitersubstrats angeordneten Vertie­ fung in dem Isolierfilm unterdrückt wird.

Gemäß der ersten Weiterbildung der vorliegenden Erfindung werden der erste Oxidfilm, der Halbleiterfilm und der Nitrid­ film übereinanderliegend auf der Oberfläche des Halbleiter­ substrats vor dem Ätzen des Grabens gebildet. Die zweite Oxi­ dation erfolgt nach dem Ätzen des Grabens an der oberen Ober­ fläche des Halbleiterfilms und vor dem Beginn des Ätzens, um den gegenüber dem ersten Oxidfilm auf der Innenwand des Gra­ bens dickeren Oxidbereich zu bilden, d. h. in einem das äußere Ende des aktiven Bereichs umfassenden Bereich. Die freilie­ genden ersten und zweiten Oxidfilme werden nach dem Entfernen des Nitridfilms und des Halbleiterfilms gleichzeitig wegge­ ätzt. Die Ätzrate des durch die zweite thermische Oxidation gebildeten Oxidbereichs ist geringer als die des durch die Abscheidung gebildeten Isolierfilms. Somit verbleibt der Oxidbereich als Isolator, wenn der Oberhalb des Oxidbereichs befindliche Teil des Isolierfilms vollständig weggeätzt ist, wodurch ein Wegätzen der Seitenwand des Isolierfilms verhin­ dert wird.

Gemäß der zweiten Weiterbildung der vorliegenden Erfindung erfolgt die zweite thermische Oxidation, wenn der Graben in den Halbleiterfilm geätzt wird, um einen unmittelbar unter dem Boden des Grabens befindlichen Teil des Halbleiterfilms zum Bilden eines Teils des Oxidbereichs zu oxidieren. Daher ist eine gewisse Zeitdauer zum Zuführen des Oxidiermittels zu dem ersten Oxidfilm erforderlich. Dadurch wird ein Oxidati­ onsvorgang ausgeschlossen, durch den die Länge des Isolators entlang der Oberfläche des Halbleitersubstrats verringert wird, wodurch sich die Fläche des aktiven Bereichs vergrö­ ßert.

Gemäß der dritten Weiterbildung der vorliegenden Erfindung ist der vertikale Abstand zwischen dem ersten Oxidfilm und der Oberseite des Isolators größer als die Dicke des ersten Oxidfilms, da die Dicke des Halbleiterfilms größer ist als die des ersten Oxidfilms. Dadurch wird ein vollständiges Ent­ fernen des Isolators vor dem vollständigen Entfernen des er­ sten Oxidfilms im Schritt (d) vermieden.

Erfindungsgemäß wird das sich zwischen der Verbindungsleitung und dem aktiven Bereich erstreckende elektrische Feld auf­ grund des Isolators abgeschwächt, wodurch die Einwirkung auf den aktiven Bereich verringert wird. Darüber hinaus wird eine Verbindungsleitung bereitgestellt, bei der kein Niveauunter­ schied über der Grenze zwischen dem Isolator und dem Isolier­ film feststellbar ist.

Die Erfindung wird nachstehend anhand bevorzugter Ausfüh­ rungsbeispiele unter Bezugnahme auf die beiliegenden Zeich­ nungen näher erläutert. Es zeigen:

Fig. 1 eine Draufsicht auf eine Halbleiteranordnung nach ei­ nem ersten bevorzugten erfindungsgemäßen Ausführungsbeispiel;

Fig. 2 und 3 Schnittansichten der Halbleiteranordnung ge­ mäß dem ersten bevorzugten Ausführungsbeispiel;

Fig. 4 bis 11 ein Verfahren zum Herstellen der Halbleiter­ anordnung gemäß dem ersten bevorzugten Ausführungsbeispiel;

Fig. 12 bis 19 ein Verfahren zum Herstellen einer Halblei­ teranordnung nach einem zweiten bevorzugten erfindungsgemäßen Ausführungsbeispiel;

Fig. 20 eine Draufsicht auf eine bekannte Halbleiteranord­ nung;

Fig. 21 bis 28 ein Verfahren zum Herstellen der bekannten Halbleiteranordnung; und

Fig. 29 und 30 Schnittansichten der bekannten Halbleiter­ anordnung.

Erstes bevorzugtes Ausführungsbeispiel

Fig. 1 zeigt eine Draufsicht auf eine Halbleiteranordnung nach einem ersten bevorzugten erfindungsgemäßen Ausführungs­ beispiel. Fig. 2 zeigt eine Schnittansicht entlang der Linie II-II gemäß Fig. 1, und Fig. 3 eine Schnittansicht entlang der Linie III-III gemäß Fig. 1. In den Fig. 1 bis 3 kenn­ zeichnet das Bezugszeichen 20 einen Elementisolationsbereich vom Grabentyp; 2 einen Isolierfilm aus Siliziumoxid (zweiter Oxidfilm); 3 aktive Bereiche; 4 Gateelektrodenverbindungslei­ tungen, die über dem Elementisolationsbereich 20 vom Graben­ typ und den aktiven Bereichen 3 gebildet sind; 5 Isolatoren aus Siliziumoxid, die an den äußeren Enden der aktiven Berei­ che 3 gebildet sind; 9 einen mit dem Isolierfilm 2 gefüllten Graben; und 21 einen Gateoxidfilm.

Es folgt eine Beschreibung einer Struktur der Halbleiteran­ ordnung gemäß dem ersten bevorzugten Ausführungsbeispiel un­ ter Bezugnahme auf die Fig. 1 bis 3. Innerhalb eines jeden der aktiven Bereiche 3 ist ein MOS-Transistor gebildet. Der Graben 9 zum Festlegen der aktiven Bereiche 3 ist in der Oberfläche eines Halbleitersubstrats 1 gebildet. Isolatoren 5 sind auf der Oberfläche der aktiven Bereiche 3 an den äußeren Enden der entsprechenden aktiven Bereiche 3 gebildet. Jeder der Isolatoren 5 stellt ein Rahmenelement zum Bedecken der äußeren Enden des zugehörigen aktiven Bereichs 3 dar und tritt über die Oberfläche des Halbleitersubstrats 1 nach oben hervor, um dadurch Teile der Innenwände des Grabens 9 nach oben zu erweitern. Der Graben 9 wird mit dem Isolierfilm 2 aufgefüllt. Der Gateoxidfilm 21 wird auf der Oberfläche des aktiven Bereichs 3 in der Nähe der Mitte des aktiven Bereichs 3 gebildet. Die Gateelektrodenverbindungsleitungen 4 werden so gebildet, daß sie sich über den Oberflächen des Element­ isolationsbereichs 20 vom Grabentyp und des Gateoxidfilms 21 erstrecken. Die obere Oberfläche des Isolierfilms 2 ist ge­ genüber der Oberfläche des aktiven Bereichs 3 überhöht.

Der Isolator 5 weist einen im wesentlichen dreieckförmigen Querschnitt auf, wobei sich eine seiner Seiten in Kontakt mit dem Isolierfilm 2 befindet, die gegenüber der einen Seite an­ geordnete Spitze auf der freiliegenden Oberfläche des aktiven Bereichs 3 angeordnet ist, und sich die anderen beiden Seiten eben oder gleichmäßig von dem Isolierfilm 2 zu dem aktiven Bereich 3 erstrecken. D. h., der Isolator 5 weist eine einem Vogelschnabel entsprechende Querschnittsform auf. Die Ober­ seite des Isolierfilms 2 ist mit der Oberseite des Isolators 5 bündig.

Das erste bevorzugte Ausführungsbeispiel führt zu den nach­ stehend beschriebenen Wirkungen.

Bei den Prozeßschritten zum Herstellen der Halbleiteranord­ nung wird der Isolierfilm 2 durch Abscheidung unter Verwen­ dung des CVD-Verfahrens und der Isolator 5 durch thermische Oxidation gebildet. Somit ist die Ätzrate des Isolators 5 ge­ ringer als die des Isolierfilms 2. Daher verhindert der Iso­ lator 5 ein Wegätzen der Seitenwände des Isolierfilms 2.

Bei der in Fig. 29 gezeigten bekannten Halbleiteranordnung führt das Entfernen der Seitenwände des Isolierfilms 2 durch Ätzen zu den unterhalb der Oberfläche des aktiven Bereichs 3 an den äußeren Enden des Elementisolationsbereichs 20 vom Grabentyp angeordneten Vertiefungen 22. Demgegenüber verhin­ dert der Isolator 5 in dem in Fig. 2 gezeigten ersten bevor­ zugten erfindungsgemäßen Ausführungsbeispiel das Wegätzen der Seitenwände des Isolierfilms 2, wodurch die Bildung der Ver­ tiefungen 22 unterdrückt wird.

Bei der in Fig. 30 gezeigten bekannten Halbleiteranordnung führt das Entfernen der Seitenwände des Isolierfilms 2 durch Ätzen zu einer verringerten Dicke des Innenwandoxidfilms 6a in der Nähe der Grenze zwischen dem aktiven Bereich 3 und dem Elementisolationsbereich 20 vom Grabentyp. Demgegenüber er­ möglicht das Fehlen der Vertiefungen 22 und das Bilden des Isolators 5 bei dem in Fig. 3 gezeigten ersten bevorzugten Ausführungsbeispiel eine ausreichende Dicke des dem Innenwan­ doxidfilm 6a gemäß dem Stand der Technik entsprechenden Teils in der Nähe der Grenze zwischen dem aktiven Bereich 3 und dem Elementisolationsbereich 20 vom Grabentyp. Mit zunehmen­ der/abnehmender Dicke des zwischen der Gateelektrodenverbin­ dungsleitung 4 und dem aktiven Bereich 3 befindlichen Ab­ schnitts wird das elektrische Feld schwächer/stärker. Somit ist das sich zwischen der Gateelektrodenverbindungsleitung 4 und dem aktiven Bereich 3 über den Elementisolationsbereich 20 vom Grabentyp erstreckende elektrische Feld aufgrund des dicken Isolators 5 schwächer als das des Stands der Technik, wodurch die Einwirkung auf das in der Nähe der Enden des Ga­ teoxidfilms 21 befindliche elektrische Feld verringert ist.

Daher wird die durch das sich zwischen der Gateelektrodenver­ bindungsleitung 4 und dem aktiven Bereich 3 über den Elemen­ tisolationsbereich 20 vom Grabentyp erstreckende elektrische Feld hervorgerufene Verringerung des Transistorschwellwertpe­ gels bei dem ersten bevorzugten Ausführungsbeispiel unter­ drückt.

Die Querschnittskonfiguration des Isolators 5 mindert die als Folge der thermischen Ausdehnung des Halbleitersubstrats 1, des Isolierfilms 2 und des Isolators 5 auftretenden Spannun­ gen zwischen dem Halbleitersubstrat 1 und dem Isolator 5.

Darüber hinaus wird eine Gateelektrodenverbindungsleitung 4 bereitgestellt, bei der kein Pegelunterschied an den Enden des Grabens 9 feststellbar ist, da die Oberseite des Isolier­ films 2 gemäß Fig. 3 mit der Oberseite des Isolators 5 bündig ist.

Zweites bevorzugtes Ausführungsbeispiel

Es folgt eine Beschreibung eines Verfahrens gemäß einem zwei­ ten bevorzugten erfindungsgemäßen Ausführungsbeispiel zum Herstellen der dem ersten bevorzugten Ausführungsbeispiel entsprechenden Halbleiteranordnung unter Bezugnahme auf die Fig. 4 bis 11. Die Fig. 4 bis 11 stellen Schnittansich­ ten entlang der Linie II-II gemäß Fig. 1 dar.

Zuerst wird ein Siliziumoxidfilm 6 (erster Oxidfilm) mit ei­ ner Dicke von ungefähr 5 bis 30 nm auf einer Oberfläche des Halbleitersubstrats 1 durch eine erste thermische Oxidation gebildet. Danach wird ein Halbleiterfilm 7 aus nicht einkri­ stallinem Silizium (polykristallines Silizium oder amorphes Silizium) mit einer Dicke von ungefähr 30 bis 100 nm auf dem Siliziumoxidfilm 6 gebildet. Ein Siliziumnitridfilm 8 mit ei­ ner Dicke von ungefähr 100 bis 300 nm wird auf dem Halblei­ terfilm 7 gebildet (Fig. 4).

Danach wird der Graben 9 ausgehend von der oberen Oberfläche der in Fig. 7 gezeigten Struktur in Richtung des Halbleiter­ substrats 1 anisotropisch geätzt. Der Ätzvorgang des Grabens 9 wird zeitweise gestoppt, wenn die obere Oberfläche des Si­ liziumoxidfilms 6 freigelegt ist (Fig. 5). Danach erfolgt ei­ ne zweite thermische Oxidation an den Innenwänden des Grabens 9, so daß die zu dem Graben 9 hin freiliegenden Seitenwände des Halbleiterfilms 7 und unmittelbar unter dem Boden des Grabens 9 befindliche Teile des Siliziumoxidfilms 6 und des Halbleitersubstrats 1 oxidiert werden, um einen Oxidbereich 5a zu bilden (Fig. 6).

Der Graben 9 wird wiederum weiter anisotropisch geätzt, bis die Tiefe des Grabens 9 ausgehend von der Grenzfläche zwi­ schen dem Halbleitersubstrat 1 und dem Oxidfilm 6 bis zum Bo­ den des Grabens 9 in dem Halbleitersubstrat 1 ungefähr 100 bis 500 nm beträgt (Fig. 7).

Der sich von der oberen Oberfläche der in den Fig. 4 bis 7 gezeigten Struktur erstreckende Graben 9 mit einem in dem Halbleitersubstrat 1 befindlichen Boden 9a wird zum Festlegen des aktiven Bereichs 3 geätzt (Schritt (a)). Der Isolator 5 tritt an den äußeren Enden des aktiven Bereichs 3 gegenüber der Oberfläche des Halbleitersubstrats 1 nach oben hervor, um Teile der Innenwände des Grabens 9 nach oben zu erweitern (Schritt (b)). Der Oxidbereich 5a umfaßt den Isolator 5.

Als nächstes wird der Isolierfilm 2 aus Siliziumoxid über der oberen Oberfläche der in Fig. 7 gezeigten Struktur durch das CVD-Verfahren abgeschieden und gebildet (Fig. 8).

Ein oberhalb der oberen Oberfläche des Siliziumnitridfilms 8 befindlicher Teil des Isolierfilms 2 wird durch das CMP- Verfahren unter Verwendung des Siliziumnitridfilms 8 als Sperre entfernt (Fig. 9).

Der Siliziumnitridfilm 8 wird durch Ätzen unter Verwendung von Phosphorsäure bei erhöhten Temperaturen entfernt. Danach wird der Halbleiterfilm 7 durch Trockenätzen entfernt. Somit verbleibt ein oberhalb des Isolators 5 befindlicher Teil des Isolierfilms 2 (Schritt (c); Fig. 10).

Der Siliziumoxidfilm 6 und ein über dem Isolator 5 befindli­ cher Oberteil 2a des Isolierfilms 2 werden gleichzeitig durch Naßätzen unter Verwendung von Fluorwasserstoffsäure entfernt. Dadurch wird der Elementisolationsbereich 20 vom Grabentyp mit dem Isolierfilm 2 und dem Isolator 5 bereitgestellt (Schritt (d); Fig. 11).

Gemäß den Fig. 9 bis 11 wird durch die Entfernung des au­ ßerhalb des Grabens 9 befindlichen Teils des Isolierfilms 2, des Siliziumoxidfilms 6 und des Halbleiterfilms 7 unter Ver­ wendung eines Ätzvorgangs ein Freilegen des Halbleiter­ substrats 1 in dem aktiven Bereich 3 ermöglicht.

Der Gateoxidfilm 21 und die Gateelektrodenverbindungsleitung 4 werden gebildet. Danach wird ein in den Fig. 1 bis 3 ge­ zeigter Transistor fertiggestellt.

Der Isolierfilm 2 wird durch Abscheidung unter Verwendung des CVD-Verfahren gebildet. Der Isolator 5 wird durch die zweite thermische Oxidation gebildet. Die Ätzrate des Isolators 5 ist geringer als die des Isolierfilms 2, so daß die Oberseite des Isolators 5 durch den Ätzvorgang mit der Oberseite des Isolierfilms 2 gemacht wird (Fig. 10 und 11).

Das zweite bevorzugte Ausführungsbeispiel führt zu den nach­ stehenden Wirkungen.

Durch die Verwendung des Verfahrens zum Herstellen der Halb­ leiteranordnung gemäß dem zweiten bevorzugten Ausführungsbei­ spiel kann eine Halbleiteranordnung hergestellt werden, die einen Isolierfilm 2 mit über der Oberfläche des aktiven Be­ reichs 3 hervorstehender oberer Oberfläche umfaßt.

In dem in den Fig. 10 und 11 dargestellten zweiten bevor­ zugten Ausführungsbeispiel wird der Siliziumoxidfilm 6 und der oberhalb des Isolators 5 befindliche Teil des Isolier­ films 2 durch Naßätzen unter Verwendung von Fluorwasser­ stoffsäure gleichzeitig entfernt. Da die Ätzrate des Isola­ tors 5 geringer ist als die des Isolierfilms 2, wird ein Teil des Isolierfilms 2, der auf den Seitenwänden angeordnet und von dem Isolator 5 umgeben ist nicht entfernt. Dies führt zu einer Vermeidung der beim Stand der Technik auftretenden Ver­ tiefungen 22.

Durch die Vermeidung der Vertiefungen 22 wird auch das einen Nachteil des Stands der Technik darstellende Annähern oder Kurzschließen zwischen dem aktiven Bereich 3 und der Gate­ elektrodenverbindungsleitung 4 verhindert.

Weiterhin ist der vertikale Abstand zwischen dem Silizium­ oxidfilm 6 und der Oberseite des Isolators 5 größer als die Dicke des Siliziumoxidfilms 6, da die Dicke des Halbleiter­ films 7 größer ist als die des Siliziumoxidfilms 6. Dadurch wird ein Entfernen des gesamten Isolators 5 vor dem Entfernen des gesamten Siliziumoxidfilms 6 in der in den Fig. 10 und 11 gezeigten Struktur vermieden.

Die bei der in Fig. 5 gezeigten Struktur durchgeführte zweite thermische Oxidation ermöglicht ein schnelles Fortschreiten der Oxidation an der Grenzfläche zwischen dem Siliziumoxid­ film 6 und dem Halbleiterfilm 7, wodurch der Isolator 5 mit einem sich in ebener Weise von dem Isolierfilm 2 zu dem akti­ ven Bereich erstreckenden Querschnitt gebildet wird.

Als Verfahren für die in den Fig. 5 und 6 gezeigte thermi­ sche Oxidation sind zwei Arten möglich: ein Verfahren zur verlängerten Oxidation des in einen elektrischen Ofen mit ei­ ner Oxidieratmosphäre bei Temperaturen oberhalb von 1000°C plazierten Halbleitersubstrats 1; und ein Verfahren zur un­ verzögerten Oxidation des Halbleitersubstrats 1 in einer Oxi­ dieratmosphäre unter Verwendung einer unverzögerten Hochtem­ peraturheizeinrichtung wie beispielsweise eine Lampenglühein­ heit. Durch die zweite thermische Oxidation unter Verwendung des ersteren Verfahrens wird ein plötzliches Entstehen von aus der thermischen Ausdehnung des Halbleitersubstrats 1, des Isolierfilms 2 und des Oxidbereichs 5a resultierenden Span­ nungen zwischen dem Halbleitersubstrat 1 und dem Isolator 5 vermieden, wodurch die Entstehung von Kristalldefekten und dergleichen in der Nähe des Halbleitersubstrats 1 und des Oxidbereichs 5a unterdrückt wird. Durch die zweite thermische Oxidation unter Verwendung des letzteren Verfahrens wird die mögliche Zeitdauer für die Oxidationsfortschreitung an der Grenzfläche zwischen dem Siliziumoxidfilm 6 und dem Halblei­ terfilm 7 verkürzt, wodurch das Wachstum des Isolators 5 ent­ lang der Oberfläche des Halbleitersubstrats 1, d. h. der Vo­ gelschnabel, gesteuert wird. Somit führt die Steuerung des Wachstums des Vogelschnabels zum Verringern der Länge L1 des Isolators 5 entlang der Oberfläche des Halbleitersubstrats 1 gemäß Fig. 6 zu einer Vergrößerung der Fläche des aktiven Be­ reichs 3.

Bei dem in den Fig. 26 und 27 dargestellten bekannten Her­ stellungsverfahren wird ein anisotropischer Ätzvorgang zum Beibehalten der Teile des Isolierfilms 2a als Seitenwände des Isolierfilms 2 verwendet. Die Verwendung des anisotropischen Ätzens kann dazu führen, daß fremde Substanzen durch den dün­ nen Siliziumoxidfilm 6 in das Halbleitersubstrat 1 einge­ bracht werden und die Oberfläche des Halbleitersubstrats 1 geätzt wird, was zu Beschädigungen des Halbleitersubstrats 1 führt. Demgegenüber wird durch das zweite bevorzugte Ausfüh­ rungsbeispiel das Erfordernis der Verwendung des anisotropi­ schen Ätzens zur Bildung des als Seitenwände des Isolierfilms 2 dienenden Isolators 5 vermieden, wie in den Fig. 6 bis 11 dargestellt ist. Weiterhin ist kein anisotropischer Ätz­ vorgang zum Ätzen des Halbleiterfilms 7 erforderlich. Daher führt das zweite bevorzugte Ausführungsbeispiel zur Vermei­ dung der Beschädigungen des Halbleitersubstrats 1.

Darüber hinaus wird ein Ätzen der die Oberfläche des aktiven Bereichs überragenden oberen Oberfläche des Isolierfilms 2 auf ein unterhalb der Oberfläche des aktiven Bereichs 3 be­ findliches Niveau verhindert, wenn beispielsweise die in Fig. 11 gezeigte Struktur geätzt wird.

Drittes bevorzugtes Ausführungsbeispiel

Bei dem ersten und zweiten bevorzugten Ausführungsbeispiel bedeckt der Isolator 5 die äußeren Enden des aktiven Bereichs 3. Somit wird die Fläche des aktiven Bereichs 3 um die Ausma­ ße des Isolators 5 verringert. Die Fläche des aktiven Be­ reichs 3 kann durch Steuern des Wachstums des Vogelschnabels unter Verwendung des Verfahrens zum Oxidieren innerhalb einer relativ kurzen Zeitdauer mittels der verzögerungslosen Hochtemperaturheizeinrichtung wie beispielsweise die Lampen­ glüheinheit vergrößert werden, wie bei dem zweiten bevorzug­ ten Ausführungsbeispiel beschrieben wurde. Dieses Verfahren kann jedoch zu plötzlichen Spannungen zwischen dem Halblei­ tersubstrat 1 und den Isolatoren 5 führen, da das Halbleiter­ substrat 1 verzögerungslos eine hohe Temperatur erreicht.

Zur Vermeidung der vorgenannten Nachteile, wird in einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Er­ findung unter Bezugnahme auf die Fig. 12 bis 19 ein Ver­ fahren zur Herstellung der Halbleiteranordnung offenbart, das ein Steuern des Wachstums des Vogelschnabels ohne Verwendung des Verfahrens zur Oxidation in der relativ kurzen Zeitdauer unter Verwendung der verzögerungslosen Hochtemperaturheizein­ richtung wie beispielsweise der Lampenglüheinheit für die zweite thermische Oxidation ermöglicht.

Die Fig. 12 bis 19 entsprechen den Fig. 4 bis 11. Das Verfahren zum Herstellen der Halbleiteranordnung gemäß dem dritten bevorzugten Ausführungsbeispiel stimmt im wesentli­ chen mit dem des zweiten bevorzugten Ausführungsbeispiels überein. Die Unterschiede werden nachfolgend beschrieben. Der Graben 9 wird ausgehend von der oberen Oberfläche der in Fig. 12 gezeigten Struktur in Richtung des Halbleitersubstrats 1 anisotropisch geätzt, wie bei dem zweiten bevorzugten Ausfüh­ rungsbeispiel. Der Ätzvorgang des Grabens 9 wird zeitweise unterbrochen, wenn das Innere des Halbleiterfilms 7 freige­ legt ist (Fig. 13). Dann erfolgt die zweite thermische Oxida­ tion an den Innenwänden des Grabens 9, so daß ein in Richtung des Grabens 9 freiliegender Teil des Halbleiterfilms 7 und unmittelbar unter dem Boden des Grabens 9 befindliche Teile des Siliziumoxidfilms 6 und des Halbleitersubstrats 1 oxi­ diert werden, um den Oxidbereich 5a zu bilden (Fig. 14).

Die in Fig. 14 gezeigte Länge L2 des Vogelschnabels ist aus nachstehenden Gründen kürzer als die in Fig. 6 gezeigte Länge L1. Die Oxidation erfolgt nicht ohne Zuführen eines Oxidier­ mittels. Im Verlaufe der Bildung des Oxidbereichs 5a wird zu­ erst der unmittelbar unter dem Boden des Grabens 9 befindli­ che Teil des Halbleiterfilms 7 oxidiert, um einen Teil des Oxidbereichs 5a zu bilden. Somit verstreicht eine gewisse Zeitdauer bis das Oxidiermittel den Siliziumoxidfilm 6 er­ reicht. Dies verhindert ein Fortschreiten der Oxidation ent­ lang der Grenzfläche zwischen dem Siliziumoxidfilm 6 und dem Halbleiterfilm 7, wodurch das Wachstum des Vogelschnabels verzögert wird.

Das dritte bevorzugte Ausführungsbeispiel führt zu den nach­ stehend beschriebenen Wirkungen. Durch die nach dem Ätzen des Grabens 9 in den Halbleiterfilm 7 durchgeführte thermische Oxidation kann die Länge des Vogelschnabels verringert wer­ den, wodurch die Fläche des aktiven Bereichs 3 ohne Verwen­ dung des verzögerungslosen Oxidationsvorgangs unter Verwen­ dung der verzögerungslosen Hochtemperaturheizeinrichtung wie beispielsweise der Lampenglüheinheit vergrößert wird.

Abwandlungen

Obwohl die zweite Oxidation bei dem zweiten bevorzugten Aus­ führungsbeispiel durchgeführt wird, nachdem der Graben 9 bis zur Oberfläche des Silizumoxidfilms 6 geätzt wurde, kann die zweite Oxidation auch durchgeführt werden, nachdem der Graben 9 bis zur oberen Oberfläche des Halbleiterfilms 7 gemäß Fig. 5 geätzt wurde und unmittelbar vor dem Beginn des Naßätzens durch Fluorwasserstoffsäure, wie in Fig. 11 dargestellt ist. Der Oxidbereich 5a kann beispielsweise gebildet werden, wenn die zweite thermische Oxidation nach dem Ätzen des Grabens 9 bis zum Erreichen des Halbleitersubstrats 1 gemäß Fig. 7 durchgeführt wird, falls der Isolierfilm 2 durch das CVD- Verfahren gemäß Fig. 8 über der oberen Oberfläche der in Fig. 7 gezeigten Struktur abgeschieden und gebildet wird, oder falls der über der Oberfläche des Siliziumnitridfilms 8 be­ findliche Teil des Isolierfilms 2 gemäß Fig. 9 entfernt wird.

Weiterhin kann die zweite thermische Oxidation in eine Viel­ zahl von thermischen Oxidationsvorgängen aufgeteilt sein. Beispielsweise kann die Dicke des Oxidbereichs 5a anhand ei­ ner Durchführung der thermischen Oxidation, nachdem der Gra­ ben 9 bis zur Oberfläche des Siliziumoxidfilms 6 geätzt wur­ de, wie in dem zweiten bevorzugten Ausführungsbeispiel be­ schrieben wurde, und einer nachfolgenden weiteren Durchfüh­ rung der thermischen Oxidation, nachdem der Graben 9 bis zu der in Fig. 7 gezeigten Tiefe geätzt wurde, um weitere 5 bis 50 nm vergrößert werden.

Zusammenfassend wird ein Isolator offenbart, der ein Rah­ menelement zum Abdecken der äußeren Enden eines aktiven Be­ reichs darstellt, und gegenüber der Oberfläche eines Halblei­ tersubstrats nach oben hervortritt, um einen Teil der Innen­ wände eines mit einem Isolierfilm aufgefüllten Grabens zu bilden. Ein Gateoxidfilm wird auf der Oberfläche des aktiven Bereichs in der Nähe dessen Mitte gebildet. Der Isolator ver­ hindert ein Wegätzen der Seitenwände des Isolierfilms, wo­ durch die Bildung einer unterhalb der Oberfläche des Halblei­ tersubstrats 1 angeordneten Vertiefung unterdrückt wird, um dadurch Einflüsse auf ein in der Nähe der äußeren Enden des aktiven Bereichs befindliches elektrisches Feld zu vermeiden.

Claims (5)

1. Verfahren zum Herstellen einer Halbleiteranordnung, mit den Schritten:

• a) Ätzen eines sich von einer Oberfläche eines Halbleitersubstrats erstreckenden Grabens (9) mit einem in einem Halbleitersubstrat (1) befindlichen Boden zum Festlegen eines aktiven Bereichs;
• b) Bilden eines Isolators (5) an einem äußeren Ende des aktiven Bereichs, wobei der Isolator gegenüber der Oberfläche des Halbleitersubstrats nach oben hervorsteht, um einen Teil einer Innenwand des Grabens nach oben zu verlängern;
• c) Bilden eines Isolierfilms (2) über einer oberen Oberfläche einer Struktur, in die der Graben geätzt ist, um zumindest den Graben aufzufüllen und gegenüber dem Graben hervorzustehen; und
• d) Wegätzen eines oberen Teils des Isolierfilms nach dem Schritt (c), wobei die Ätzrate des Isolators in dem Schritt (d) geringer ist als die des Isolierfilms.

2. Verfahren nach Anspruch 1, wobei der Schritt (a) die Schritte umfasst:

• 1. (a-1) Bilden eines ersten Oxidfilms (6) auf der Oberfläche des Halbleitersubstrats durch eine erste thermische Oxidation,
• 2. (a-2) Bilden eines Halbleiterfilms (7) auf dem ersten Oxidfilm, und
• 3. (a-3) Bilden eines Nitridfilms (8) auf dem Halbleiterfilm,

wobei die Schritte (a-1), (a-2) und (a-3) vor dem Ätzen des Grabens durchgeführt werden,
wobei der Schritt (b) die Schritte umfasst:

• 1. (b-1) Durchführen einer zweiten thermischen Oxidation nach dem Ätzen des Grabens auf einer oberen Oberfläche des Halbleiterfilms, um einen gegenüber dem ersten Oxidfilm dickeren Oxidbereich (5a) zu bilden, wobei der Oxidbereich den Isolator umfasst,

dabei umfasst der Schritt (c) die Schritte:

• 1. (c-1) Abscheiden und Bilden eines als der Isolierfilm dienenden zweiten Oxidfilms (2) über der oberen Oberfläche der Struktur mit geätztem Graben,
• 2. (c-2) Entfernen eines Teils des Isolierfilms, der sich oberhalb einer oberen Oberfläche des Nitridfilms befindet, und
• 3. (c-3) Entfernen des Nitridfilms und des Halbleiterfilms.

3. Verfahren nach Anspruch 2, wobei die zweite thermische Oxidation durchgeführt wird, wenn der Graben (9) in den Halb­ leiterfilm (7) geätzt ist.

4. Verfahren nach Anspruch 2, wobei die Dicke des Halblei­ terfilms (7) größer als die Dicke des ersten Oxidfilms (6) ist.

5. Halbleiteranordnung mit:

• a) einem Halbleitersubstrat (1),
• b) einem Isolierfilm (2) zum Festlegen eines aktiven Be­ reichs (3), mit einem in dem Halbleitersubstrat (1) befindli­ chen Boden und einer über einer Oberfläche des Halbleiter­ substrats (1) nach oben hervorstehenden flachen Oberseite,
• c) einem auf einer Oberfläche des aktiven Bereichs (3) ge­ bildeten Isolator (5), der ein äußeres Ende des aktiven Be­ reichs (3) bedeckt, und
• d) einer auf dem Isolierfilm (2) gebildeten Verbindungslei­ tung (4),
• e) wobei die Oberseite des Isolierfilms (2) mit einer Ober­ seite des Isolators (5) bündig ist.