CN113054004B - 一种应用于集成电路高低压隔离的反向电场耦合隔离结构 - Google Patents
一种应用于集成电路高低压隔离的反向电场耦合隔离结构 Download PDFInfo
- Publication number
- CN113054004B CN113054004B CN202110264250.6A CN202110264250A CN113054004B CN 113054004 B CN113054004 B CN 113054004B CN 202110264250 A CN202110264250 A CN 202110264250A CN 113054004 B CN113054004 B CN 113054004B
- Authority
- CN
- China
- Prior art keywords
- voltage
- low
- voltage device
- electric field
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 101
- 230000005684 electric field Effects 0.000 title claims abstract description 57
- 230000002441 reversible effect Effects 0.000 title claims abstract description 34
- 230000008878 coupling Effects 0.000 title claims abstract description 27
- 238000010168 coupling process Methods 0.000 title claims abstract description 27
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 230000002829 reductive effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 238000009826 distribution Methods 0.000 abstract description 10
- 230000002401 inhibitory effect Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 25
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 25
- 238000010586 diagram Methods 0.000 description 16
- 230000000670 limiting effect Effects 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium(III) oxide Inorganic materials O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 231100000957 no side effect Toxicity 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及功率半导体技术，特别涉及一种应用于集成电路高低压隔离的反向电场耦合隔离结构。相对于传统凹槽隔离结构，本发明在凹槽隔离结构内部设置金属电极，该隔离金属电极连接负电源(或零电位)，通过改变凹槽结构的形状，绝缘层介质在不同位置的厚度和形状，凹槽内形成的金属电极的数目和位置，以及不同金属电极的电位来调整所述隔离结构产生的反向电场，以此影响高压器件与低压器件之间的电场分布，达到抑制高低压器件间串扰现象的作用。本发明的有益效果：有效抑制高低压器件之间的串扰现象，占据面积小，成本较低。
Description
技术领域
本发明属于半导体功率集成电路技术领域，特别涉及一种应用于集成电路高低压隔离的反向电场耦合隔离结构。
背景技术
氮化镓是第三代宽禁带半导体的代表之一，正受到人们的广泛关注，其优越的性能主要表现在：高的临界击穿电场(～3.5×106V/cm)、高电子迁移率 (～2000cm2/V·s)、高的二维电子气(2DEG)浓度(～1013cm-2)、高的高温工作能力。GaN材料的禁带宽度高达3.4eV，3倍于Si材料的禁带宽度，2.5倍于GaAs 材料，半导体材料的本征载流子浓度随禁带宽度和温度的增加而呈指数增长，因此，在一定的温度范围内，其半导体材料禁带宽度越大，便拥有越小的本征载流子浓度，这可以使器件具有非常低的泄漏电流。另外，氮化镓(GaN)材料化学性质稳定、耐高温、抗腐蚀，在高频、大功率、抗辐射应用领域具有先天优势。基于AlGaN/GaN异质结的高电子迁移率晶体管(HEMT)(或异质结场效应晶体管HFET，调制掺杂场效应晶体管MODFET)在半导体领域已经取得广泛应用。该类器件具有反向阻断电压高、正向导通电阻低、工作频率高等特性，因此可以满足系统对半导体器件更大功率、更高频率、更小体积工作的要求。
AlGaN/GaN HEMT器件因其独特的二维电子气结构和材料优势在650V耐压量级的高频开关电源领域具有极大的应用潜力，但由于电路中的寄生参数影响，硅功率驱动的频率限制以及GaN工艺发展尚不成熟等原因，并不能很好的发挥出AlGaN/GaN HEMT器件的性能优势。随着GaN-on-Si工艺的发展，单片集成式的GaN功率电路由于其低寄生参数，高功率密度和高频高效等显著优势而引发关注，全GaN单片集成功率变换器通常包含栅极驱动、PWM控制器和保护电路等功能模块，将功率器件和逻辑器件集成在同一块GaN-on-Si的衬底上可以有效降低寄生效应。但在高速开关状态下，高压器件会影响低压器件产生串扰电压和串扰电流，尤其是对电压电流信号变化敏感的逻辑器件，串扰电流会影响低压逻辑器件的工作点，而串扰电压更是有可能导致低压逻辑器件出现误触发等现象，干扰整个电路的正常工作状态，因此在全GaN单片集成电路中器件隔离或模块隔离都是必须的。
由于在以AlGaN/GaN HEMT为基础器件结构的集成电路较难利用PN结隔离，主要采用槽隔离结构，而为了抑制器件间串扰影响，槽隔离结构的宽度通常被扩大到上百微米，十分不利于高功率密度GaN功率ICs的制作。基于此， GaN-on-SOI结构被提出，该结构的Si衬底上生长了一层氧化层，通过将器件用氧化层半包裹的方式使得器件之间的串扰效应几乎完全被抑制，但GaN-on-SOI 技术尚不成熟，并且会带来热阻上升等副作用影响器件的性能和可靠性。也有人提出通过调整衬底偏压来抑制串扰效应和背栅效应，然而功率器件和逻辑器件对衬底偏压的要求是不同的，因此在含有不同电压量级器件的同一个衬底上采取全局衬底电势调整也是不现实的。
发明内容
本发明所要解决的是GaN集成电路中高低压器件之间的串扰隔离问题，提出了利用反向电场耦合隔离结构来抑制高压器件对低压器件的串扰影响，与其他隔离方案相比，本发明具有成本较低，占用芯片面积较小等优点。本发明提出的反向电场耦合(InvertedE-field Decoupling)隔离结构来抑制高压器件对低压器件产生的串扰影响，反向电场耦合隔离结构主要应用在GaN单片集成电路中的高低压器件隔离方面，其结构和应用场景如图1和图2所示，本发明通过反向电场耦合隔离结构在高压器件与低压器件之间形成一个反向电场，减小高压器件漏极对低压器件源级和栅极的电场影响，由此避免串扰导致的低压器件漏电流或误开启的现象出现，同时本发明可调整所述反向电场耦合隔离结构的凹槽形状、电极形状以及电位来改变高低压器件之间的电场分布，得到更佳的隔离效果，而采用反向电场耦合隔离结构所需要的凹槽宽度远小于传统槽隔离结构，可进一步缩小GaN集成电路的面积并提高GaN功率ICs的功率密度。
本发明的技术方案是：
一种应用于集成电路高低压隔离的反向电场耦合(Inverted E-filedDecoupling, 简称IED)隔离结构，所述集成电路为将高压器件和低压器件集成在同一衬底上，所述隔离结构包括凹槽09、绝缘层07和金属电极08；所述凹槽09沿垂直方向由集成电路上表面延伸至集成电路缓冲层中；绝缘层07覆盖凹槽09的底部和侧面，并沿集成电路表面向两侧延伸至分别与高压器件的漏极和低压器件的源极接触；金属电极08填充与凹槽09内，并通过绝缘层07与集成电路隔离，金属电极08与负电源相连；所述隔离结构在高压器件与低压器件之间形成一个反向电场，从而减小高压器件漏极对低压器件源级和栅极的电场影响。
进一步的，所述隔离结构所产生的反向电场强度和分布，通过凹槽09的形状和/或绝缘层07的厚度和/或金属电极08的数量进行调整；多个金属电极08 之间通过绝缘层07隔离。
上述方案中，通过调整反向电场，用于影响器件之间的电场耦合，达到抑制器件间串扰现象的作用。
进一步的，所述凹槽09的形状为矩形、梯形、V字型和T字形中的一种。
上述方案中，凹槽09的形状还可以是不对称或者不规则的，例如凹槽结构 09为不对称梯形，高压器件10侧的倾斜度较小，低压器件20侧的倾斜度较大，又例如凹槽结构09为不规则T字形，T字形状下方的延伸向低压器件20侧偏移。
进一步的，所述绝缘层07在靠近高压器件一侧的厚度大于靠近低压器件一侧的厚度。
进一步的，所述绝缘层07底部的厚度，从靠近高压器件一侧到低压器件一侧递减。
进一步的，所述金属电极08包括第一金属电极和第二金属电极，第一金属电极靠近高压器件10一侧，第二金属电极靠近低压器件20一侧，第一金属电极电位为零，第二金属电极电位为负。
进一步的，所述金属电极08包括第一金属电极和第二金属电极，第一金属电极靠近高压器件10一侧，第二金属电极靠近低压器件20一侧，第一金属和第二金属电极电位均为负，且第一金属电极的电位大于第二金属电极的电位。
所述反向耦合隔离结构应用于集成电路中功率器件与逻辑器件或高压器件与低压器件之间，可完全环绕功率器件或高压器件，或只覆盖高压器件与低压器件相邻部分的隔离区，其作用为抑制高低压器件间的串扰现象。
所述绝缘层介质07采用SiO2、Si3N4、AlN、Al2O3、MgO、Sc2O3、HfO2 或聚酰亚胺等高低κ介质、铁电及无机材料中的一种。
本发明的有益效果为相对于传统结构，该结构不需要几十甚至上百微米的宽度即可有效抑制高低压器件之间的串扰影响，根据TCAD仿真结果显示，该结构宽度在5微米以内，深度在0.5微米以内即可有效抑制串扰效应，由此可进一步提高功率集成电路的功率密度，而相对于GaN-on-SOI工艺，该结构成本较低，没有热阻增加等副作用。
附图说明
图1为本发明的非限制性结构示意图。
图2为本发明在集成电路中的应用场景示意图。
图3为本发明的工作原理示意图，其中，(a)为当IED金属电极电位为0V 时高低压器件之间的电场分布图，(b)为当IED金属电极电位为-30V时高低压器件之间的电场分布图。
图4显示本发明在不同负电压条件下的泄漏电流变化。
图5显示本发明在不同负电压条件下高压器件对低压器件栅极串扰电压的变化。
图6显示本发明在IED金属电极电位分别为0V、-30V时与传统隔离结构的电容对比。
图7为本发明在器件制造工艺流程中外延片示意图，由下至上包括衬底01，三族氮化物半导体缓冲层02，三族氮化物半导体沟道层03，三族氮化物半导体势垒层04，P型氮化物半导体层05。
图8为本发明在器件制造工艺流程中刻蚀P型氮化物半导体层05形成栅极P 型帽层后的示意图。
图9为本发明在器件制造工艺流程中淀积欧姆接触层形成有源区06后的结构示意图。
图10为本发明在器件制造工艺流程中刻蚀异质结及三族氮化物半导体缓冲层02形成器件间凹槽09后的结构示意图。
图11为本发明在器件制造工艺流程中生长绝缘层介质并在有源区及栅极处开孔后的结构示意图。
图12为本发明在器件制造工艺流程中淀积肖特基接触层形成栅极金属电极和IED金属电极08后的结构示意图。
图13为本发明其中一种非限制性梯形结构示意图。
图14为本发明其中一种非限制性不对称梯形结构示意图。
图15为本发明其中一种非限制性T字形结构示意图。
图16为本发明其中一种非限制性不对称T字形结构示意图。
图17为本发明其中一种非限制性不规则IED金属结构示意图。
图18为本发明其中一种非限制性双IED金属电极结构示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图1所示为本发明的一种非限制性反向电场耦合隔离结构示意图，以氮化物高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)为例来示范该反向电场耦合隔离结构在集成电路中的位置，隔离结构为本发明主体结构，器件结构可不限于HEMT器件，本发明也可应用于其他器件类型的GaN基、Si基或SiC基集成电路中。该隔离结构位于两器件之间，器件10为高压器件，器件 20为低压器件，高压器件10与低压器件20之间存在一个凹槽结构09，其深度延伸至三族氮化物半导体缓冲层02，以达到阻断器件之间的二维电子气的效果，且该凹槽09的形状不限制为矩形；凹槽结构09上覆盖一层绝缘层介质07，该绝缘层介质07的厚度及形状不限制为示例图中的结构，根据电场调整的需求绝缘层介质07在不同位置可有不同的厚度和形状；在绝缘层介质07上覆盖金属电极08，其特征在于该金属电极08与负电源(或零电位)相连，金属电极08的数目和位置不限制为示例图的结构。
所述反向电场耦合隔离结构最佳应用场景为GaN集成电路的高低压隔离，由于AlGaN/GaN HEMT器件的独特结构，使得由AlGaN/GaN HEMT结构构成基础元器件的GaN集成电路无法使用常规Si基集成电路中的PN结隔离，而通常采用槽隔离结构，但槽隔离结构对高低压之间串扰现象的抑制作用较差，往往需要足够宽度和深度的凹槽结构来隔绝高压器件对周围器件的影响，而这需要牺牲较大电路面积，降低了GaN集成电路的面积使用率和单位面积功率密度。本发明则在槽隔离结构内部设置电极，将该隔离电极连接负电源(或零电位)，通过改变凹槽结构09的形状，绝缘层介质07在不同位置的厚度和形状，凹槽内形成的金属电极08的数目和位置，以及不同金属电极08的电位来调整该隔离结构所产生的反向电场，以此影响器件之间的电场耦合，达到抑制器件间串扰现象的作用。根据不同的应用场景或隔离需求调整本发明结构，不同结构的IED隔离电极在高压器件和低压器件之间产生不同的反向电场，这些相应的反向电场所产生的耦合作用改变高低压器件之间的电场分布，进而抑制高压器件对低压器件的电场串扰影响，降低器件之间的漏电和对低压器件栅极电压的串扰影响。由此在较窄的宽度和较小的深度条件下，该反向电场耦合隔离结构也能很好地抑制高低压器件间的串扰效应，进一步缩减GaN集成电路的面积。
如图2所示为所述隔离结构在整个集成电路中的应用场景之一，所述隔离结构的作用是抑制高压器件对低压器件的串扰影响，因此所述隔离结构可环绕在集成电路中高压功率器件以及逻辑器件中的高压器件外围，而隔离结构则通过金属连线与电路中的负电源相连，图2中的双重方框代表所述隔离结构的整个金属连线；根据具体的电路设计，所述隔离结构也可不完全环绕高压器件，仅覆盖高压器件与低压器件相邻部分的隔离区域。
通过TCAD仿真软件，设计了Lgd＝14μm的650V量级器件和Lgd＝6μm的 100V量级器件模拟GaN集成电路中的两种高压器件，Lgd＝3μm、耐压为30V的 GaN器件模拟GaN集成电路中的逻辑器件，在100V/30V高低压器件隔离仿真中隔离凹槽宽1.5μm，深0.5μm，650V/30V高低压器件隔离仿真中隔离凹槽宽 4μm，深0.5μm。
耐压仿真中的隔离结构如图3所示，图3(a)、(b)分别为所述隔离结构电极电压为0V和-30V时高压器件漏极与低压器件源极以及所述隔离结构电极之间的电场线分布。传统隔离结构下，由高压器件漏极所产生的电场线终止于高压器件的源极和低压器件的源极、栅极，例如在隔离电极电压为0V时图3(a)所示，高压器件漏极所产生的电场线部分终止于右侧低压器件的源极，并与低压器件的源极、栅极有较强的电场耦合，由此导致高低压器件之间的串扰电流和串扰电压，影响电路的正常工作。而在隔离电极电压为-30V时图3(b)所示，低压器件源极与所述隔离结构电极之间产生方向相反的电场EIED，高压器件漏极所产生的电场线被部分吸引至IED结构，高压器件漏极与低压器件源极与栅极的电场耦合程度降低，从而抑制了器件之间的漏电流和串扰电压影响。
图4为650V/30V高低压隔离耐压仿真中，不同IED负电压条件下高压器件 10漏极电流与低压器件20源极电流的对比，其中Is2即为器件之间的泄露电流，表征该隔离结构抑制器件间串扰电流的能力。从图中可看出，随着IED负电压绝对值的增大，Is2泄露电流量级在逐渐减小，当|V-|≥5V后的Is2电流则超过图像中所能显示的数据范围，说明IED隔离结构对高低压器件间串扰电流有明显的抑制效果，同时可通过调整IED电压改变器件隔离耐压大小。
图5则显示了IED隔离结构对串扰电压的抑制作用。VG2代表低压器件的栅极电压，VG2th代表低压器件的阈值电压，ΔVG2＝VG2-VG2th，ΔVG2>0说明高压器件在低压器件栅极引起的串扰电压过大导致了器件误开启，只有当ΔVG2≤0才能避免低压器件的误开启。从图中可看出，传统凹槽隔离结构下650V/30V以及 100V/30V隔离耐压仿真中低压30V器件栅极上的串扰电压都超过栅极阈值电压，导致误开启，而IED隔离结构在V-＝0V时就有明显的抑制串扰电压的作用， 100V/30V高低压器件隔离仿真中IED隔离结构在V-＝0V时就已经极大减小串扰电压，避免了误开启，650V/30V高低压器件隔离仿真中IED隔离结构在V-＝-15V 时ΔVG2＝0，避免了误开启，并且通过增加|V-|负电压，串扰电压逐渐减小，低压器件误开启的可能性越小，电路正常工作的安全系数越高。
图6为采用TCAD AC混合模式仿真得到的传统隔离结构与所述IED隔离结构电容结果对比，高压器件漏极的电压扫描范围为350V，AC小信号频率模拟为1MHz，CD1-S2代表高压器件漏极与低压器件源极之间的耦合电容，CD1-G2代表高压器件漏极与低压器件栅极之间的耦合电容。图中显示，相较于传统隔离结构 (即w/o IED)，设置V-＝0V的所述IED隔离结构CD1-S2下降约66％，CD1-G2下降约23％，在此基础上，V-＝-30V的IED隔离结构的CD1-S2与CD1-G2又下降了约 2％的大小。IED结构的引入可有效减小高压器件与低压器件间的串扰电容，从而降低电路高频工作模式下高压器件对低压器件的串扰电流和串扰电压影响。
图7至图12为本发明其中一种示例结构的主要工艺流程。图7为制造P-GaN HEMT器件的外延片剖面图，图8为使用台面刻蚀P型氮化物半导体层05后形成栅极处P型帽层的结构剖面图，图9为淀积欧姆接触层形成高压器件10和低压器件20有源区06后的结构剖面图，图10为刻蚀异质结和部分三族氮化物半导体缓冲层02在高压器件10与低压器件20之间形成凹槽09后的剖面图，图 11为淀积绝缘层介质07，并通过湿法刻蚀或干法刻蚀技术刻穿绝缘层介质07后，暴露有源区和栅极接触区域后的结构剖面图，所述绝缘层介质07可采用SiO2、 Si3N4、AlN、Al2O3、MgO、Sc2O3、HfO2或聚酰亚胺等高低κ介质、铁电及无机材料中的一种，图12则为在栅极和凹槽隔离淀积肖特基金属后形成栅极金属电极和IED金属电极08后的结构剖面图。
图13至图18显示了其他几种非限制性反向电场耦合隔离结构。其他非限制性反向电场耦合隔离结构内的IED电极金属与栅极金属相同，通过改变IED隔离结构的凹槽09形状、绝缘层介质07的厚度和形状或IED电极电位即可调整 IED隔离周围的电场分布，影响高压器件10漏极与低压器件20源极、栅极之间的电场分布，通过反向电场耦合抑制高低压器件间的电场串扰现象。
图13和图15中IED隔离结构的凹槽结构09为对称形状，而图14和图16 中的凹槽结构09分别为非对称形状的梯形结构和T字形结构，图14中隔离凹槽09位于低压器件20侧的倾斜度更高，图16中T字形下方延伸更靠近低压器件20，这两种非对称结构相较于对称结构，在同样的IED电极电压下，对低压器件20侧的电场分布影响会更加明显。
图17则显示了一个不规则形状的IED金属电极，靠近高压器件10侧的绝缘层介质07侧墙更厚，且凹槽09底部绝缘层介质07的厚度从高压器件10侧向低压器件20侧逐渐减小。由于高压器件10的漏极一般处在高压状态，因此靠近高压器件10侧的IED隔离结构受到的电场强度与低压器件20侧的相比更强，更容易产生缺陷甚至被击穿产生泄漏电流，因此加厚高压器件10侧的绝缘层介质 07的厚度可有效提高靠近高压器件10侧IED隔离结构的可靠性，而为了不影响 IED隔离结构的反向电场对低压器件20侧电场的耦合作用，因此低压器件20侧的绝缘层介质07较薄。
图18显示了一种非限制性双电极IED隔离结构，该结构有两个IED金属电极，靠近高压器件10侧为第一金属电极，靠近低压器件20侧为第二金属电极。两个金属电极连接电位可不相同，靠近高压器件10侧的第一金属电极电位VH-可为零电压或高于VL-的负电压，靠近低压器件20侧的第二金属电极电位更负，其反向电场作用更明显，VH-电位较高，靠近高压器件10，可以减小此处的电场强度，提高IED隔离结构的可靠性。
Claims (5)
1.一种应用于集成电路高低压隔离的反向电场耦合隔离结构，所述集成电路为将高压器件(10)和低压器件(20)集成在同一衬底上，其特征在于，所述隔离结构包括凹槽(09)、绝缘层(07)和金属电极(08)；所述凹槽(09)沿垂直方向由集成电路上表面延伸至集成电路缓冲层中；绝缘层(07)覆盖凹槽(09)的底部和侧面，并沿集成电路表面向两侧延伸至分别与高压器件(10)的漏极和低压器件(20)的源极接触；金属电极(08)填充于凹槽(09)内，并通过绝缘层(07)与集成电路隔离，金属电极(08)与负电源相连；所述隔离结构在高压器件(10)与低压器件(20)之间形成一个反向电场，从而减小高压器件漏极对低压器件源极和栅极的电场影响；所述金属电极(08)包括第一金属电极和第二金属电极，第一金属电极靠近高压器件(10)一侧，第二金属电极靠近低压器件(20)一侧，第一金属电极电位为零，第二金属电极电位为负。
2.根据权利要求1所述的一种应用于集成电路高低压隔离的反向电场耦合隔离结构，其特征在于，所述隔离结构所产生的反向电场强度，通过凹槽(09)的形状和/或绝缘层(07)的厚度和/或金属电极(08)的数量进行调整；多个金属电极(08)之间通过绝缘层(07)隔离。
3.根据权利要求2所述的一种应用于集成电路高低压隔离的反向电场耦合隔离结构，其特征在于，所述凹槽(09)的形状为矩形、梯形、V字型和T字形中的一种。
4.根据权利要求3所述的一种应用于集成电路高低压隔离的反向电场耦合隔离结构，其特征在于，所述绝缘层(07)在靠近高压器件(10)一侧的厚度大于靠近低压器件(20)一侧的厚度。
5.根据权利要求4所述的一种应用于集成电路高低压隔离的反向电场耦合隔离结构，其特征在于，所述绝缘层(07)底部的厚度，从靠近高压器件(10)一侧到低压器件(20)一侧递减。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110264250.6A CN113054004B (zh) | 2021-03-11 | 2021-03-11 | 一种应用于集成电路高低压隔离的反向电场耦合隔离结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110264250.6A CN113054004B (zh) | 2021-03-11 | 2021-03-11 | 一种应用于集成电路高低压隔离的反向电场耦合隔离结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113054004A CN113054004A (zh) | 2021-06-29 |
| CN113054004B true CN113054004B (zh) | 2022-08-23 |
Family
ID=76511546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110264250.6A Active CN113054004B (zh) | 2021-03-11 | 2021-03-11 | 一种应用于集成电路高低压隔离的反向电场耦合隔离结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113054004B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1585171A1 (en) * | 2004-04-07 | 2005-10-12 | Andrea Pizzarulli | An SOI circuit having reduced crosstalk interference and a method for forming the same |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109886A (ja) * | 1991-10-17 | 1993-04-30 | N M B Semiconductor:Kk | フイールドシールド分離構造の半導体装置およびその製造方法 |
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| JPH1131742A (ja) * | 1997-07-14 | 1999-02-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6781212B1 (en) * | 1998-08-31 | 2004-08-24 | Micron Technology, Inc | Selectively doped trench device isolation |
| EP1253634A3 (en) * | 2001-04-26 | 2005-08-31 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2006229014A (ja) * | 2005-02-18 | 2006-08-31 | Renesas Technology Corp | 半導体装置の製造方法 |
| US20060202299A1 (en) * | 2005-03-14 | 2006-09-14 | Win Semiconductors Corp. | Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer |
| CN100547792C (zh) * | 2007-09-26 | 2009-10-07 | 东南大学 | 等离子平板显示器驱动芯片结构及其制备方法 |
| US20100181639A1 (en) * | 2009-01-19 | 2010-07-22 | Vanguard International Semiconductor Corporation | Semiconductor devices and fabrication methods thereof |
| CN101950747A (zh) * | 2010-09-14 | 2011-01-19 | 电子科技大学 | 高抗辐照cmos半导体集成电路及制备方法 |
| US9362272B2 (en) * | 2012-11-01 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral MOSFET |
| TWI528525B (zh) * | 2013-09-03 | 2016-04-01 | 瑞昱半導體股份有限公司 | 金屬溝渠減噪結構及其製造方法 |
| US10699963B2 (en) * | 2017-08-31 | 2020-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure with isolation feature |
| CN107731732A (zh) * | 2017-11-03 | 2018-02-23 | 上海新储集成电路有限公司 | 一种深沟槽隔离结构 |
| CN107910364B (zh) * | 2017-11-14 | 2020-07-31 | 电子科技大学 | 一种逆阻型氮化镓器件 |
| US10985269B2 (en) * | 2019-04-05 | 2021-04-20 | Stmicroelectronics S.R.L. | Two-dimensional electron gas (2DEG)-confined devices and methods |
| CN110556388B (zh) * | 2019-09-07 | 2022-01-25 | 电子科技大学 | 一种可集成功率半导体器件及其制造方法 |
-
2021
- 2021-03-11 CN CN202110264250.6A patent/CN113054004B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1585171A1 (en) * | 2004-04-07 | 2005-10-12 | Andrea Pizzarulli | An SOI circuit having reduced crosstalk interference and a method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113054004A (zh) | 2021-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535763B2 (en) | Enhancement-mode III-nitride devices | |
| US9831315B2 (en) | Semiconductor devices with field plates | |
| US9293538B2 (en) | Diode having trenches in a semiconductor region | |
| JP7411790B2 (ja) | 窒化ガリウムデバイス及びその駆動回路 | |
| CN104157691B (zh) | 一种半导体器件及其制造方法 | |
| JP2016511544A (ja) | 半導体デバイスの電極及びその製造方法 | |
| US20200287536A1 (en) | Power semiconductor device with a series connection of two devices | |
| JP2014511032A (ja) | 半導体デバイスの電極構造 | |
| US9660047B2 (en) | Method for forming semiconductor components having self-aligned trench contacts | |
| US20220344485A1 (en) | Gallium Nitride Device, Switching Power Transistor, Drive Circuit, and Gallium Nitride Device Production Method | |
| CN107978639A (zh) | 功率半导体器件的高电压终止结构 | |
| EP3539159B1 (en) | Semiconductor devices with multiple channels and three-dimensional electrodes | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| CN113054004B (zh) | 一种应用于集成电路高低压隔离的反向电场耦合隔离结构 | |
| CN116544232A (zh) | 一种单片集成续流二极管的垂直型iii族氮化物晶体管及其制备方法 | |
| US20100301490A1 (en) | Profiled contact for semiconductor device | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| CN114497209A (zh) | 晶体管和制造晶体管的方法 | |
| KR20200039235A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113725215A (zh) | 一种具有隔离结构的氮化镓集成电路 | |
| JP2023090486A (ja) | 半導体装置 | |
| CN102810563A (zh) | 横向沟槽mesfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |