DE10324606B4 - Herstellungsverfahren für Speicherzellen mit Kragenisolationsschichten - Google Patents

Herstellungsverfahren für Speicherzellen mit Kragenisolationsschichten Download PDF

Info

Publication number
DE10324606B4
DE10324606B4 DE10324606A DE10324606A DE10324606B4 DE 10324606 B4 DE10324606 B4 DE 10324606B4 DE 10324606 A DE10324606 A DE 10324606A DE 10324606 A DE10324606 A DE 10324606A DE 10324606 B4 DE10324606 B4 DE 10324606B4
Authority
DE
Germany
Prior art keywords
trench
collar
layer
resist
bottle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10324606A
Other languages
English (en)
Other versions
DE10324606A1 (de
Inventor
Rolf Dr. Weis
Helmut Horst Dr. Tews
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10324606A1 publication Critical patent/DE10324606A1/de
Application granted granted Critical
Publication of DE10324606B4 publication Critical patent/DE10324606B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen von Speicherzellen mit Kragenisolationsschichten, welche den oberen Bereich des Grabens mit vertikaler Zelle und aktivem Bereich von der vergrabenen Platte isolieren, um den Raum zu eliminieren, welcher normalerweise durch einen Abschlusskragen erfordert wird, umfassend:
a) Ätzen eines tiefen Grabens (DT) in einem Substrat, über welchem ein strukturierter Padstapel positioniert wird, wobei der strukturierte Padstapel als eine Maske dient;
b) Ablagern einer Siliziumnitrid-Schicht (10) als Opferkragen in einem oberen Bereich des Grabens;
c) Ausführen einer Ätzung unterhalb des Opferkragens zum Ausbilden einer flaschenförmigen Struktur (11) in einem unteren Bereich des Grabens;
d) Ausbilden einer Oxid-Schicht (12), Ausbilden einer Nitrid-Schicht (13) über der Oxid-Schicht (12), Ablagern einer Resistfüllung (14) und Bewirken einer Einsenkung der Resistfüllung (14), so daß die Tiefe der Einsenkung des Resists (14) unterhalb des oberen Endes der gebildeten flaschenförmigen Struktur (11) liegt;
e) Ausführen einer Nitrid-Ätzung, gefolgt von einem Entfernen des...

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. GEBIET DER ERFINDUNG
  • Die Erfindung betrifft einen Verfahrensablauf zur Herstellung von Speicherzellen mit Kragenisolationsschichten für ungefähr um 45 Grad gedrehte Grabenzellen mit schmalen Zwischenräumen zwischen den flaschenförmigen Strukturen, wodurch der Raum eingespart wird, welcher durch einen Abschlusskragen erfordert wird (dies kann das RIE-Verfahren des Kragens mit einschließen). Insbesondere umfaßt das Verfahren der Erfindung das Ätzen eines Grabens, das Ausbilden eines Opferkragens zur Herstellung einer dünnen Nitrid-Schicht im oberen Bereich des Grabens und das Ätzen der flaschenförmigen Ausformung im Graben. Die Erfindung ist insbesondere für DRAMs (Dynamic Random Access Memories, dynamische Schreib-/Lesespeicher) nützlich.
  • 2. BESCHREIBUNG DES STANDS DER TECHNIK
  • Das US-Patent Nr. 6,326,261 offenbart ein Herstellungsverfahren für einen Kondensator in einem tiefen Graben. Nach verschiedenen Verfahrensschritten, welche das Ausbilden eines tiefen Grabens 38 umfassen, wird eine Siliziumnitrid-Schicht 40 auf dem Substrat 32 abgelagert. Nachfolgend füllt eine Fotoresistschicht 42 den tiefen Graben 38 auf, wobei die Oberfläche der Fotoresistschicht 42 auf die oberen Enden des tiefen Grabens 38 justiert ist. Darin bedeckt die Siliziumnitrid-Schicht 40 sowohl die Oberflächen des Padstapels 34 als auch des tiefen Grabens 38 einheitlich. Nach dem Einbrennen der Fotoresistlösung wird ein Sauerstoffplasma verwendet, um den eingebrannten Fotoresist zur Ausbildung einer Fotoresistschicht 42 mit einer geeigneten Dicke zurückzuätzen. Zur Entfernung der Siliziumnitrid-Schicht 40, welche nicht durch die Fotoresistschicht 42 bedeckt ist, und zur Freilegung des Substrats 32 im oberen Bereich des tiefen Grabens 38 wird eine Nassätzung durchgeführt. Nach der Entfernung der Fotoresistschicht 42 wird ein Hochtemperaturoxidationsverfahren, wie beispielsweise ein schnelles thermisches Verfahren, welches in einer feuchten Umgebung arbeitet, durchgeführt, um gleichzeitig einen ersten Oxid-Film (nicht gezeigt) auf die Oberfläche der Siliziumnitrid-Schicht 40 und einen zweiten Oxid-Film auf das freigelegte Substrat 32 im oberen Bereich 43 des tiefen Grabens 38 aufzuwachsen. Der zweite Oxid-Film, auch Kragen-Oxid 46 genannt, wird zur Reduzierung von parasitärem Reststrom aus dem tiefen Graben 38 ausgebildet. (8 bis 10; Spalte 3, Zeile 40, Spalte 4, Zeile 9).
  • Im US-Patent Nr. 6,194,755 wird eine Salicid-Füllung mit geringem Widerstand für Grabenkondensatoren offenbart. 1(a) zeigt eine Querschnittsansicht einer flaschenförmigen Ausgangsstruktur 10 eines Grabens. Der schmale obere Bereich 16a enthält vorzugsweise einen Oxid-Kragen 22, welcher durch lokale Oxidation von Silizium (LOCOS) ausgebildet werden kann (Spalte 3, Zeile 18 bis 20).
  • Das US-Patent 6,025,245 offenbart ein Verfahren zur Ausbildung eines Grabenkondensators mit einer Schutz-Seitenwand aus Siliziumnitrat. Eine Siliziumnitrid-Schicht 202 wird auf dem Siliziumsubstrat 201 ausgebildet. Dann wird eine dicke Oxid-Schicht 203 auf der Siliziumnitrid-Schicht 202 ausgebildet und zum Definieren eines Bereichs eines tiefen Grabens strukturiert. Die dicke Oxid-Schicht 203 wird dann entfernt. Eine Tetraethylorthosilikat-(TEOS)-Oxid-Schicht 204 wird im Bereich 200 des tiefen Grabens und auf der Siliziumnitrid-Schicht 202 ausgebildet. Die TEOS-Oxid-Schicht 204 wird einer Ätzung zum Bilden einer Einsenkung unterzogen. Bei dieser Ätzung wird ein Abschnitt des Silizium-Substrats 201 im Bereich 200 des tiefen Grabens freigelegt, um eine Seitenwand des Grabens auszubilden. Es wird eine thermische Oxidation zur Ausbildung eines Kragen-Oxids 205 auf dem freigelegten Silizium-Substrat 201 durchgeführt. (2 bis 4; Spalte 3, Zeilen 5 bis 46).
  • Ein Verfahren zum Ausbilden eines hemisphärisch strukturierten Kondensators wird im US-Patent 6,159,874 offenbart. Nach verschiedenen Verfahrensschritten, welche die Ausbildung eines Grabens 22 umfassen, wird anschließend eine dünne Siliziumdioxid-Schicht 24 auf den Wänden 23 des Grabens 22 aufgewachsen, um die Wände 23 zu passivieren und zu schützen. Danach wird eine Siliziumnitrid-Schicht 26 über der Siliziumdioxid-Schicht 24 abgelagert und unter Verwendung herkömmlicher, photolithographischer chemischer Ätzverfahren derartig geätzt, daß die Siliziumnitrid-Schicht 26 nur einen unteren Abschnitt 28 des Grabens 22 bedeckt. Ein oberer Abschnitt 30 des Grabens 22 bleibt von der Siliziumnitrid-Schicht 26 unbedeckt. Ein Kragen 32 wird dann durch lokale Oxidation von Silizium (LOCOS) im oberen Abschnitt 30 des Grabens 22 durch ein herkömmliches LOCOS-Verfahren ausgebildet, welches hier die thermische Oxidation des Silizium-Substrats 10 ist, welches den oberen Abschnitt 30 des Grabens 22 umgibt. (2C bis 2E; Spalte 3, Zeile 29 bis 48).
  • Das US-Patent 5,656,535 offenbart ein Verfahren für einen Speicherknoten für auf tiefen Graben basierenden DRAMs. Nach einigen Verfahrensschritten, welche die Ausbildung eines Grabens 18 umfassen, oxidiert ein Verfahren zur Reoxidation eines Knotens das Knotendielektrikum 20, welches im tiefen Graben 18 verblieben ist, und bringt ein Kragen-Oxid 24 auf. Das Verfahren zur Reoxidation des Knotens verwendet eine thermische Nassoxidation, um das Kragen-Oxid 24 entlang der Seitenwand 19 des tiefen Grabens in einer Dicke von ungefähr 50 nm aufzuwachsen. (4 und 5; Spalte 3, Zeile 37 bis 45).
  • Im US-Patent 6,008,103 wird ein Verfahren zur Ausbildung von Grabenkondensatoren in einem integrierten Schaltkreis offenbart. Nachdem der Graben geätzt worden ist, wird das Innere des Grabens mit einer geeigneten Linerschicht 704 (z.B. einer Nitrid-Schicht) überzogen. Die Linerschicht wird unter Verwendung eines Verschlussverfahrens durch ein Fotoresist so zurückgeätzt, daß der verbleibende Nitrid-Liner wenigstens den Bereich innerhalb des Grabens bedeckt, in dem schließlich die vergrabene Platte ausgeformt wird. Ein geeignetes Verschlussverfahren durch das Fotoresist zur Erleichterung der Ätzung des Liners kann das Auffüllen des Grabens mit Fotoresist (706 in 7A) und anschließendes Zurückätzen des Fotoresists innerhalb des Grabens auf ungefähr die Ebene des oberen Endes der künftig vergrabenen Platte umfassen, um einen Fotoresistverschluss darin auszubilden (706A in 7B). Danach wird ein Verfahren Ätzung des Liners zur Entfernung des Linermaterials innerhalb des Grabens durchgeführt, welches nicht durch den Fotoresistverschluss bedeckt ist. Das Linermaterial, welches durch den Fotoresistverschluss am Boden des Grabens geschützt ist, wird während des Verfahrens zur Ätzung des Liners im Wesentlichen nicht angegriffen. Die ungeätzte Linerschicht wird in 7B als die Linerschicht 704A gezeigt. Danach kann der Fotoresistverschluss selbst entfernt werden, wobei ein Linerüberzug zurückbleibt, welcher den Abschnitt des Inneren des Grabens bis hinauf zur Ebene des (jetzt entfernten) Fotoresistverschlusses bedeckt. Der Silizium-Bereich im Graben, wo der Kragen ausgebildet werden soll (Bereich 710 in 7B), wird durch das Linermaterial nicht bedeckt. Dementsprechend wird das Silizium-Material im Bereich 710 der 7B nachfolgend in einem Oxidationsschritt zur Ausbildung des Oxid-Kragens (unter Verwendung beispielsweise entweder eines Nass- oder eines Trockenoxidationsverfahrens) oxidiert. (7A bis 7C; Spalte 5, Zeile 12 bis Spalte 6, Zeile 41).
  • In der US 2002/0036310 A1 ist ein Speicherkondensator und eine Verfahren zur Herstellung des Speicherkondensators beschrieben. Der Speicherkondensator ist in einem flaschenförmigen Graben im Substrat eines Halbleiterwafers gebildet. Der flaschenförmige Graben hat einen weit auseinenderliegenden unteren und einen nahe beieinander liegenden oberen Bereich. Eine äußere Elektrode wird im unteren Teil des unteren Bereiches gebildet. Auf den Seitenwänden des Grabens wird im unteren Teil des unteren Bereiches eine dielektrische Zwischenschicht gebildet. Eine erste dicke Isolationsschicht wird benachbart zur dielektrischen Zwischenschicht in einem oberen Teil des unteren Bereiches gebildet. Eine zweite dünne Isolationsschicht wird benachbart zur ersten Isolationsschicht auf den Seitenwänden des Grabens im oberen Bereich gebildet. Eine innere Elektrode füllt den Graben im wesentlichen vollständig auf.
  • Es gibt einen Bedarf in der Technik der Herstellung von DRAM-Zellen, bei welchen ein Metalloxid-Halbleiter-(MOS)-Transistor mit einem Kondensator verbunden ist, für die Bereitstellung eines Verfahrensschemas, welches den oberen Bereich des Grabens mit vertikalen Zellen und aktiven Gebieten von der vergrabenen Platte isoliert, ohne einen zusätzlichen Kragen zu erfordern, so daß im oberen Bereich des Grabens der Grabendurchmesser gleich dem Entwurfmaß ist, wodurch eine maximale Silizium-Dicke im aktiven Gebiet und ein verbesserter Kontakt mit dem Substrat ermöglicht wird, und der Graben wegen des Fehlens einer Abschlusskragenschicht mit einer maximalen Dicke der Grabenfüllung, z.B. polykristallines Silizium, aufgefüllt werden kann.
    •
  • KURZDARSTELLUNG DER ERFINDUNG
  • Es ist deshalb ein Ziel der vorliegenden Erfindung, einen Verfahrensablauf für Speicherzellen und insbesondere für DRAM-Zellen (dynamische Schreib-/Lesespeicher) bereitzustellen, bei welchem der obere Bereich des Grabens mit vertikaler Zelle und aktivem Gebiet von der vergrabenen Platte isoliert ist, so daß kein zusätzlicher Kragen erforderlich ist, im oberen Bereich des Grabens der Grabendurchmesser gleich dem Entwurfmaß ist, wodurch eine maximale Dicke von Silizium im aktiven Gebiet und ein verbesserter Kontakt mit dem Substrat ermöglicht wird, und der Graben wegen des Fehlens einer Abschlusskragen schicht mit einer maximalen Dicke der Grabenfüllung, z.B. polykristallines Silizium, aufgefüllt werden kann, um damit die Optimierung des Widerstands der Grabenfüllung zu ermöglichen.
  • Bei einer bevorzugten Ausführungsform stellt das Verfahren der vorliegenden Erfindung den folgenden Verfahrensablauf für Speicherzellen mit Kragenisolationsschichten bereit:
    • a) Ätzen eines tiefen Grabens (DT) in einem Substrat, über welchem ein strukturierter Padstapel positioniert wird, wobei der strukturierte Padstapel als eine Maske dient;
    • b) Ablagern einer Siliziumnitrid-Schicht als Opferkragen in einem oberen Bereich des Grabens;
    • c) Ausführen einer Ätzung unterhalb des Opferkragens zum Ausbilden einer flaschenförmigen Struktur in einem unteren Bereich des Grabens;
    • d) Ausbilden einer Oxid-Schicht, Ausbilden einer Nitrid-Schicht über der Oxid-Schicht, Ablagern einer Resistfüllung und Bewirken einer Einsenkung der Resistfüllung, so daß die Tiefe der Einsenkung des Resists unterhalb des oberen Endes der ausgebildeten flaschenförmigen Struktur liegt;
    • e) Ausführen einer Nitrid-Ätzung, gefolgt von einem Entfernen des Resists;
    • f) Ausführen einer thermischen Oxidation unter Verwendung der Nitrid-Schicht als eine Maske zum Ausbilden einer geschlossenen Oxid-Schicht auf dem oberen Ende der flaschenförmigen Struktur des Grabens;
    • g) Ausführen eines Nitrid-Entfernens; und
    • h) Ausführen einer Dotierung aus der gasförmigen Phase (GPD), um eine vergrabene Platte auszubilden, so daß die geschlossene Oxid-Schicht eine Isolation zwischen dem aktiven Bereich und der vergrabenen Platte bewirkt.
  • Ersatzweise kann zwischen den Schritten e) und f) unter Verwendung von Dotierung aus der Gasphase eine Dotierung einer in einer p-Wanne vergrabenen Platte bewirkt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 stellt eine Draufsicht auf ein Layout von Gräben mit um 45 Grad gedrehtem Lithografiedruck dar, welches eine maximale Größe der flaschenförmigen Gräben und gleiche Zwischenräume zwischen benachbarten Gräben erzeugt, wobei die typischen Abmessungen 200 bis 250 nm Kantenlänge und 50 nm Zwischenraum betragen.
  • 2 bis 6 zeigen schematisch Ansichten im Querschnitt und in der Draufsicht eines Layouts der DRAM-Zellen während verschiedener Stufen des Herstellungsverfahrens, wobei:
  • 2 eine schematische Querschnittsansicht der Zelle nach dem Ätzen eines tiefen Grabens in einem Substrat, dem Ablagern einer Siliziumnitrid-Schicht als Opferkragen in einem oberen Bereich des Grabens und dem Ausführen einer flaschenförmigen Ätzung unterhalb des Opferkragens zeigt;
  • 3 eine schematische Querschnittsansicht der Zelle aus 2 nach Ausbilden einer Oxid-Schicht, Ausbilden einer Nitrid-Schicht über der Oxid-Schicht, Ablagern einer Resistfüllung und Bewirken einer Einsenkung der Resistfüllung, so daß die Tiefe der Einsenkung unterhalb des oberen Endes der Flasche liegt, zeigt;
  • 4 eine schematische Querschnittsansicht der Zelle aus 3 zeigt, nachdem die Struktur aus 3 einer Nitrid-Ätzung, gefolgt von Entfernen des Resists, unterzogen wurde;
  • 5 eine schematische Querschnittsansicht der Zelle aus 4 zeigt, nachdem die Zelle aus 4 einer thermischen Oxidation, bei welcher die Nitrid-Schicht als eine Maske fungiert, um eine geschlossene Oxid-Schicht auf dem oberen Ende des flaschenförmigen Grabens auszuformen, gefolgt von einem Entfernen des Nitrids und einer Dotierung aus der Gasphase, unterzogen wurde;
  • 6 eine Draufsicht eines schematischen Entwurfs der Struktur aus 5 ist und die Schicht zeigt, welche eine Isolation zwischen dem aktiven Gebiet und der vergrabenen Platte bewirkt, welche durch Dotierung aus der Gasphase erzeugt wird, um eine Nitrid-/Oxid-/Knoten-Abfolge im oberen Bereich des Grabens unterhalb des buried straps auszubilden; und
  • 7 ist eine schematische Querschnittsansicht einer alternativen Ausführungsform der Bearbeitungsabfolge, welche eine Zelle zeigt, in welcher die Bearbeitung unter Verwendung einer Oxid-/Nitrid-Schicht nach der Bearbeitung des Opferkragens der 2 begonnen wird.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • DER ERFINDUNG
  • Im Zusammenhang der Erfindung wird ein Schema eines Kragens eingesetzt, um die kleiner werdenden Entwurfsre geln zu berücksichtigen, welche in fortschrittlichen Graben-DRAM-Techniken nötig sind, und es wird ein dünner Opferkragen eingesetzt, welcher nach dem Ätzen zur Ausbildung eines Grabens eingeführt wird. Dieses Schema des Opferkragens ermöglicht nachfolgende Bearbeitungsschritte, wie beispielsweise das Ätzen zur Ausbildung einer flaschenförmigen Struktur und die Dotierung in der Gasphase zur Bereitstellung eines Bereichs eines buried straps. Weiterhin erlaubt das vorstehende Bearbeitungsschema für DRAM-Techniken auch eine Optimierung der polykristallinen Grabenfüllung.
    •
  • Wie beispielsweise aus 1 ersichtlich ist, welche in einer Draufsicht ein Layout eines Grabens mit um 45 Grad gedrehtem Lithografiedruck zeigt, werden dort flaschenförmige Gräben mit maximaler Größe mit gleichen Zwischenräumen zwischen benachbarten Gräben erzeugt. Typische Abmessungen betragen 200 bis 250 nm Kantenlänge und 50 nm Zwischenraum. Diese Zahlen werden jedoch notwendigerweise mit abnehmenden Entwurfsregeln kleiner, wenn Graben-DRAM-Techniken fortentwickelt werden.
  • Der Verfahrensablauf basiert für DRAM-Zellen mit Kragenisolationsschichten gemäß der Erfindung auf einer Kragenisolation für um 45 Grad gedrehte Grabenzellen mit schmaleren Zwischenräumen zwischen den Flaschen, um den Raum zu vermeiden, welcher von einem Abschlusskragen erfordert wird, sowie eine Bearbeitung unter Verwendung reaktiver Ionenätzung (RIE) des Kragens. In diesem Zusammenhang wird auf 2 verwiesen, welche eine schematische Querschnittsansicht der Zelle bei einem Prozeßschritt nach dem Ätzen eines tiefen Grabens in ein Substrat, dem Ablagern einer Siliziumnitrid-Schicht als Opferkragen in einem oberen Bereich des Grabens und dem Ausführen einer flaschenförmigen Ätzung unterhalb des Opferkragens zeigt. Insbesondere wird eine Ätzung des tiefen Grabens (DT) in einem Substrat ausgeführt, gefolgt von einer Ablagerung eines Opferkragens aus einem dünnen Nitrid-Liner 10 in einem oberen Bereich des Grabens. Danach wird eine flaschenförmige Struktur oder Flasche 11 in einen unteren Bereich des Graben geätzt, wie aus 2 ersichtlich ist. Die Tiefe der Einsenkung wird unter Berücksichtigung verschiedener Anforderungen gewählt, nämlich 300 bis 400 nm für den vertikalen Transistor und 300 bis 500 nm für den Kontakt zum Substrat, woraus eine gesamte Tiefe der Einsenkung von ungefähr 0,8 μm resultiert.
  • Nach der Herstellungsstufe nach 2 wird eine dünne Oxid-Schicht 12 über dem Nitrid-Liner ausgebildet, gefolgt von einer Ablagerung einer dünnen Nitrid-Schicht 13 über der Oxid-Schicht 12, worauf eine polykristalline Füllung oder Resistfüllung 14 abgelagert wird, und eine Ätzung folgt, um eine Einsenkung in der polykristallinen Füllung auszubilden, so daß die Tiefe der Einsenkung des Resists unterhalb des oberen Endes der Flasche gewählt wird, z.B. bei einer Gesamttiefe von ungefähr 1 μm, wie in 3 gezeigt. Dann wird eine Nitrid-Ätzung durchgeführt, wie in 4 gezeigt, gefolgt vom Entfernen der Resistfüllung, um das Gebiet A unterhalb des oberen Endes der Flasche zurückzulassen, wie in der schematischen Querschnittsansicht der Zelle aus 4 gezeigt.
  • Bei der nachfolgenden thermischen Oxidation, bei der die Nitrid-Schicht als eine Maske fungiert, bewirkt die Oxidation die Erzeugung einer geschlossenen Oxid-Schicht 15 im oberen Bereich des flaschenförmigen Grabens, wie in 5 gezeigt. Die Nitrid-Schicht, welche als eine Maske fungiert, wird dann entfernt, worauf eine Dotierung aus der Gasphase eingesetzt wird, um eine vergrabene Platte (nicht gezeigt) bereitzustellen, was üblich und einem Fachmann bekannt ist.
  • Wie aus der Draufsicht des schematischen Layouts der Struktur in 6 ersichtlich ist, erzeugt die thermische Oxidation eine geschlossene Oxid-Schicht 15, welche eine Isolation zwischen dem aktiven Bereich (nicht gezeigt) und der vergrabenen Platte bewirkt.
  • Dieses Schema hinterlässt eine Nitrid-/Oxid-/Knoten-Schichtabfolge im oberen Bereich des Grabens unterhalb des buried straps. Als eine Alternative kann die Bearbeitung unter Verwendung einer Oxid-/Nitrid-Schicht, wie in 7 gezeigt, nach der Bearbeitung des Opferkragens (siehe 2) begonnen werden. In diesem Fall ist zwischen dem buried strap und der Kragenisolationsschicht der Schichtstapel Oxid/Nitrid/Oxid/Knoten. Diese Schichtenabfolge weist im Vergleich mit dem Schichtenstapel Nitrid/Oxid/Knoten eine geringere Dichte der elektrisch aktiven Störstellen auf und erscheint hinsichtlich des Reststroms zwischen buried strap und Substrat vorteilhaft.
  • 7 ist eine schematische Querschnittsansicht einer alternativen Ausführungsform der Bearbeitungsabfolge, welche eine Zelle zeigt, bei der die Bearbeitung unter Verwendung einer Oxid-/Nitrid-Schicht 16 und 17 nach der Bearbeitung des Opferkragens begonnen wird.
  • Die Vorteile des Erfindungsschemas sind:
    Isolation des oberen Endes des Grabens mit vertikaler Zelle und aktivem Bereich von der vergrabenen Platte;
    es ist kein zusätzlicher Kragen erforderlich;
    im oberen Bereich des Grabens ist der Grabendurchmesser gleich dem Entwurfmaß, welches eine maximale Dicke des Siliziums im aktiven Bereich und einen verbesserten Kontakt zum Substrat ermöglicht;
    wegen des Fehlens einer Abschlusskragenschicht kann der Graben mit der maximalen Dicke an Grabenfüllung, z.B. polykristallinem Silizium, gefüllt werden, und der Widerstand der Grabenfüllung wird ebenfalls optimiert;
    das Fehlen der Abschlusskragenschicht bedeutet auch, daß kein RIE-Schritt für den Kragen erforderlich ist, wie im Fall eines abgelagerten Kragens; und
    die Bearbeitung des buried straps kann ebenfalls vereinfacht werden, da kein Kragen geätzt werden muß.
  • Während die Erfindung insbesondere hinsichtlich bevorzugter Ausführungsformen beschrieben wurde, versteht es sich für Fachleute, daß an den offenbarten Ausführungsformen Veränderungen vorgenommen werden können, ohne die Idee und den Umfang der Erfindung zu verlassen.

Claims (6)

  1. Verfahren zum Herstellen von Speicherzellen mit Kragenisolationsschichten, welche den oberen Bereich des Grabens mit vertikaler Zelle und aktivem Bereich von der vergrabenen Platte isolieren, um den Raum zu eliminieren, welcher normalerweise durch einen Abschlusskragen erfordert wird, umfassend: a) Ätzen eines tiefen Grabens (DT) in einem Substrat, über welchem ein strukturierter Padstapel positioniert wird, wobei der strukturierte Padstapel als eine Maske dient; b) Ablagern einer Siliziumnitrid-Schicht (10) als Opferkragen in einem oberen Bereich des Grabens; c) Ausführen einer Ätzung unterhalb des Opferkragens zum Ausbilden einer flaschenförmigen Struktur (11) in einem unteren Bereich des Grabens; d) Ausbilden einer Oxid-Schicht (12), Ausbilden einer Nitrid-Schicht (13) über der Oxid-Schicht (12), Ablagern einer Resistfüllung (14) und Bewirken einer Einsenkung der Resistfüllung (14), so daß die Tiefe der Einsenkung des Resists (14) unterhalb des oberen Endes der gebildeten flaschenförmigen Struktur (11) liegt; e) Ausführen einer Nitrid-Ätzung, gefolgt von einem Entfernen des Resists (14); f) Ausführen einer thermischen Oxidation unter Verwendung der Nitrid-Schicht (13) als eine Maske zum Ausbilden einer geschlossenen Oxid-Schicht (15) auf dem oberen Ende der flaschenförmigen Struktur (11) des Grabens; g) Ausführen eines Nitrid-Entfernens; und h) Ausführen einer Dotierung aus der gasförmigen Phase (GPD), um eine vergrabene Platte auszubilden, so daß die geschlossene Oxid-Schicht (15) eine Isolation zwischen dem aktiven Bereich und der vergrabenen Platte bewirkt.
  2. Verfahren nach Anspruch 1, wobei zwischen den Schritten e) und f) unter Verwendung einer Dotierung aus der gasförmigen Phase eine Dotierung einer in einer p-Wanne vergrabene Platte bewirkt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Substrat aus einer Gruppe ausgewählt wird, welche Silizium, ein Silizium-auf-Isolator-(SOI)- oder ein Epitaxie-Substrat umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei im Schritt d) die Tiefe der Einsenkung gewählt wird, um einen vertikalen Transistor von ungefähr 300 nm bis ungefähr 400 nm und einen Kontakt zum Substrat von ungefähr 300 nm bis ungefähr 500 nm zu erhalten.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Tiefe der Einsenkung eine Gesamttiefe von ungefähr 1 μm aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Resistfüllung (14) polykristallines Silizium ist.
DE10324606A 2002-05-31 2003-05-30 Herstellungsverfahren für Speicherzellen mit Kragenisolationsschichten Expired - Fee Related DE10324606B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/157,870 US6797636B2 (en) 2002-05-31 2002-05-31 Process of fabricating DRAM cells with collar isolation layers
US10/157870 2002-05-31

Publications (2)

Publication Number Publication Date
DE10324606A1 DE10324606A1 (de) 2004-01-08
DE10324606B4 true DE10324606B4 (de) 2005-05-12

Family

ID=29582553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324606A Expired - Fee Related DE10324606B4 (de) 2002-05-31 2003-05-30 Herstellungsverfahren für Speicherzellen mit Kragenisolationsschichten

Country Status (2)

Country Link
US (1) US6797636B2 (de)
DE (1) DE10324606B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
US6998601B2 (en) * 2002-04-11 2006-02-14 Agilent Technologies, Inc. Dual-axis optical encoder device
US7122437B2 (en) * 2003-12-19 2006-10-17 Infineon Technologies Ag Deep trench capacitor with buried plate electrode and isolation collar
US7115934B2 (en) * 2004-03-26 2006-10-03 International Business Machines Corporation Method and structure for enhancing trench capacitance
US7256441B2 (en) * 2005-04-07 2007-08-14 Infineon Technologies Ag Partially recessed DRAM cell structure
US20090170331A1 (en) * 2007-12-27 2009-07-02 International Business Machines Corporation Method of forming a bottle-shaped trench by ion implantation
US7713814B2 (en) * 2008-01-04 2010-05-11 International Business Machines Corporation Hybrid orientation substrate compatible deep trench capacitor embedded DRAM
US20100240190A1 (en) * 2009-03-19 2010-09-23 United Microelectronics Corp. Method for fabricating deep trench capacitor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008103A (en) * 1998-02-27 1999-12-28 Siemens Aktiengesellschaft Method for forming trench capacitors in an integrated circuit
US6025245A (en) * 1999-05-07 2000-02-15 Mosel Vitelic Inc. Method of forming a trench capacitor with a sacrificial silicon nitrate sidewall
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
US6194755B1 (en) * 1998-06-22 2001-02-27 International Business Machines Corporation Low-resistance salicide fill for trench capacitors
US6326261B1 (en) * 2001-01-05 2001-12-04 United Microelectronics Corp. Method of fabricating a deep trench capacitor
US20020036310A1 (en) * 2000-09-23 2002-03-28 Jorn Lutzen Trench capacitor having an insulation collar, and method of producing such a trench capacitor
US6656535B2 (en) * 2001-12-21 2003-12-02 Applied Materials, Inc Method of fabricating a coated process chamber component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649625A (en) 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
US5395786A (en) 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5658816A (en) 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5692281A (en) 1995-10-19 1997-12-02 International Business Machines Corporation Method for making a dual trench capacitor structure
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5656535A (en) 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
US6194725B1 (en) * 1998-07-31 2001-02-27 General Electric Company Spect system with reduced radius detectors
US6297089B1 (en) * 1998-11-26 2001-10-02 International Business Machines Corporation Method of forming buried straps in DRAMs
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US6365485B1 (en) * 2000-04-19 2002-04-02 Promos Tech., Inc, DRAM technology of buried plate formation of bottle-shaped deep trench

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008103A (en) * 1998-02-27 1999-12-28 Siemens Aktiengesellschaft Method for forming trench capacitors in an integrated circuit
US6194755B1 (en) * 1998-06-22 2001-02-27 International Business Machines Corporation Low-resistance salicide fill for trench capacitors
US6025245A (en) * 1999-05-07 2000-02-15 Mosel Vitelic Inc. Method of forming a trench capacitor with a sacrificial silicon nitrate sidewall
US6159874A (en) * 1999-10-27 2000-12-12 Infineon Technologies North America Corp. Method of forming a hemispherical grained capacitor
US20020036310A1 (en) * 2000-09-23 2002-03-28 Jorn Lutzen Trench capacitor having an insulation collar, and method of producing such a trench capacitor
US6326261B1 (en) * 2001-01-05 2001-12-04 United Microelectronics Corp. Method of fabricating a deep trench capacitor
US6656535B2 (en) * 2001-12-21 2003-12-02 Applied Materials, Inc Method of fabricating a coated process chamber component

Also Published As

Publication number Publication date
DE10324606A1 (de) 2004-01-08
US6797636B2 (en) 2004-09-28
US20030224605A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE102004056350B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einem Kondensator, der einen gestuften zylindrischen Aufbau aufweist
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE10107125A1 (de) Verfahren zum Ausbilden von integrierten Schaltungsvorrichtungen durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildete integrierte Schaltungsvorrichtungen
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE10209989A1 (de) Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE4016268C2 (de)
EP1350268A2 (de) Verfahren zur herstellung von grabenkondensatoren für integrierte halbleiterspeicher
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
DE10324606B4 (de) Herstellungsverfahren für Speicherzellen mit Kragenisolationsschichten
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE19806300C2 (de) Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE10146226B4 (de) Vertikale intern verbundene Grabenzelle und Herstellungsverfahren dafür
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
EP1709677B1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE10063622A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und Halbleitervorrichtung
DE10228547C1 (de) Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee