DE10256978B4 - Verfahren zum Herstellen einer Flashspeicherzelle - Google Patents

Verfahren zum Herstellen einer Flashspeicherzelle Download PDF

Info

Publication number
DE10256978B4
DE10256978B4 DE10256978A DE10256978A DE10256978B4 DE 10256978 B4 DE10256978 B4 DE 10256978B4 DE 10256978 A DE10256978 A DE 10256978A DE 10256978 A DE10256978 A DE 10256978A DE 10256978 B4 DE10256978 B4 DE 10256978B4
Authority
DE
Germany
Prior art keywords
polysilicon layer
cleaning
layer
tungsten silicide
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10256978A
Other languages
English (en)
Other versions
DE10256978A1 (de
Inventor
In Kwon Icheon Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10256978A1 publication Critical patent/DE10256978A1/de
Application granted granted Critical
Publication of DE10256978B4 publication Critical patent/DE10256978B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

Verfahren zum Herstellen einer Flashspeicherzelle mit den Schritten:
– Herstellen eines Tunneloxidfilms (53), einer ersten Polysiliciumschicht (54), eines dielektrischen Films (55), einer zweiten Polysiliciumschicht (56), einer Wolframsilicidschicht (57), eines Antireflexionsfilms (58) und eines Maskenmusters (59), welches einen Abschnitt des Antireflexionsfilms (58) über dem Halbleitersubstrat (51) freilegt;
– Ätzen des Antireflexionsfilms (58), der Wolframsilicidschicht (57), der zweiten Polysiliciumschicht (56) und des dielektrischen Films (55) unter Verwendung des Maskenmusters (59) als Maske, um einen Abschnitt der ersten Polysiliciumschicht (54) freizulegen;
– Durchführen eines Reinigungsprozesses aus einem B-Reinigungsprozess und einem N-Reinigungsprozess zum Entfernen von Oxidteilchen, welche an der Oberfläche der resultierenden Struktur nach dem Ätzprozess an der Oberfläche auftreten, wobei eine Polymerschicht (200) an der Seitenfläche der Wolframsilicidschicht (57) und der zweiten Polysiliciumschicht (56) verbleibt; und
– Ausführen eines Selbstausrichtungs-Ätzprozesses zum Entfernen der ersten Polysiliciumschicht (54) und des Tunneloxidfilms (53), wobei die Wolframsilicidschicht (57) durch die Polymerschicht (200)...

Description

  • Die Erfindung betrifft allgemein ein Verfahren zum Herstellen einer Flashspeicherzelle, genauer gesagt ein solches Verfahren zum Herstellen einer Flashspeicherzelle, mit dem die Erzeugung von Ätzschäden an der Seitenwand eines Stapelgates vermieden werden können, wenn ein Ätzprozess zum Herstellen eines Steuergates und eines potenzialfreien Gates ausgeführt wird.
  • Im Allgemeinen verfügt eine Flashspeicherzelle über eine Struktur, bei der ein Tunneloxidfilm, ein potenzialfreies Gate aus einer ersten Polysiliciumschicht, ein dielektrischer Film, ein Steuergate aus einer zweiten Polysiliciumschicht und eine Wolframsilicidschicht aufeinandergestapelt sind. Dabei werden zu beiden Seiten des Tunneloxidfilms eine Source und ein Drain erzeugt.
  • Die auf die obige Weise aufgebaute Flashspeicherzelle wird dadurch hergestellt, dass als Erstes die Wolframsilicidschicht, die zweite Polysiliciumschicht und der dielektrische Film durch einen Ätzprozess strukturiert werden und dann die erste Polysiliciumschicht und der Tunneloxidfilm durch einen selbstausrichtenden Ätz(SAE = Self-aligned etch)prozess strukturiert werden.
  • Während des Prozesses zum Strukturieren der ersten Polysiliciumschicht und des Tunneloxidfilms unter Verwendung des SAE-Prozesses entstehen an der Seitenwand der Wolframsilicidschicht aufgrund des Ätzprofils des dielektrischen Films, der zweiten Polysiliciumschicht und der Wolframsilicidschicht, die die oberste Schicht bildet, Ätzschäden. Cl2 wird als Ätzgas verwendet.
  • Nun wird ein herkömmliches Verfahren zum Herstellen einer Flashspeicherzelle unter Bezugnahme auf die 1 bis 4 beschrieben.
  • Die 1 ist ein Layoutdiagramm einer herkömmlichen Flashspeicherzelle; die 2A bis 2D sind Schnittansichten dieser Flashspeicherzelle zum Erläutern eines Herstellverfahrens für dieselbe, wobei das Layout gemäß der 1 entlang der Linie X-X' geschnitten ist; und die 3A bis 3E dienen dem entsprechenden Zweck, wobei jedoch das Layout in der 1 entlang einer Linie Y-Y' geschnitten ist.
  • Gemäß den 1, 2A und 3A wird ein Bauelement-Isolierfilm 12 in einem Bauelement-Isolierbereich eines Halbleitersubstrats 11 hergestellt. Dann wird auf der Oberfläche des Halbleitersubstrats 11, auf der kein Bauelement-Isolierfilm 12 ausgebildet ist, ein Tunneloxidfilm 13 hergestellt. Als Nächstes wird auf der gesamten Fläche eine erste Polysiliciumschicht 14 zum Herstellen eines potenzialfreien Gates hergestellt.
  • Gemäß den 1 und 2B wird die erste Polysiliciumschicht 14 auf dem Bauelement-Isolierfilm 12 durch einen Ätzprozess entfernt. So wird die erste Polysiliciumschicht 14 elektrisch isoliert.
  • Gemäß den 1, 2C und 3B werden ein dielektrischer Film 15, eine zweite Polysiliciumschicht 16 für ein Steuergate, eine Wolframsilicidschicht 17 und ein Antireflexionsfilm 18 sequenziell auf der gesamten Fläche hergestellt.
  • Dabei wird die Wolframsilicidschicht 17 hergestellt, um den Kontaktwiderstand des Steuergates zu verringern. Der Antireflexionsfilm 18 aus einem Nitridmaterial wird hergestellt, um die Strukturierungseigenschaften bei einem anschließenden Ätzprozess zu verbessern.
  • Als Nächstes wird auf dem Antireflexionsfilm 18 ein Steuergate-Maskenmuster 19 aus einem Fotoresist oder einer Hartmaske hergestellt.
  • Gemäß den 1 und 3C werden der Antireflexionsfilm 18, die Wolframsilicidschicht 17, die zweite Polysiliciumschicht 16 und der dielektrische Film 15 in den durch das Steuergate-Maskenmuster 19 freigelegten Bereichen durch einen Ätzprozess entfernt. Dadurch wird ein Steuergate aus der zweiten Polysiliciumschicht 16 und der Wolframsilicidschicht 17 ausgebildet. Die erste Polysiliciumschicht 14 wird ebenfalls im Bereich freigelegt, für den der Ätzprozess ausgeführt wird.
  • Nachdem das Steuergate durch den Ätzprozess hergestellt wurde, wird ein Reinigungsprozess unter Verwendung von BOE im Bereich von 300:1 bis 100:1 ausgeführt, um Teilchen der Oxidreihe und ein Polymer zu entfernen, wie sie erzeugt werden, wenn ein Trockenätzprozess für das Steuergate ausgeführt wird.
  • Gemäß den 1, 2D und 3D werden die erste Polysiliciumschicht 14 und der Tunneloxidfilm 13 durch einen selbstausrichtenden Ätzprozess strukturiert. Dann wird das Steuergate-Maskenmuster entfernt. Dadurch wird ein aus der ersten Polysiliciumschicht 14 bestehendes potenzialfreies Gate ausgebildet.
  • Dabei gehört es zum Selbstausrichtungs-Ätzprozess zum Herstellen des potenzialfreien Gates, einen Trockenätzprozess unter Verwendung eines Cl2/O2-Mischgases auszuführen. Wenn ein solches Mischgas verwendet wird, beträgt das Ätzselektionsverhältnis für die Polysiliciumschicht zur Wolframsilicidschicht 1,2:1 bis 1,5:1. Daher wird der Trockenätzprozess in einem Zustand ausgeführt, in dem kein ausreichendes Ätzselektionsverhältnis der Polysiliciumschicht zur Wolframsilicidschicht erzielt ist. Ferner werden, da der Trockenätzprozess in einem Zustand ausgeführt wird, in dem ein Polymer oder Teilchen entfernt werden und die Seitenwand der Wolframsilicidschicht 17 dem Reinigungsprozess ausgesetzt ist, an der Seitenwand der Wolframsilicidschicht 17 abhängig von der Atmosphäre in einer Ätzkammer oder den Ätzbedingungen Ätzschäden 100 erzeugt.
  • Gemäß den 1 und 3E werden zu beiden Seiten der ersten Polysiliciumschicht 14 durch einen Ionenimplantationsprozess eine Source 20a und ein Drain 20b ausgebildet. Zum Ionenimplantationsprozess gehört es, diesen mit Selbstausrichtung unter Verwendung des Nitridfilms 18 als Ionenimplantationsmaske auszuführen.
  • Dabei werden alle Sources 20a in einer Zelle, die das Steuergate gemeinsam haben, dadurch verbunden, dass ein Fremdstoff sogar im Bereich implantiert wird, aus dem ein vorgegebener Teil des Bauelement-Isolierfilms 12 entfernt wurde. Dadurch wird die Source 20a so ausgebildet, dass sie die Form einer gemeinsamen Sourceleitung aufweist.
  • Durch die obigen Prozesse wird eine Flashspeicherzelle mit einem potenzialfreien Gate, einem Steuergate, einer Source und einem Drain hergestellt.
  • Wie oben beschrieben, werden beim Herstellprozess für eine Flashspeicherzelle der Trockenätzprozess und der Reinigungsprozess zwei Mal ausgeführt, um das Steuergate und das potenzialfreie Gate herzustellen. Dabei werden an den Seitenwänden der Wolframsilicidschicht, die während des Trockenätzprozesses zum Herstellen des potenzialfreien Gates freigelegt wird, Ätzschäden erzeugt. Daher ist der Flächenwiderstand Rs des Steuergates erhöht, und die elektrische Charakteristik eines hergestellten Bauteils ist beeinträchtigt.
  • Die 4A und 4B zeigen REM-Schnittfotografien zum Veranschaulichen eines Zustands, in dem an der Seitenwand einer Wolframsilicidschicht Ätzschäden erzeugt sind. Insbesondere zeigt die 4A eine REM-Schnittfotografie für den Fall, dass das Steuergate-Maskenmuster unter Verwendung eines Fotoresists hergestellt wird, während die 4B Entsprechendes für den Fall zeigt, dass dieses Muster unter Verwendung einer Hartmaske hergestellt wird.
  • Gemäß den 4A und 4B wird der Selbstausrichtungs-Ätzprozess zum Herstellen des potenzialfreien Gates, nachdem ein Polymer oder Teilchen entfernt wurden, ausgeführt, während die Seitenwand der Wolframsilicidschicht freigelegt ist. So ist es erkennbar, dass dort unabhängig vom das Steuergate-Maskenmuster bildenden Material Ätzschäden erzeugt werden. Diese Ätzschäden werden nicht immer erzeugt, sondern sie werden abhängig von der Atmosphäre in der Ätzkammer oder den Ätzbedingungen erzeugt.
  • Daher bestehen Probleme dahingehend, dass nicht nur die Zuverlässigkeit des Prozesses beeinträchtigt ist, sondern dass auch elektrische Eigenschaften eines Bauteils beeinträchtigt sind.
  • Die EP 0 167 136 A2 beschreibt einen selektiven anisotropen RIE-Prozess für Polysilicium-Verbundstrukturen. Hierbei wird auf einem Siliciumsubstrat und einer drinnen Siliciumoxidschicht eine Polysiliciumschicht ausgebildet, welche die gesamte Oberfläche des Siliciumwafers bedeckt. Auf der Polysiliciumschicht sind eine Wolframsilicidschicht und eine Mischschicht aus Wolfram und Silicium ausgebildet und bilden zusammen mit Bereichen der Polysiliciumschicht eine stapelförmige Struktur. wird Auf der Oberfläche der Stapelstrukturen wird in einem RIE-Prozess unter einem Druck von etwa 665 μbar und einer RF-Leistung von 0,05 Watt pro Quadratzentimeter ein Fluorcarbon-Polymer abgeschieden. Durch die Fluorcarbon-Polymerschicht werden die Seitenwände des Stapels bei einem anschließenden RIE-Ätzschritt geschnitzt.
  • Die US 6 001 688 A beschreibt ein Verfahren zum Entfernen von Polysilicium-Längsbalken in einer Speichervorrichtung. Hierbei wird auf einem Substrat eine dünne Tunneloxidschicht und eine erste Polysiliciumschicht abgeschieden. Nach der Abscheidung der Polysiliciumschicht wird unter Verwendung von HBr/O2 geätzt, um Speicherzellen auszubilden. Eine vielschichtige Interpoly-dielektrische Schicht wird dann auf der Oberfläche des Substrats gebildet. Die Interpoly-dielektrische Schicht besteht vorzugsweise aus einer Dreischichtstruktur aus Oxid/Nitrid/Oxid. Nach der Bildung der Oxid/Nitrid/Oxid-Schicht werden eine zweite Polysiliciumschicht, eine Wolframsilicidschicht und eine Oxinitridschicht als Stapel ausgebildet. Die Stapel aus zweiter Polysiliciumschicht, der Wolframsilicidschicht und der Oxinitridschicht werden in einem Selbstausrichtungsätzprozess dazu verwendet, um die Oxid/Nitrid/Oxid-Schicht und die ersten Polysiliciumbereiche in den Bereichen zu entfernen, die nicht von den Stapelstrukturen bedeckt sind. Der Selbstausrichtungsätzschritt ist ein Zweischrittprozess, in welchem die Oxid/Nitrid/Oxid-Schicht zunächst unter Verwendung eines CF4-O2-RIE-Ätzschrittes entfernt wird. In einem zweiten Schritt des Selbstausrichtungsätzschrittes werden die freigelegten Polysiliciumbereiche unter Verwendung von HBr/O2 anisotrop geätzt.
  • Die KR 10 0 246 776 B1 beschreibt ein Verfahren zum Ausbilden einer Oxidschicht einer Halbleitervorrichtung. Hierbei wird eine natürliche Oxidschicht auf einer Polysiliciumschicht auf einem Wafer unter Verwendung von Flusssäure geätzt. Nach der Durchführung einer Piranha-Reinigung (H2SO4:H2O2 = 4:1 bei 130°C), wird der Wafer in einen Oxidationsofen geladen. Die Oxidschicht auf der Polysiliciumschicht wird bei hohen Temperaturen wie beispielsweise 900 Grad Celsius gebildet.
  • Die JP 05-326 479 A bschreibt einen Halbleiterwafer. Hierbei wird die Oberfläche eines Siliciumwafers unter Verwendung einer SC1 Reinigungsflüssigkeit (H2O:H2O2:NH4OH:5:1:1) gereinigt, so dass die Menge an Wasserstoff, welcher an dem Wafer angelagert ist, 2/5 oder mehr von einem Referenzwert ist. Der Referenzwert bezieht sich auf die Menge von gesättigtem Wasserstoff, der keine thermische Oxidationsschicht auf der Oberfläche des Siliciumwafers bildet. Die Wasserstoffmenge wird bestimmt unter Verwendung eines TDS-Indices. Die TZDB-Messung des hergestellten Siliciumwafers zeigt eine höhere Durchbruchspannung als üblich.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Flashspeicherzelle zu schaffen, mit dem die Entstehung von Ätzschäden an der Seitenwand einer Wolframsilicidschicht verhindert werden kann, um so die Zuverlässigkeit eines Prozesses und die elektrischen Eigenschaften eines Bauteils zu verbessern.
  • Diese Aufgabe ist durch das Verfahren gemäß dem beigefügten Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Bei den erfindungsgemäßen Verfahren verbleibt, wenn nach dem Herstellen eines Steuergates durch einen Ätzprozess ein Reinigungsprozess ausgeführt wird, ein Polymer an der Seitenwand der Wolframsilicidschicht, um diese zu schützen, und unter Verwendung eines HBr/O2-Mischgases bei einem Selbstausrichtungs-Ätzprozess wird ein ausreichendes Ätzselektionsverhältnis für die Wolframsilicidschicht zu einer Polysiliciumschicht erzielt.
  • Durch die Erfindung wird die Erzeugung von Ätzschäden an der Seitenwand einer Wolframsilicidschicht dadurch verhindert, dass Prozessbedingungen eines Reinigungsprozesses und/oder Prozessbedingungen eines Selbstausrichtungs-Ätzprozesses zum Herstellen eines potenzialfreien Gates kontrolliert werden, nachdem ein Steuergate durch einen Ätzprozess hergestellt wurde.
  • Die oben genannten Gesichtspunkte und andere Aspekte der Erfindung werden in der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen erläutert.
  • 1 ist ein Layoutdiagramm einer herkömmlichen Flashspeicherzelle;
  • 2A bis 2D und 3A bis 3E sind Schnittansichten der Flashspeicherzelle der 1 zum Erläutern eines Herstellverfahrens für diese, wobei das Layout gemäß der 1 entlang einer Linie X-X' bzw. entlang einer Linie Y-Y' geschnitten ist;
  • 4A und 4B zeigen REM-Schnittfotografien zum Veranschaulichen eines Zustands, gemäß dem an der Seitenwand einer Wolframsilicidschicht Ätzschäden erzeugt sind;
  • 5 ist ein Layoutdiagramm einer erfindungsgemäßen Flashspeicherzelle;
  • 6A bis 6D und 7A bis 7F sind Schnittansichten der Flashspeicherzelle der 5 zum Erläutern eines Herstellverfahrens für diese, wobei das Layout gemäß der 1 entlang einer Linie X-X' bzw. entlang einer Linie Y-Y' geschnitten ist; und
  • 8A und 8B zeigen REM-Schnittfotografien zum Veranschaulichen eines Zustands, gemäß dem an der Seitenwand einer Wolframsilicidschicht keine Ätzschäden erzeugt sind.
  • Unter Bezugnahme auf die 5 bis 8 wird nun eine Ausführungsform eines erfindungsgemäßen Verfahrens zum Herstellen einer Flashspeicherzelle detailliert beschrieben.
  • Gemäß den 5, 6A und 7A wird ein Bauelement-Isolierfilm 52 in einem Bauelement-Isolierbereich eines Halbleitersubstrats 51 hergestellt. Dann wird auf der Oberfläche des Halbleitersubstrats 51 dort, wo kein Bauelement-Isolierfilm 52 ausgebildet ist, ein Tunneloxidfilm 53 hergestellt. Als Nächstes wird eine erste Polysiliciumschicht 54 zum Herstellen eines potenzialfreien Gates auf der gesamten Oberfläche hergestellt.
  • Gemäß den 5 und 6B wird die erste Polysiliciumschicht 54 auf dem Bauelement-Isolierfilm 52 durch einen Ätzprozess entfernt. So wird die erste Polysiliciumschicht 54 elektrisch abgetrennt.
  • Gemäß den 5, 6C und 7B werden ein dielektrischer Film 55, eine zweite Polysiliciumschicht 56 für ein Steuergate, eine Wolframsilicidschicht 57 und ein Antireflexionsfilm 58 sequenziell auf der gesamten Oberfläche hergestellt.
  • Dabei wird die Wolframsilicidschicht 57 hergestellt, um den Kontaktwiderstand des Steuergates zu verringern. Der Antireflexionsfilm 58 aus einem Nitridmaterial wird hergestellt, um die Strukturierungseigenschaften bei einem folgenden Ätzprozess zu verbessern.
  • Als Nächstes wird auf dem Antireflexionsfilm 58 ein Steuergate-Maskenmuster 59 aus einem Fotoresist oder einer Hartmaske hergestellt.
  • Gemäß den 5 und 7C werden der Antireflexionsfilm 58, die Wolframsilicidschicht 57, die zweite Polysiliciumschicht 56 und der dielektrische Film 55 in durch das Steuergate Maskenmuster 59 freigelegten Bereichen durch einen Ätzprozess entfernt. Daher ist ein Steuergate aus der zweiten Polysiliciumschicht 56 und der Wolframsilicidschicht 57 hergestellt. Auch die erste Polysiliciumschicht 54 ist im Bereich freigelegt, für den der Ätzprozess ausgeführt wurde.
  • Dabei kann der Ätzprozess in einer Ätzanlage vom RIE(reaktives Ionenätzen)- oder einer solchen vom MERIE(magnetisch unterstütztes RIE)-Typ ausgeführt werden.
  • Gemäß den 5 und 7D wird, nachdem das Steuergate durch den Ätzprozess hergestellt wurde, ein Reinigungsprozess ausgeführt, um Teilchen einer Oxidreihe zu entfernen, die bei einem Trockenätzprozess für das Steuergate erzeugt wurden.
  • Der Reinigungsprozess kann in einer Reinigungsanlage vom Mehrbadtyp mit einem B-Reinigungsprozess (CLN B) oder einem BN-Reinigungsprozess (CLN BN) ausgeführt werden, bei dem eine B-Reinigung und eine N-Reinigung (CLN N) ausgeführt werden. Der B-Reinigungsprozess wird auch als Piranha-Reinigung, SPM oder D-Reinigungsprozess (CLN D) bezeichnet. Der B-Reinigungsprozess wird ausgeführt, um schwere organische Verunreinigungen zu entfernen. Ferner wird der B-Reinigungsprozess unter Verwendung einer Lösung, in der H2SO4 und H2O2 im Verhältnis 3:1 bis 4:1 gemischt sind, bei einer Temperatur im Bereich von 100 bis 130°C ausgeführt. Zu Hauptreaktionen gehören eine Dehydrierungsreaktion und eine Oxidierungsreaktion. Indessen wird der N-Reinigungsprozess auch als SC(Standard Cleaning Standardreinigung)-1 oder AMP-Reinigungsprozess bezeichnet. Der N-Reinigungsprozess wird ausgeführt, um eine leichte organische Verunreinigung, wie ein Teilchen, zu entfernen. Ferner wird der N-Reinigungsprozess unter Verwendung einer Lösung ausgeführt, bei der NH4OH, H2O2 und H2O im Verhältnis 1:1:5 bis 1:4:20 gemischt sind.
  • Ferner kann der Reinigungsprozess, um die Reinigungseigenschaften zu verbessern, unter Verwendung eines Megaultraschallprozesses ausgeführt werden, bei dem Teilchen auf einfache Weise dadurch entfernt werden, dass eine hohe Frequenz von ungefähr 10 MHz an ein eine Reinigungslösung enthaltendes Reinigungsbad in einer Reinigungsanlage vom Mehrbadtyp angelegt wird, oder durch einen Rüttelprozess, durch den Teilchen auf einfache Weise durch Schütteln des Reinigungsbads entfernt werden.
  • Beim obigen Vorgang verbleibt, da der Reinigungsprozess einen BN-Prozess verwendet, ein Polymer 200 an der Seitenwand des Antireflexionsfilms 58, der Wolframsilicidschicht 57, der zweiten Polysiliciumschicht 56 und des dielektrischen Films 55 zurück, während Teilchen entfernt werden. Wegen des Polymers 200 ist die Seitenwand mit dem Antireflexionsfilm 58, der Wolframsilicidschicht 57, der zweiten Polysiliciumschicht 56 und dem dielektrischen Film 55 nicht freigelegt.
  • Wenn dabei der obige Prozess bei einem Herstellprozess angewandt wird, bei dem die kritische Abmessung bei der abschließenden Inspektion (FICD = Final Inspection Critical Dimension) einer Leiterbahn um 15 bis 25% gegenüber der kritischen Abmessung bei der Inspektion nach Fotoresistentwicklung (DICD = Developed Inspection Critical Dimension) erhöht ist, kann die Seitenwand der Wolframsilicidschicht 57 dadurch weiter geschützt werden, dass das Polymer 200 verwendet wird, das beim Reinigungsprozess verblieb. Vorstehend repräsentiert DICD die kritische Abmessung (CD), die nach der Herstellung des Fotoresists gemessen wird, und FICD repräsentiert die CD, die gemessen wird, nachdem ein Trockenätzprozess und ein Nachbearbeitungsprozess ausgeführt wurden.
  • Gemäß den 5, 6D und 7E werden die erste Polysiliciumschicht 54 und der Tunneloxidfilm 53 durch einen Selbstausrichtungs-Ätzprozess strukturiert. Dann wird das Steuergate-Maskenmuster 59 entfernt.
  • Dabei gehört es zum Selbstausrichtungs-Ätzprozess zum Herstellen des potenzialfreien Gates, einen Trockenätzprozess unter Verwendung eines Gases auszuführen, in dein HBr und O2 im Verhältnis von 50:1 bis 100:1 gemischt sind, wobei eine Grundleistung von 100 bis 5000 W zugeführt wird. Dabei wird zur Plasmastabilisierung als Zusatzgas He mit 0,09 bis 0,36 Pa m3/s (50 bis 200 sccm) zugeführt. Dadurch wird, wenn HBr/O2-Mischgas beim Selbstausrichtungs-Ätzprozess verwendet wird, ein Ätzselektionsverhältnis der Polysiliciumschicht zur Wolframsilicidschicht von 100:1 bis 300:1 erzielt. Da ein ausreichendes Ätzselektionsverhältnis der Polysiliciumschicht zur Wolframsilicidschicht erzielt wird, können Ätzbeschädigungen der Seitenwand der Wolframsilicidschicht 57 beim Selbstausrichtungs-Ätzprozess maximal verhindert werden.
  • Auch wird der Trockenätzprozess ausgeführt, nachdem durch den Reinigungsprozess Flächen entfernt wurden, während das Polymer 200 an der Seitenwand des Antireflexionsfilms 58, der Wolframsilicidschicht 57, der zweiten Polysiliciumschicht 56 und des dielektrischen Films 55 verblieb, so dass die Seitenwand der Wolframsilicidschicht 57 durch das Polymer 200 geschützt ist. Dadurch kann die Entstehung von Ätzschäden verhindert werden.
  • Nachdem der Selbstausrichtungs-Ätzprozess für die erste Polysiliciumschicht 54 beendet ist, wird das Polymer entfernt. Dadurch ist ein potenzialfreies Gate aus der ersten Polysiliciumschicht 54 hergestellt.
  • Der Ätzprozess und der Selbstausrichtungs-Ätzprozess, wie sie unter Bezugnahme auf die 7C und 7E erläutert wurden, werden in einer Kammer unter Verwendung eines waferfreien Autoplasma-Reinigungsprozesses (WAC = Waferless Auto Plasma Cleaning) ausgeführt. Der WAC-Prozess dient zum Verbessern eines periodischen Wartungszyklus (PM = Periodic Maintenance) der Kammer der Trockenätzanlage durch Entfernen von in dieser abgeschiedenem Polymer unter Trockenätzbedingungen. Dabei bedeutet PM, dass das Innere der Kammer durch einen Nassätzprozess gereinigt wird, um das Polymer zu entfernen, das sich innerhalb der Kammer der Trockenätzanlage abgeschieden hat.
  • Gemäß den 5 und 7F werden zu beiden Seiten der ersten Polysiliciumschicht 54 durch einen Ionenimplantationsprozess eine Source 60a und ein Drain 60b hergestellt. Zum Ionenimplantationsprozess gehört das Ausführen eines selbstausrichtenden Ionenimplantationsprozesses unter Verwendung des Nitridfilms 58 als Ionenimplantationsmaske.
  • Dabei wird ein vorgegebener Bereich des Bauelement-Isolierfilms 52 entfernt. Dann wird ein Fremdstoff sogar in den Bereich implantiert, aus dem der Bauelement-Isolierfilm 52 entfernt wurde. Dadurch werden alle Sources 60a in einer Zelle, die das Steuergate gemeinsam haben, verbunden. So wird die Source 60a so hergestellt, dass sie die Form einer gemeinsamen Sourceleitung aufweist.
  • Durch den obigen Prozess wird eine Flashspeicherzelle mit einem potenzialfreien Gate, einem Steuergate, einer Source und einem Drain hergestellt.
  • Wie oben beschrieben, wird gemäß der Erfindung ein Trockenätzprozess ausgeführt, um ein Steuergate herzustellen. Anstelle des BOE-Reinigungsprozesses wird ein B- oder ein BN-Reinigungsprozess ausgeführt, so dass ein Polymer an der Seitenwand der Wolframsilicidschicht verbleiben kann. Daher zeigt die Erfindung den Vorteil, dass ein Ätzen der Wolframsilicidschicht bei einem folgenden Selbstausrichtungs-Ätzprozess vermieden werden kann. Wenn der BN-Reinigungsprozess anstelle des BOE-Reinigungsprozesses verwendet wird, wird die Seitenwand der Wolframsilicidschicht selbst dann geschützt, wenn der Selbstausrichtungs-Ätzprozess unter Verwendung eines Cl2/O2-Gasgemischs, nicht eines HBr/O2-Gasgemischs ausgeführt wird, wie es in der 8A dargestellt ist. Daher kann für den Selbstausrichtungs-Ätzprozess selbst dann eine ausreichende Toleranz erzielt werden, wenn der Reinigungsprozess verändert wird. Tatsächlich zeigen die Ätzeigenschaften der ersten Polysiliciumschicht, wie sie nach dem Selbstausrichtungs-Ätzprozess gemessen werden, unabhängig vom Typ des Reinigungsprozesses einen konstanten Wert. Indessen ist selbst dann, wenn ein BOE-Reinigungsprozess nach dem Selbstausrichtungs-Ätzprozess ausgeführt wird, das Ergebnis einer Durchsicht betreffend Defekte mittels einer Messeinrichtung beinahe gleich.
  • Auch wird beim Selbstausrichtungs-Ätzprozess unabhängig vom Vorliegen eines Polymers an der Seitenwand der Wolframsilicidschicht 57 ein HBr/O2-Gasgemisch anstelle eines Cl/O2-Gasgemischs verwendet, so dass ein ausreichendes Ätzselektionsverhältnis der Polysiliciumschicht zur Wolframsilicidschicht erzielt wird. Daher kann ein Ätzen der Seitenwand der Wolframsilicidschicht verhindert werden, obwohl an dieser kein Polymer ausgebildet ist, wie es in der 8B dargestellt ist.
  • Wie oben dargelegt, können gemäß der Erfindung Ätzprofileigenschaften einer Wolframsilicidschicht dadurch verbessert werden, dass Prozessbedingungen eines Reinigungsprozesses oder Prozessbedingungen eines Selbstausrichtungs-Ätzprozesses kontrolliert werden. Ferner können die Ätzprofileigenschaften der Wolframsilicidschicht durch Kontrollieren der Bedingungen beider Prozesse weiter verbessert werden.
  • Wie oben angegeben, zeigt die Erfindung die Vorteile, dass durch sie ein Ätzen der Seitenwand einer Wolframsilicidschicht verhindert werden kann und Ätzprofileigenschaften dadurch verbessert werden können, dass Prozessbedingungen eines nach einem Ätzprozess für das Steuergate ausgeführten Reinigungsprozesses und Prozessbedingungen eines Selbstausrichtungs-Ätzprozesses kontrolliert werden. Daher kann eine Zunahme des Flächenwiderstands im Steuergate verhindert werden.
  • Ferner ist, da die Ätzprofileigenschaften der Wolframsilicidschicht verbessert sind, eine Erzeugung von Schäden an der darunter liegenden zweiten Polysiliciumschicht und des dielektrischen Films grundsätzlich ausgeschlossen. Daher zeigt die Erfindung den Vorteil, dass elektrische Eigenschaften, wie die Leckstromcharakteristik eines dielektrischen Films usw. verbessert werden können und die Ausbeute erhöht werden kann.

Claims (10)

  1. Verfahren zum Herstellen einer Flashspeicherzelle mit den Schritten: – Herstellen eines Tunneloxidfilms (53), einer ersten Polysiliciumschicht (54), eines dielektrischen Films (55), einer zweiten Polysiliciumschicht (56), einer Wolframsilicidschicht (57), eines Antireflexionsfilms (58) und eines Maskenmusters (59), welches einen Abschnitt des Antireflexionsfilms (58) über dem Halbleitersubstrat (51) freilegt; – Ätzen des Antireflexionsfilms (58), der Wolframsilicidschicht (57), der zweiten Polysiliciumschicht (56) und des dielektrischen Films (55) unter Verwendung des Maskenmusters (59) als Maske, um einen Abschnitt der ersten Polysiliciumschicht (54) freizulegen; – Durchführen eines Reinigungsprozesses aus einem B-Reinigungsprozess und einem N-Reinigungsprozess zum Entfernen von Oxidteilchen, welche an der Oberfläche der resultierenden Struktur nach dem Ätzprozess an der Oberfläche auftreten, wobei eine Polymerschicht (200) an der Seitenfläche der Wolframsilicidschicht (57) und der zweiten Polysiliciumschicht (56) verbleibt; und – Ausführen eines Selbstausrichtungs-Ätzprozesses zum Entfernen der ersten Polysiliciumschicht (54) und des Tunneloxidfilms (53), wobei die Wolframsilicidschicht (57) durch die Polymerschicht (200) während des Ätzprozesses zum Entfernen der freigelegten ersten Polysiliciumschicht (54) geschützt ist.
  2. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass im Selbstausrichtungs-Ätzprozess ein HBr/O2-Gasgemisch verwendet wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass HBr und O2 im Verhältnis 50:1 bis 100:1 gemischt werden.
  4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Strukturierprozess in einer Ätzanlage vom RIE- oder einer solchen vom MERIE-Typ ausgeführt wird.
  5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Selbstausrichtungs-Ätzprozess durch Zuführen einer Grundleistung von 100 bis 5000 W ausgeführt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass im Selbstausrichtungs-Ätzprozess He-Gas mit 0,09 bis 0,36 Pa m3/s als Zusatzgas zugeführt wird.
  7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Reinigungsprozess in einer Reinigungsanlage vom Mehrbadtyp ausgeführt wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der B-Reinigungsprozess bei einer Temperatur im Bereich von 100 bis 130°C in einer Lösung ausgeführt wird, in der H2SO4 und H2O2 im Verhältnis 3:1 bis 4:1 gemischt sind.
  9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der N-Reinigungsprozess unter Verwendung einer Lösung ausgeführt wird, in der NH4OH, H2O2 und H2O im Verhältnis 1:1:5 bis 1:4:20 gemischt sind.
  10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Reinigungsprozess unter Verwendung eines Megaschallprozesses, bei dem eine Frequenz von ungefähr 10 MHz an ein eine Reinigungslösung enthaltendes Reinigungsbad angelegt wird, oder eines Rüttelprozesses ausgeführt wird, bei dem das Reinigungsbad geschüttelt wird, und dass der Reinigungsprozess in einer Reinigungsanlage vom Mehrbadtyp ausgeführt wird, um die Reinigungseigenschaften zu verbessern.
DE10256978A 2001-12-22 2002-12-05 Verfahren zum Herstellen einer Flashspeicherzelle Expired - Fee Related DE10256978B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0083499A KR100426486B1 (ko) 2001-12-22 2001-12-22 플래시 메모리 셀의 제조 방법
KR2001/83499 2001-12-22

Publications (2)

Publication Number Publication Date
DE10256978A1 DE10256978A1 (de) 2003-07-17
DE10256978B4 true DE10256978B4 (de) 2011-06-09

Family

ID=19717467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256978A Expired - Fee Related DE10256978B4 (de) 2001-12-22 2002-12-05 Verfahren zum Herstellen einer Flashspeicherzelle

Country Status (5)

Country Link
US (1) US6852595B2 (de)
JP (1) JP4337970B2 (de)
KR (1) KR100426486B1 (de)
DE (1) DE10256978B4 (de)
TW (1) TWI240998B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004809B1 (ko) * 2003-09-30 2011-01-04 매그나칩 반도체 유한회사 복합 반도체 메모리장치의 게이트 절연막 제조 방법
US6955964B2 (en) * 2003-11-05 2005-10-18 Promos Technologies, Inc. Formation of a double gate structure
KR100701687B1 (ko) * 2003-12-23 2007-03-29 주식회사 하이닉스반도체 게이트전극 식각방법
KR100616193B1 (ko) * 2004-09-15 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 비휘발성 메모리 소자의 게이트 전극 형성방법
KR100639460B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 플래시 메모리 소자의 게이트 형성 방법
KR100661186B1 (ko) * 2005-03-23 2006-12-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100800379B1 (ko) * 2006-08-29 2008-02-01 삼성전자주식회사 비휘발성 메모리 소자의 게이트 제조방법
KR100816727B1 (ko) * 2006-09-20 2008-03-27 주식회사 하이닉스반도체 플래시 메모리 소자 제조방법
KR100953021B1 (ko) * 2008-04-07 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 게이트 패턴 형성방법
KR100981530B1 (ko) * 2008-05-26 2010-09-10 주식회사 하이닉스반도체 반도체 소자 및 이의 제조 방법
US20110207311A1 (en) * 2010-02-25 2011-08-25 Hynix Semiconductor Inc. Method of Manufacturing Semiconductor Device
JP6504755B2 (ja) * 2014-06-25 2019-04-24 キヤノン株式会社 半導体装置の製造方法
CN110085551B (zh) * 2018-01-25 2021-05-25 长鑫存储技术有限公司 存储元件的位线的制作过程、存储元件及其制作方法
CN115274676B (zh) * 2022-09-29 2022-12-13 广州粤芯半导体技术有限公司 一种闪存结构及其制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118649A (en) * 1977-05-25 1978-10-03 Rca Corporation Transducer assembly for megasonic cleaning
EP0167136A2 (de) * 1984-07-06 1986-01-08 International Business Machines Corporation Selektives anisotropisches reaktives Ionenätzverfahren für zusammengesetzte Strukturen aus Polysiliziden
JPH0350824A (ja) * 1989-07-19 1991-03-05 Sony Corp ドライエッチング方法
JPH05326479A (ja) * 1992-03-24 1993-12-10 Mitsubishi Materials Corp 半導体ウェーハ
US5644153A (en) * 1995-10-31 1997-07-01 Micron Technology, Inc. Method for etching nitride features in integrated circuit construction
EP0784336A2 (de) * 1995-12-15 1997-07-16 Texas Instruments Incorporated Verbesserungen bei der Herstellung und Bearbeitung von Halbleitervorrichtungen
US5856239A (en) * 1997-05-02 1999-01-05 National Semiconductor Corporaton Tungsten silicide/ tungsten polycide anisotropic dry etch process
US6001688A (en) * 1997-12-08 1999-12-14 Advanced Micro Devices, Inc. Method of eliminating poly stringer in a memory device
KR100246776B1 (ko) * 1996-12-27 2000-03-15 김영환 반도체 소자의 산화막 형성방법
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
US6159860A (en) * 1998-07-17 2000-12-12 Advanced Micro Devices, Inc. Method for etching layers on a semiconductor wafer in a single etching chamber
US6265294B1 (en) * 1999-08-12 2001-07-24 Advanced Micro Devices, Inc. Integrated circuit having double bottom anti-reflective coating layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775642A (en) * 1987-02-02 1988-10-04 Motorola, Inc. Modified source/drain implants in a double-poly non-volatile memory process
JPH09330987A (ja) * 1996-06-07 1997-12-22 Sony Corp 半導体装置の製造方法
JP3750231B2 (ja) * 1996-11-20 2006-03-01 ソニー株式会社 積層配線の形成方法
KR100223769B1 (ko) * 1996-12-24 1999-10-15 김영환 메모리 소자의 유전막 형성 방법
JP3176311B2 (ja) * 1997-03-31 2001-06-18 日本電気株式会社 シリコン層のエッチング方法
US5981339A (en) * 1998-03-20 1999-11-09 Advanced Micro Devices, Inc. Narrower erase distribution for flash memory by smaller poly grain size

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118649A (en) * 1977-05-25 1978-10-03 Rca Corporation Transducer assembly for megasonic cleaning
EP0167136A2 (de) * 1984-07-06 1986-01-08 International Business Machines Corporation Selektives anisotropisches reaktives Ionenätzverfahren für zusammengesetzte Strukturen aus Polysiliziden
JPH0350824A (ja) * 1989-07-19 1991-03-05 Sony Corp ドライエッチング方法
JPH05326479A (ja) * 1992-03-24 1993-12-10 Mitsubishi Materials Corp 半導体ウェーハ
US5644153A (en) * 1995-10-31 1997-07-01 Micron Technology, Inc. Method for etching nitride features in integrated circuit construction
EP0784336A2 (de) * 1995-12-15 1997-07-16 Texas Instruments Incorporated Verbesserungen bei der Herstellung und Bearbeitung von Halbleitervorrichtungen
KR100246776B1 (ko) * 1996-12-27 2000-03-15 김영환 반도체 소자의 산화막 형성방법
US5856239A (en) * 1997-05-02 1999-01-05 National Semiconductor Corporaton Tungsten silicide/ tungsten polycide anisotropic dry etch process
US6001688A (en) * 1997-12-08 1999-12-14 Advanced Micro Devices, Inc. Method of eliminating poly stringer in a memory device
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
US6159860A (en) * 1998-07-17 2000-12-12 Advanced Micro Devices, Inc. Method for etching layers on a semiconductor wafer in a single etching chamber
US6265294B1 (en) * 1999-08-12 2001-07-24 Advanced Micro Devices, Inc. Integrated circuit having double bottom anti-reflective coating layer

Also Published As

Publication number Publication date
TW200408070A (en) 2004-05-16
KR20030053320A (ko) 2003-06-28
JP2003218247A (ja) 2003-07-31
DE10256978A1 (de) 2003-07-17
JP4337970B2 (ja) 2009-09-30
US6852595B2 (en) 2005-02-08
KR100426486B1 (ko) 2004-04-14
TWI240998B (en) 2005-10-01
US20030134472A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
DE102006062035B4 (de) Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
DE102009021744B4 (de) Verfahren zum Herstellen einer Speicherzellen-Anordnung
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE10256978B4 (de) Verfahren zum Herstellen einer Flashspeicherzelle
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE102005021190B4 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements und Flash-Speicherbauelement
DE102009055435A1 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
DE102004030172A1 (de) Verfahren zum Herstellen von Flash-Speicherbauelementen
DE102016124264B4 (de) Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung
DE10221884A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE102009046241B4 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE19829862A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102006045125B4 (de) Feldeffekttransistoranordnung, Speichereinrichtung und Verfahren zur Herstellung solcher sowie einer 3D-Polysiliziumstruktur
DE10346609B4 (de) Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle
DE102004063624A1 (de) Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung
DE102004030920B4 (de) Verfahren zum Bilden einer Grabenisolationsschicht in einem Halbleiterbauelement
DE102004063139B4 (de) Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung
EP1183718B1 (de) Herstellungsverfahren einer NICHTFLÜCHTIGEN HALBLEITER-SPEICHERZELLE

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R020 Patent grant now final

Effective date: 20110910

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701