DE102005052133A1 - Verfahren zur Herstellung eines Flash-Speicherbauelements - Google Patents

Verfahren zur Herstellung eines Flash-Speicherbauelements Download PDF

Info

Publication number
DE102005052133A1
DE102005052133A1 DE102005052133A DE102005052133A DE102005052133A1 DE 102005052133 A1 DE102005052133 A1 DE 102005052133A1 DE 102005052133 A DE102005052133 A DE 102005052133A DE 102005052133 A DE102005052133 A DE 102005052133A DE 102005052133 A1 DE102005052133 A1 DE 102005052133A1
Authority
DE
Germany
Prior art keywords
layer
element isolation
layers
annealing process
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005052133A
Other languages
English (en)
Inventor
Cha Deok Dong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005052133A1 publication Critical patent/DE102005052133A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/02—Structures made of specified materials
    • E04H12/08—Structures made of specified materials of metal
    • E04H12/085—Details of flanges for tubular masts
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/182—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements for coaxial connections of two rods or tubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/187—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements with sliding nuts or other additional connecting members for joining profiles provided with grooves or channels
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • F21S8/08—Lighting devices intended for fixed installation with a standard
    • F21S8/085—Lighting devices intended for fixed installation with a standard of high-built type, e.g. street light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

Es wird ein Verfahren zur Herstellung eines Flash-Speicherbauelements offenbart, wobei beim Bilden von Seitenwandoxidschichten eine wiedergewachsene Dicke einer Abdeckoxidschicht gesteuert wird. Die Breite einer Elementisolationsschicht wird mittels eines Ätzprozesses zum Entfernen der wiedergewachsenen Oxidschicht reduziert. Dies erlaubt es, leicht einen Floating-Gate-Raum zu sichern, und es wird eine Dicke der Seitenwandoxidschichten mittels eines Abstandsnitridschicht-Vorbehandlungsreinigungsprozesses reduziert. Es ist somit möglich, den Grabenraum, welcher ein Lückenfüllen erleichtert, zu sichern.

Description

  • Diese Anmeldung nimmt die Priorität der koreanischen Patentanmeldung Nr. 2005-20218, angemeldet am 10. März 2005, in Anspruch, deren Inhalte hier in ihrer Gesamtheit durch Bezugnahme mit aufgenommen werden.
  • HINTERGRUND
  • GEBIET DER ERFINDUNG
  • Das vorliegende Patent bezieht sich auf ein Verfahren zur Herstellung eines Flash-Speicherbauelements, und weiter insbesondere auf ein Verfahren zur Herstellung eines Flash-Speicherbauelements, wobei lückenfüllende Eigenschaften einer Elementisolationsschicht eines hochintegrierten Flash-Speicherbauelements verbessert werden können.
  • DISKUSSION DES STANDES DER TECHNIK
  • Da ein Flash-Speicherbauelement hochintegriert ist, müssen eine Vielzahl von Schwierigkeiten beim Konstruieren einer Elementisolationsschicht des Flash-Speicherbauelements berücksichtigt werden. Das größte Problem ist, dass die Elementisolationsschicht lückenfüllend in einen Graben mit einer schmalen Breite und einer tiefen Tiefe mit einem hohen Längenverhältnis eingefüllt wird.
  • Da das Flash-Speicherbauelement unterhalb von 70nm hochintegriert ist, kann aufgrund eines Fehlens eines Spielraums ein existierendes selbstausgerichtetes Flacher-Graben-Isolations(STI)verfahren und ein Lückenfüllen unter Verwendung einer Hochdichtes-Plasma-(HDP)Oxidschicht nicht weiter angepasst werden. Es erreicht einen Punkt, wo eine Sicherung des Raums zwischen den Floating-Gates durch einfaches Arbeiten mit Maske und Ätzen unmöglich wird.
  • Als ein alternatives Verfahren zum Lösen dieses Problems wurde ein selbstausgerichtetes Floating-Gate (im Folgenden als ein „SAFG" bezeichnet) eingeführt. Auch wenn die SAFG-Technologie eingeführt wurde, tritt jedoch unvermeidbar ein Problem beim Vergraben eines Grabens auf.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demnach adressiert das vorliegende Patent die obigen Probleme und offenbart ein Verfahren zur Herstellung eines Flash-Speicherbauelements, wobei der Floating-Gate-Raum gesichert werden kann.
  • Das Patent offenbart auch ein Verfahren zur Herstellung eines Flash-Speicherbauelements, wobei Grabenlückenfüllungseigenschaften verbessert werden können.
  • Um dieses zu erreichen, wird ein Verfahren zur Herstellung eines Flash-Speicherbauelements zur Verfügung gestellt, mit den Schritten des Bildens einer Abdeckoxidschicht und einer Polsternitridschicht auf einem Halbleitersubstrat, des Ätzens der Polsternitridschicht, der Abdeckoxidschicht und des Halbleitersubstrats, um Gräben zu bilden, des Bildens von Seitenwandoxidschichten auf der Oberfläche des Halbleitersubstrats, in welchem die Gräben gebildet sind, und des Wiederwachsens der Abdeckoxidschicht in einer Weise, um eine vorbestimmten Dicke aufzuweisen, des Reduzierens einer Dicke der Seitenwandoxidschichten, des Bildens einer Abstandsnitridschicht auf der gesamten Oberfläche einschließlich der Gräben, des Bildens von Elementisolationsschichten innerhalb der Gräben, des Entfernens der Abstandsnitridschicht und der Polsternitridschicht, um die Elementisolationsschichten, die sich nach oben von dem Halbleitersubstrat erstrecken, zu exponieren, des Ätzens der gesamten Oberfläche derart, dass die Abdeckoxidschicht entfernt wird, wodurch die Breite der Elementisolationsschichten reduziert wird, welche aufgrund des Entfernens der Polsternitridschicht exponiert sind, und des Bildens von Floating-Gates, wobei dielektrische Tunnelschichten zwischen benachbarten Elementisolationsschichten eingeschoben sind.
  • Die Abdeckoxidschicht wird bevorzugt mit einer Dicke von 20 bis 50Å gebildet.
  • Das Verfahren kann weiterhin den Schritt des Implantierens eines Senkenions und eines Threshold-Spannungsions aufweisen, nachdem die Abdeckoxidschicht gebildet ist.
  • Eine Dicke der wiedergewachsenen Abdeckoxidschicht liegt bevorzugt bei 100 bis 150Å.
  • Die Seitenwandoxidschichten werden bevorzugt mit einer Dicke von 50 bis 300Å gebildet.
  • Die Abstandsnitridschicht ist bevorzugt mit einer Dicke von 50 bis 100Å gebildet.
  • Die Elementisolationsschichten können gebildet werden durch Ausführen der Schritte des Bildens einer Isolationsschicht auf der gesamten Oberfläche einschließlich der Gräben, so dass die Gräben vergraben werden, des Ausführens eines Ausheilungsprozesses zum Entfernen eines Saumes und einer Lücke, gebildet in der Isolationsschicht, und des Entfernens der Isolationsschicht mittels eines CMP-Prozesses, so dass die Isolationsschicht nur innerhalb der Gräben verbleibt.
  • Die Isolationsschicht wird bevorzugt unter Verwendung von O3 TEOS gebildet.
  • Die O3 TEOS-Schicht wird bevorzugt unter Verwendung von O3 und TEOS-Quellen bei einer Temperatur von 500 bis 550°C und einem Druck von 350 bis 650 Torr gebildet.
  • Der Ausheilungsprozess ist vorzugsweise ein Ausheilungsprozess eines Nassoxidationsmodus.
  • Der Ausheilungsprozess des Nassoxidationsmodus kann ein Dampfausheilungsprozess und ein Nassoxidationsprozess sein.
  • Der Ausheilungsprozess des Nassoxidationsmodus kann die Schritte des Ausführens eines ersten Ausheilungsprozesses unter einer gemischten Gasatmosphäre von H2 und O2 aufweisen, und des Ausführens eines zweiten Ausheilungsprozesses unter einer Atmosphäre einschließlich von nur N2-Gas aufweisen.
  • In dem ersten Ausheilungsprozess liegt die Flussrate von H2 : O2 vorzugsweise bei 1:1 oder 3:2.
  • Eine Temperatur des ersten Ausheilungsprozesses liegt vorzugsweise bei 700 bis 1000°C.
  • Eine Temperatur des zweiten Ausheilungsprozesses liegt vorzugsweise bei 900 bis 1000°C.
  • Das Verfahren kann weiterhin den Schritt des Ausführens eines Nachreinigungsprozesses zum Entfernen einer Oxidschicht aufweisen, die auf der Polsternitridschicht verbleibt, nachdem die Elementisolationsschichten gebildet wurden.
  • In dem Nachreinigungsprozess können BOE oder HF als eine Reinigungslösung verwendet werden.
  • Die Abstandsnitridschicht und die Polsternitridschicht können unter Verwendung einer Phosphorsäure-(H3PO4)Lösung geätzt werden.
  • Wenn die Abdeckoxidschicht geätzt wird, können DHF oder BOE als eine Ätzlösung verwendet werden.
  • Das Verfahren kann weiterhin den Schritt des Entfernens der Elementisolationsschichten aufweisen, die zwischen den Floating-Gates existieren, um eine vorbestimmte Dicke, wodurch laterale Abschnitte der Floating-Gates nachdem die Floating-Gates gebildet wurden exponiert werden.
  • Die Elementisolationsschichten werden vorzugsweise bis unmittelbar auf der dielektrischen Tunnelschicht an einer niedrigeren Seite der Floating-Gates entfernt.
  • Nachdem die Floating-Gates entfernt werden, kann das Verfahren weiterhin die Schritte des sequenziellen Bildens einer dielektrischen Zwischenschicht, eines Steuer-Gates und einer antireflektierenden Beschichtungsschicht auf der gesamten Oberfläche aufweisen, und des Strukturierens der Antireflektionsbeschichtungsschicht, des Steuer-Gates und der dielektrischen Zwischenschicht mittels eines Gate-Strukturierungsprozesses, und des Strukturierens der Floating-Gates mittels eines selbst-ausgerichteten Ätzprozesses unter Verwendung der strukturierten Antireflektionsbeschichtungsschicht.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1a bis 1i sind Querschnitte, die Prozessschritte in einem beispielhaften Verfahren zur Herstellung eines Flash-Speicherbauelements illustrieren.
  • DETAILLIERTE BESCHREIBUNG VERSCHIEDENER AUSFÜHRUNGSFORMEN
  • Verschiedene Ausführungsformen werden mit Bezug auf die begleitenden Zeichnungen beschrieben. Die Durchschnittsfachleute der Technik werden erkennen, dass die offenbarten Ausführungsformen auf verschiedene Weisen modifiziert werden können, und der Schutzbereich des vorliegenden Patents nicht durch die später beschriebenen Ausführungsformen beschränkt wird.
  • 1a bis 1i sind Querschnitte, die Prozessschritte in einem beispielhaften Verfahren zur Herstellung eines Flash-Speicherbauelements illustrieren.
  • Gemäß 1a wird eine Abdeckoxidschicht 102 auf einem Halbleitersubstrat 101 gebildet. Nachdem ein Senkenion und verschiedene Threshold-Spannungs(Vt)-Ionen implantiert werden, wird eine Polsternitridschicht 103 auf einer Abdeckoxidschicht 102 abgeschieden, um eine Elementisolationsschicht zu strukturieren.
  • In diesem Fall wird die Abdeckoxidschicht 102 bis zu einer Dicke von etwa 20 bis 50Å gebildet. Die Abdecknitridschicht 103 wird bis zu einer Dicke gebildet, die ausreichend ist, um die Höhe eines Floating-Gates zum Zeitpunkt eines chemisch-mechanischen Polierens (im Folgenden als ein „CMP" bezeichnet) innerhalb eines SAFG-Prozesses, der später auszuführen ist, zu sichern.
  • Als nächstes bezugnehmend auf 1b werden die Polsternitridschicht 103, die Abdeckoxidschicht 102 und das Halbleitersubstrat 101 selektiv durch Strukturieren zum Bilden einer Elementisolationsschicht geätzt, wodurch Gräben 104 gebildet werden und eine Elementisolationsregion und eine aktive Region somit definiert werden.
  • Insbesondere wird eine (nicht dargestellte) Fotolackstruktur gebildet, die die Elementisolationsregion definiert. Die Polsternitridschicht 103, die Abdeckoxidschicht 102 und das Halbleitersubstrat 101 werden unter Verwendung der Fotolackstruktur als eine Ätzmaske geätzt, wodurch die Gräben 104 gebildet werden.
  • In diesem Fall kann ein Hartmaskenprozess anstelle der Fotolackstruktur verwendet werden, um ein Strukturieren zu vereinfachen. Mit anderen Worten wird eine harte maskierende Schicht auf der Polsternitridschicht 103 gebildet. Nachdem die harte maskierende Schicht mittels eines vorbestimmten fotolithographischen Prozesses strukturiert ist, werden die Polsternitridschicht 103, die Abdeckoxidschicht 102 und das Halbleitersubstrat 101 unter Verwendung der strukturierten harten maskierenden Schicht als eine Maske geätzt, wodurch die Gräben 104 gebildet werden.
  • Anschließend werden eine natürliche Oxidschicht, die in dem Halbleitersubstrat 101 gebildet ist, und abnorme Schichten, die beim Ätzen erzeugt werden, mittels eines Vorbehandlungsreinigungsprozesses entfernt. Seitenwandoxidschichten 105 werden in dem Halbleitersubstrat 101 gebildet, in wel chem die Gräben 104 mittels eines Oxidationsprozesses gebildet werden, wie in 1c dargestellt ist.
  • Da eine aktive kritische Dimension (CD) klein wird, wird die Abdeckoxidschicht 102 nach Bildung der Seitenwandoxidschichten 105 wieder gewachsen. Die Seitenwandoxidschichten 105 werden mit einer ausreichenden Vorgabe gebildet, so dass eine finale Dicke der Abdeckoxidschicht 102, welche ursprünglich eine Dicke von dünner als 50Å aufweist, 100 bis 150Å beträgt. Beispielsweise können die Seitenwandoxidschichten 105 bis zu einer Dicke von 50 bis 300Å gebildet werden.
  • Wenn die Seitenwandoxidschichten 105 als solches dick ausgebildet werden, besteht ein Vorteil darin, dass ein Verdünnungsphänomen, in welchem eine Oxidschicht an oberen Kanten der Gräben nicht richtig gewachsen wird, verhindert werden kann.
  • Anschließend wird eine Dicke der Seitenwandoxidschichten 105 mittels eines Vorbehandlungsreinigungsprozesses reduziert, so dass ein nachfolgender lückenfüllender Prozess der Gräben 104 vereinfacht wird, wodurch ausreichender Raum zum Lückenfüllen gesichert wird.
  • Um ein zusätzliches erneutes Wachsen der Seitenwandoxidschichten 105 und der Abdeckoxidschicht 102 zu verhindern, wenn ein nachfolgender Ausheilungsprozess mit O3 Tetraethylorthosilikat (TEOS) eines Nassoxidationsmodus ausgeführt wird, und um auch verhindern, dass auf Kohlenstoff basierende Störstellen, die in O3 TEOS enthalten sind, in die inneren Wände der Gräben 104 diffundieren, wird eine Abstandsnitridschicht 106 auf der gesamten Oberfläche des Halbleitersubstrats 101, einschließlich der Gräben 104, gebildet, wie in 1d dargestellt ist.
  • Die Abstandsnitridschicht 106 ist vorzugsweise bis zu einer Dicke von 50 bis 100Å gebildet.
  • Als nächstes Bezug nehmend auf 1e werden die Gräben 104 unter Verwendung von O3 TEOS lückenfüllend gefüllt, so dass in einem schmalen Raum ein effizientes Vergraben möglich wird.
  • In diesem Fall kann O3 TEOS zum Lückenfüllen der Gräben 104 unter Verwendung von O3 und TEOS als Quellengase bei einer Temperatur von 500 bis 550°C und einem Druck von 350 bis 650 Torr gebildet werden.
  • Anschließend, um Säume und Lücken zu entfernen, die beim Lückenfüllen von O3 TEOS gebildet wurden, wird ein Dampfausheil- oder Nassausheilprozess eines Nassoxidationsmodus ausgeführt.
  • In dem Ausheilungsprozess des Nassoxidationsmodus wird eine Ausheilung bei einer Temperatur in einem Bereich von 700 bis 1000°C durchgeführt, wobei die Flussrate von H2 : O2 auf 1:1 oder 3:2 eingestellt ist. Zusätzliches Ausheilen wird dann nur unter Verwendung von N2 Gas bei einer Temperatur in einem Bereich von 900 bis 1000°C ausgeführt.
  • Anschließend wird O3 TEOS einem CMP unter Verwendung der Polsternitridschicht 103 als eine Stoppbarriere unterzogen, wodurch innerhalb der Gräben 104 Elementisolationsschichten 107 gebildet werden.
  • Um eine Oxidschicht zu entfernen, die auf der Polsternitridschicht 103 verbleiben kann, wird dann ein Nachreinigungsprozess unter Verwendung von gepuffertem Oxidätzmittel (BOE) oder HF implementiert. In diesem Fall wird der Nachreinigungsprozess in einer Weise gesteuert, um sicherzustellen, dass die Höhe der Elementisolationsschichten 107 nicht exzessiv reduziert wird.
  • Gemäß 1f werden die Polsternitridschicht 103 und die Abstandsnitridschicht 106 an beiden Seiten derselben entfernt. In diesem Fall wird etwas von der Abstandsnitridschicht 106 zwischen den Seitenwandoxidschichten 105 und den Elementisolationsschichten 107 auch geätzt.
  • Die Polsternitridschicht 103 und die Abstandsnitridschicht 106 werden unter Verwendung einer Phosphorsäure(H3PO4)-Lösung entfernt.
  • Als ein Ergebnis des Entfernens der Polsternitridschicht 103 werden Abschnitte der Elementisolationsschichten 107, welche sich von der Oberfläche des Halbleitersubstrats 101 nach oben erstrecken, exponiert.
  • Gemäß 1g wird ein Ätzen unter Verwendung einer verdünnten HF(DHF)-Lösung oder von BOE ausgeführt, so dass die Abdeckoxidschicht 102 entfernt wird.
  • In diesem Fall werden die Abschnitte der Elementisolationsschichten 107, welche sich von dem Halbleitersubstrat 101 nach oben erstrecken, auch geätzt, und die Breite derselben wird reduziert.
  • Wenn die Menge der wiedergewachsenen Abdeckoxidschicht 102 unregelmäßig ist oder zu klein ist, werden darüber hinaus die zwischen den Elementisolationsschichten 107 und dem Halbleitersubstrat 101 angeordnete Abstandsnitridschicht 106 und die oberen Abschnitte der Seitenwandoxidschichten 105 umfangreich entfernt, wodurch eine Grube gebildet wird. Es ist somit wichtig, die Dicke des erneuten Wachsens der Abdeckoxidschicht 102 in dem Prozess des erneuten Wachsens der Abdeckoxidschicht 102 zu steuern.
  • Es wird dann eine Vorbehandlungsreinigung des nassen Eintauch-Herauszieh-Modus ausgeführt, so dass die Menge der Seitenwandoxidschichten 105, welche auf den Seitenwänden der Gräben verbleiben, richtig ist.
  • Wenn eine große Menge der Seitenwandoxidschichten 105 auf den Seitenwänden der Gräben verbleibt, tritt ein Verdünnungsphänomen auf, in welchem die Kantenabschnitte der Tunneloxidschichten 108 dünn werden. Wenn zuviel der Seitenwandoxidschichten 105 entfernt wird, wird im Gegensatz dazu in einem nachfolgenden Polysiliziumabscheidungsprozess Polysilizium vergraben oder es wird eine Lücke in den entfernten Abschnitten der Seitenwandoxidschichten 105 gebildet. Daher wird die entfernte Menge der Seitenwandoxidschichten 105 durch Steuern der Nass-Eintauch-Herauszieh-Zeit in dem Vorbehandlungsprozess gesteuert.
  • Gemäß 1h werden die Tunneloxidschichten 108 auf den Oberflächen des Halbleitersubstrats 101 gebildet, welche durch Entfernen der Abdeckoxidschicht 102 exponiert werden. Es wird dann Polysilizium (Poly-Si) abgeschieden, wo Poly-Si als ein Floating-Gate verwendet wird.
  • Als nächstes erfährt Polysilizium eine CMP, so dass die Elementisolationsschichten 107 exponiert werden, wodurch Floating-Gates 109 gebildet werden, welche mit den dazwischenliegenden Elementisolationsschichten 107 getrennt werden.
  • Gemäß 1i werden die Elementisolationsschichten 107 zwischen den Floating-Gates 109 mittels eines Vorbehandlungsreinigungsprozesses unter Verwendung von HF oder BOE um eine gewünschte Menge entfernt, wodurch die lateralen Abschnitte der Floating-Gates 109 exponiert werden. Wenn die exponierten lateralen Abschnitte der Floating-Gates 109 klein sind, da eine kleine Menge der Elementisolationsschichten 107 entfernt wird, besteht in diesem Fall ein Problem darin, dass die Programmiergeschwindigkeit langsam wird, da das Kopplungsverhältnis niedrig ist. Wenn bis zu den Tunneloxidschichten 108 geätzt wird, da die Elementisolationsschichten 107 zu sehr entfernt werden, besteht im Gegensatz dazu eine hohe Wahrscheinlichkeit dafür, dass eine Fehlfunktion aufgrund von Indifferenz zwischen einem Steuer-Gate, welches später zu bilden ist, und einer aktiven Region auftreten kann.
  • Hinsichtlich des Obigen ist es bevorzugt, dass die Elementisolationsschichten 107 unmittelbar auf die Tunneloxidschichten 108 entfernt werden.
  • Obwohl es in den Zeichnungen nicht dargestellt ist, wird anschließend eine dielektrische Schicht auf den Floating Gates 109 und den Elementisolationsschichten 107 gebildet. Es werden dann eine Polysiliziumschicht, welche als das Steuer-Gate zu verwenden ist, und eine Silizidschicht gebildet. Es wird darauf eine antireflektierende Beschichtungsschicht gebildet. Als nächstes werden die antireflektierende Beschichtungsschicht, die Silizidschicht, die Polysiliziumschicht und die dielektrische Schicht mittels eines Gate-Strukturierungsprozesses strukturiert. Die Floating-Gates 109 werden dann mit tels eines selbst-ausgerichteten Ätzprozesses unter Verwendung der strukturierten antireflektierenden Beschichtungsschicht strukturiert.
  • Eine Herstellung des Flash-Speicherbauelements ist damit vervollständigt.
  • Wenn Seitenwandoxidschichten gebildet werden, kann die Breite einer Elementisolationsschicht, welche gleichzeitig mit dem Entfernen einer Abdeckoxidschicht eingeschnitten wird, durch Steuern der Dicke des erneuten Wachstums der Abdeckoxidschicht gesteuert werden. Es ist somit möglich, einen stabilisierten Floating-Gate-Raum zu sichern.
  • Als zweites kann der Grabenraum durch Ätzen von einem Teil der Seitenwandoxidschichten mittels eines Abstandsnitridschicht-Vorbehandlungsreinigungsprozesses gesichert werden. Ein Lückenfüllen der Elementisolationsschicht kann erleichtert werden.
  • Als drittes kann eine zusätzliches Oxidation von Seitenwandoxidschichten und ein erneutes Wachstum einer Abdeckoxidschicht verhindert werden, wenn eine Ausheilung des nassen Oxidationsmodus zum Verbessern von Eigenschaften einer O3 TEOS Schicht unter Verwendung einer Abstandsnitridschicht durchgeführt wird.
  • Als viertes wird eine Elementisolationsschicht, welche sich von der Oberfläche eines Halbleitersubstrats nach oben erstreckt, unter Verwendung einer wiedergewachsenen Dicke einer Abdeckoxidschicht als eine Vorgabe geätzt. Es ist daher möglich, einen ausreichend schmalen Raum zwischen Floating-Gates innerhalb eines Bereichs zu sichern, in welchem eine Grube nicht gebildet wird.
  • Obwohl die vorstehende Beschreibung mit Bezug auf die verschiedenen Ausführungsformen vorgenommen wurde, ist klar, dass Veränderungen und Modifikationen der vorliegenden Erfindung durch den Durchschnittsfachmann der Technik vorgenommen werden können, ohne von dem Geist und dem Bereich der vorliegenden Erfindung und der anhängenden Ansprüche abzuweichen.

Claims (22)

  1. Verfahren zur Herstellung eines Flash-Speicherbauelements, mit den Schritten des: Bildens einer Abdeckoxidschicht und einer Polsternitridschicht auf einem Halbleitersubstrat, Ätzens der Polsternitridschicht, der Abdeckoxidschicht und des Halbleitersubstrats, um Gräben zu bilden, Bildens von Seitenwandoxidschichten auf der Oberfläche des Halbleitersubstrats, in welchem die Gräben gebildet sind, und des Wiederwachsens der Abdeckoxidschicht in einer Weise, um eine vorbestimmten Dicke aufzuweisen, Reduzierens einer Dicke der Seitenwandoxidschichten, Bildens einer Abstandsnitridschicht auf der gesamten Oberfläche einschließlich der Gräben, Bildens von Elementisolationsschichten innerhalb der Gräben, Entfernens der Abstandsnitridschicht und der Polsternitridschicht, um die Elementisolationsschichten, die sich nach oben von dem Halbleitersubstrat erstrecken, zu exponieren, Ätzens der gesamten Oberfläche derart, dass die Abdeckoxidschicht entfernt wird, wodurch die Breite der Elementisolationsschichten reduziert wird, welche aufgrund des Entfernens der Polsternitridschicht exponiert sind, und des Bildens von Floating-Gates, wobei dielektrische Tunnelschichten zwischen benachbarten Elementisolationsschichten eingemischt sind.
  2. Verfahren nach Anspruch 1, wobei die Abdeckoxidschicht bis zu einer Dicke von 20 bis 50Å gebildet wird.
  3. Verfahren nach Anspruch 1, weiterhin den Schritt den Implantierens eines Senkenions und eines Threshold-Spannungsions aufweisend, nachdem die Abdeckoxidschicht gebildet wurde.
  4. Verfahren nach Anspruch 1, wobei eine Dicke der wiedergewachsenen Abdeckoxidschicht 100 bis 150Å beträgt.
  5. Verfahren nach Anspruch 1, wobei die Seitenwandoxidschichten bis zu einer Dicke von 50 bis 300Å gebildet werden.
  6. Verfahren nach Anspruch 1, wobei die Abstandsnitridschicht bis zu einer Dicke von 50 bis 100Å gebildet wird.
  7. Verfahren nach Anspruch 1, wobei die Elementisolationsschichten gebildet werden durch Ausführen der Schritte des: Bildens einer Isolationsschicht auf der gesamten Oberfläche einschließlich der Gräben, so dass die Gräben vergraben werden; Ausführens eines Ausheilungsprozesses zum Entfernen eines Saumes und einer Lücke, gebildet in der Isolationsschicht; und Entfernens der Isolationsschicht mittels eines chemisch-mechanischen Polierprozesses, so dass die Isolationsschicht nur innerhalb der Gräben verbleibt.
  8. Verfahren nach Anspruch 7, wobei die Isolationsschicht unter Verwendung von O3 TEOS gebildet wird.
  9. Verfahren nach Anspruch 8, wobei die O3 TEOS Schicht unter Verwendung von O3- und TEOS-Quellen bei einer Temperatur von 500 bis 550°C und einem Druck von 350 bis 650 Torr gebildet wird.
  10. Verfahren nach Anspruch 7, wobei der Ausheilungsprozess ein Ausheilungsprozess eines Nassoxidationsmodus ist.
  11. Verfahren nach Anspruch 10, wobei der Ausheilungsprozess des Nassoxidationsmodus ein Dampfausheilungsprozess oder ein Nassoxidationsprozess ist.
  12. Verfahren nach Anspruch 10, wobei der Ausheilungsprozess des Nassoxidationsmodus die Schritte aufweist: Ausführen eines ersten Ausheilungsprozesses unter einer gemischten Gasatmosphäre von H2 und O2; und Ausführen eines zweiten Ausheilungsprozesses unter einer Atmosphäre mit nur N2 Gas.
  13. Verfahren nach Anspruch 12, wobei in dem ersten Ausheilungsprozess die Flussrate von H2 : O2 1:1 oder 3:2 beträgt.
  14. Verfahren nach Anspruch 12, wobei eine Temperatur des ersten Ausheilungsprozesses 700 bis 1000°C beträgt.
  15. Verfahren nach Anspruch 12, wobei eine Temperatur des zweiten Ausheilungsprozesses 900 bis 1000°C beträgt.
  16. Verfahren nach Anspruch 1, weiterhin den Schritt des Ausführens eines Nachreinigungsprozesses zum Entfernen einer auf der Polsternitridschicht verbleibenden Oxidschicht aufweisend, nachdem die Elementisolationsschicht gebildet wurde.
  17. Verfahren nach Anspruch 16, wobei in dem Nachreinigungsprozess BOE oder HF als eine Reinigungslösung verwendet wird.
  18. Verfahren nach Anspruch 1, wobei die Abstandsnitridschicht und die Polsternitridschicht unter Verwendung einer Phosphorsäure(H3PO4)-Lösung geätzt werden.
  19. Verfahren nach Anspruch 1, wobei die Abdeckoxidschicht geätzt wird, und DHF oder BOE als eine Ätzlösung verwendet werden.
  20. Verfahren nach Anspruch 1, weiterhin den Schritt des Entfernens der Elementisolationsschichten aufweisend, die zwischen den Floating-Gates existieren, um eine vorbestimmte Dicke, wodurch laterale Abschnitte der Floating-Gates nach dem Bilden der Floating-Gates exponiert werden.
  21. Verfahren nach Anspruch 20, wobei die Elementisolationsschichten bis zu der dielektrischen Tunnelschicht an einer unteren Seite der Floating-Gates entfernt werden.
  22. Verfahren nach Anspruch 1, weiterhin die Schritte aufweisend: sequenzielles Bilden einer dielektrischen Zwischenschicht, eines Steuer-Gates und einer antireflektierenden Beschichtungsschicht auf der gesamten Oberfläche nachdem die Floating-Gates gebildet wurden; und Strukturieren der antireflektierenden Beschichtungsschicht, des Steuer-Gates und der dielektrischen Zwischenschicht mittels eines Gate-Strukturierungsprozesses, und Strukturieren der Floating-Gates mittels eines selbst-ausgerichteten Ätzprozesses unter Verwendung der strukturierten antireflektierenden Beschichtungsschicht.
DE102005052133A 2005-03-10 2005-10-28 Verfahren zur Herstellung eines Flash-Speicherbauelements Withdrawn DE102005052133A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0020218 2005-03-10
KR1020050020218A KR100607351B1 (ko) 2005-03-10 2005-03-10 플래쉬 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
DE102005052133A1 true DE102005052133A1 (de) 2006-09-14

Family

ID=36914858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005052133A Withdrawn DE102005052133A1 (de) 2005-03-10 2005-10-28 Verfahren zur Herstellung eines Flash-Speicherbauelements

Country Status (6)

Country Link
US (1) US7125769B2 (de)
JP (1) JP4563870B2 (de)
KR (1) KR100607351B1 (de)
CN (1) CN100378960C (de)
DE (1) DE102005052133A1 (de)
TW (1) TWI291213B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526478B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
KR100645195B1 (ko) * 2005-03-10 2006-11-10 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
KR100799024B1 (ko) * 2006-06-29 2008-01-28 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
US7705386B2 (en) * 2008-01-07 2010-04-27 International Business Machines Corporation Providing isolation for wordline passing over deep trench capacitor
KR20090078165A (ko) * 2008-01-14 2009-07-17 주식회사 하이닉스반도체 플래시 메모리 소자의 형성 방법
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
CN101859700B (zh) * 2009-04-09 2012-05-30 上海先进半导体制造股份有限公司 多晶硅淀积工艺
US20110014726A1 (en) * 2009-07-20 2011-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
CN104425354A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN108389790B (zh) * 2018-02-27 2020-07-14 武汉新芯集成电路制造有限公司 浮栅的形成方法和浮栅型存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403627B1 (ko) * 2001-05-08 2003-10-30 삼성전자주식회사 트랜치 소자분리 방법
DE10222083B4 (de) * 2001-05-18 2010-09-23 Samsung Electronics Co., Ltd., Suwon Isolationsverfahren für eine Halbleitervorrichtung
CN1392603A (zh) * 2001-06-18 2003-01-22 矽统科技股份有限公司 改善浅沟槽隔离区的漏电流和崩溃电压的方法
KR100426483B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100426484B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US6613646B1 (en) * 2002-03-25 2003-09-02 Advanced Micro Devices, Inc. Methods for reduced trench isolation step height
KR100496551B1 (ko) * 2002-11-20 2005-06-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2004179301A (ja) * 2002-11-26 2004-06-24 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100513799B1 (ko) * 2003-06-30 2005-09-13 주식회사 하이닉스반도체 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP4563870B2 (ja) 2010-10-13
KR100607351B1 (ko) 2006-07-28
US7125769B2 (en) 2006-10-24
CN1832144A (zh) 2006-09-13
CN100378960C (zh) 2008-04-02
TWI291213B (en) 2007-12-11
JP2006253621A (ja) 2006-09-21
TW200633122A (en) 2006-09-16
US20060205150A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
DE102005052133A1 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements
DE69733842T2 (de) Trench-seitenwänden aus n2o-nitriertem oxid zur verhinderung von bor-ausdiffusion und zur stress-reduzierung
DE60124369T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer STI-Struktur
DE102011054757B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, die Metall-Gate-Elektroden aufweist
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102005028630A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19857095A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102005021190A1 (de) Ein Verfahren zur Herstellung eines Flash-Speicherbauelements
DE102007052289A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Recess-Gate
DE10258787A1 (de) Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
DE102004060669A1 (de) Verfahren zum Bilden einer Wandoxidschicht und einer Isolationsschicht in einem Flashspeicherbauelement
DE10246682A1 (de) Halbleiter-Vorrichtung
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE10256978A1 (de) Verfahren zum Herstellen einer Flashspeicherzelle
DE102005030449A1 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
DE102007063271B4 (de) Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
DE102004060446A1 (de) Verfahren zum Bilden einer Gate-Elektrode in einem nicht volatilen Speicherbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501