CN1233033C - 减少隔离元件对于有源区域的应力与侵蚀效应的方法 - Google Patents
减少隔离元件对于有源区域的应力与侵蚀效应的方法 Download PDFInfo
- Publication number
- CN1233033C CN1233033C CN 01124980 CN01124980A CN1233033C CN 1233033 C CN1233033 C CN 1233033C CN 01124980 CN01124980 CN 01124980 CN 01124980 A CN01124980 A CN 01124980A CN 1233033 C CN1233033 C CN 1233033C
- Authority
- CN
- China
- Prior art keywords
- isolated component
- groove structure
- active region
- stress
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，所述方法包括：提供一半导体衬底，所述半导体衬底具有至少一沟槽结构于其上；以一绝缘材料填满所述沟槽结构以形成所述隔离元件；及干氧化处理所述隔离元件，借以减缓所述隔离元件的所述侧壁的氧化速率。由于侧壁的氧化速率被减缓，由此可以减少隔离元件对于邻近的有源区域的应力与侵蚀效应。
Description
技术领域
本发明有关一种形成隔离元件的方法，特别是一种形成浅沟槽隔离元件的方法，用以减少对有源区域的应力效应及侵蚀。
背景技术
在集成电路制程中使用浅沟槽隔离(shallow-trench isolation)技术来隔离元件是常用的做法。一般而言，在一半导体衬底上使用氮化硅作为遮罩，使用非等向性蚀刻制程来形成陡峭的沟槽。接着，以氧化物填满沟槽以形成浅沟槽隔离元件，其表面是与衬底的表面具有同一水平高度。
图1A至图1D为传统方法形成浅沟槽隔离的剖面示意图。参照图1A所示，在硅衬底110上形成一垫氧化层(pad oxide layer)122以保护硅衬底110，此垫氧化层122在形成闸氧化层之前被移除。接着，以化学气相沉积法在垫氧化层122上形成一氮化硅层124。接着，以一具有图案的光阻层128作为遮罩在硅衬底110上进行蚀刻程序以在硅衬底110上形成若干沟槽结构130，在蚀刻后移除光阻层128。
参照图1B，以热氧化的方法在沟槽结构130的侧壁上形成侧壁氧化层131，接着，在硅衬底110的表面及沟槽结构130中填上一氧化硅层132。
参照图1C，在密质化过程(densification process)，例如湿氧侧壁再氧化以形成浅沟槽隔离元件134后，以化学机械研磨方法移除在氮化硅层124上的氧化硅层132。
参照图1D，利用热磷酸剥除氮化硅层124。
然而，将上述的传统方法应用到较高集成电路制造，例如0.25微米制程时，应力是一考虑的因素。举例来说，湿氧侧壁在氧化方法可能对元件的有源区域造成应力损害及侵蚀，进而导致电流的降低及可靠度的劣化。
发明内容
本发明提供一种在形成浅沟槽隔离元件过程中降低隔离元件对有源区域的应力效应和侵蚀效应的方法。
为实现上述目的，根据本发明一方面的一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其特点是，所述方法包括：提供一半导体衬底，所述半导体衬底具有至少一沟槽结构于其上；以一绝缘材料填满所述沟槽结构以形成所述隔离元件；及干氧化处理所述隔离元件，借以减缓所述隔离元件的所述侧壁的氧化速率。
为实现上述目的，根据本发明另一方面的一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其特点是，所述方法包括：提供一半导体衬底；形成至少一沟槽结构于所述半导体衬底上，所述沟槽结构并介于所述有源区域之间；第一氧化处理所述沟槽结构；沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及第二氧化处理所述隔离元件，所述第二氧化处理是于包含氮气的一环境中进行，借以减少所述隔离元件于所述有源区域的应力效应。
为实现上述目的，根据本发明又一方面的一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其特点是，所述方法包括：提供一硅衬底；形成至少一沟槽结构于所述硅衬底上，并介于所述有源区域之间，所述沟槽结构具有一侧壁；氧化处理所述侧壁；沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及再氧化处理所述侧壁，所述再氧化处理是于包含氮气的一环境中进行。
采用本发明的上述方案，可以减缓隔离元件的所述侧壁的氧化速率进而可以减少隔离元件对于邻近的有源区域的应力与侵蚀效应。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳
实施例进行详细说明。
附图说明
图1A至图1D为以传统方法形成浅沟槽隔离元件的一连串剖面示意图；及
图2A至图2E为以本发明方法形成浅沟槽隔离元件的一连串剖面示意图。
具体实施方式
本发明的半导体设计可被广泛地应用到许多半导体设计中，并且可利用许多不同的半导体材料制作，当本发明以一较佳实施例来说明本发明方法时，熟悉本领域的人士应理解到许多的步骤可以改变，材料及杂质也可替换，这些一般的替换无疑地也不脱离本发明的精神及范畴。
其次，本发明用示意图详细描述如下，在详述本发明实施例时，表示半导体结构的剖面图并未按比例而进行局部放大以利说明。此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
在此实施例中，揭示一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其至少包括：提供一半导体衬底；形成至少一沟槽结构于半导体衬底上，并介于有源区域之间；第一氧化处理沟槽结构；沉积一绝缘层于沟槽结构中以形成隔离元件；及第二氧化处理隔离元件，第二氧化处理系于包含氮气的一环境中进行，借以减少隔离元件于所述有源区域的应力及侵蚀效应。
本发明的一实施例参照图2A至图2E。首先根据图2A，提供一半导体衬底10，例如硅衬底，于其上形成一垫氧化层22以保护半导体衬底10。利用化学气相沉积的方法在垫氧化层22上形成一氮化硅层24。在氮化硅层24上形成一具有图案的光阻层28以作为遮罩。
接着，参照图2B，对氮化硅层24、垫氧化层22及半导体衬底10进行蚀刻步骤以在半导体衬底上形成一沟槽结构30。光阻层28于蚀刻步骤完成后移除。
参照图2C，以热氧化过程在沟槽结构30的侧壁上形成一侧壁氧化层31。接着，参照图2D，一氧化硅层32填入沟槽结构30及氮化硅层24上。然后参照图2E，为本发明的关键步骤，以干氧侧壁再氧化的方法取代传统的湿氧方法进行氧化硅层32的密质化过程。在干氧侧壁再氧化的方法中使用氮气取代氢气，这样可降低沟槽结构侧壁再氧化的速率。再氧化速率的迟缓可以减少不希望的氧化层的成长厚度，这些不希望的氧化层可能造成有源区域的侵蚀及应力效应。接着，在密质化过程后以化学机械研磨方法进行氧化硅层32的平坦化，由此变形成浅沟槽隔离元件34。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的申请专利范围内。
Claims (9)
1.一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其特征在于，所述方法包括：
提供一半导体衬底，所述半导体衬底具有至少一沟槽结构于其上；
以一绝缘材料填满所述沟槽结构以形成所述隔离元件；及
干氧化处理所述隔离元件，借以减缓所述隔离元件的所述侧壁的氧化速率。
2.如权利要求1所述的方法，其特征在于，所述的绝缘材料至少包括氧化硅。
3.如权利要求1所述的方法，其特征在于，所述的干氧化处理于包含氮气的一环境中进行。
4.一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其特征在于，所述方法包括：
提供一半导体衬底；
形成至少一沟槽结构于所述半导体衬底上，所述沟槽结构并介于所述有源区域之间；
第一氧化处理所述沟槽结构；
沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及
第二氧化处理所述隔离元件，所述第二氧化处理是于包含氮气的一环境中进行，借以减少所述隔离元件于所述有源区域的应力效应。
5.如权利要求4所述的方法，其特征在于，所述的绝缘层至少包括一氧化硅层。
6.一种减少隔离元件对于有源区域的应力与侵蚀效应的方法，其特征在于，所述方法包括：
提供一硅衬底；
形成至少一沟槽结构于所述硅衬底上，并介于所述有源区域之间，所述沟槽结构具有一侧壁；
氧化处理所述侧壁；
沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及
再氧化处理所述侧壁，所述再氧化处理是于包含氮气的一环境中进行。
7.如权利要求6所述的方法，其特征在于，所述的形成步骤至少包括：
形成一垫氧化层于所述硅衬底上；
形成一介电层于所述垫氧化层上；
形成一光阻层于所述介电层上，所述光阻层暴露所述介电层的一部份用以形成所述沟槽结构处；
移除所述垫氧化层与所述介电层的所述部份以暴露出所述硅衬底的所述部份；及
蚀刻暴露出的所述硅衬底以形成所述沟槽结构。
8.如权利要求7所述的方法，其特征在于，所述的介电层至少包括一氮化硅层。
9.如权利要求6所述的方法，其特征在于，所述的绝缘层至少包括一氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01124980 CN1233033C (zh) | 2001-08-08 | 2001-08-08 | 减少隔离元件对于有源区域的应力与侵蚀效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01124980 CN1233033C (zh) | 2001-08-08 | 2001-08-08 | 减少隔离元件对于有源区域的应力与侵蚀效应的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1400649A CN1400649A (zh) | 2003-03-05 |
| CN1233033C true CN1233033C (zh) | 2005-12-21 |
Family
ID=4665831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01124980 Expired - Fee Related CN1233033C (zh) | 2001-08-08 | 2001-08-08 | 减少隔离元件对于有源区域的应力与侵蚀效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1233033C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407382C (zh) * | 2003-07-11 | 2008-07-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟道隔离处理的双衬垫氧化物工艺 |
| CN1303651C (zh) * | 2003-07-16 | 2007-03-07 | 旺宏电子股份有限公司 | 自对准接触窗形成方法 |
| CN102376620B (zh) * | 2010-08-09 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的形成方法 |
-
2001
- 2001-08-08 CN CN 01124980 patent/CN1233033C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1400649A (zh) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1110081C (zh) | 在半导体器件中形成隔离沟槽的方法 | |
| KR100344491B1 (ko) | 반도체기판내의능동영역들간에필드산화물영역을형성하는방법 | |
| JP4592837B2 (ja) | 半導体装置の製造方法 | |
| KR100239453B1 (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
| KR100382722B1 (ko) | 트렌치 소자분리막 및 그 제조방법 | |
| KR100675962B1 (ko) | 열적 산화물이 채워진 얕은 소자 분리용 트렌치 | |
| CN1233033C (zh) | 减少隔离元件对于有源区域的应力与侵蚀效应的方法 | |
| KR19990026622A (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| US20030119266A1 (en) | Method for forming isolation layer in semiconductor device | |
| CN1450621A (zh) | 形成隔离元件时消除应力与损伤的方法 | |
| US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| JP2000183152A (ja) | 半導体装置の製造方法 | |
| JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6040233A (en) | Method of making a shallow trench isolation with thin nitride as gate dielectric | |
| EP1018156A1 (en) | Method for producing planar trenches | |
| CN1170958A (zh) | 制造半导体器件的方法 | |
| CN1242466C (zh) | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 | |
| CN1280889C (zh) | 在硅基底中形成绝缘膜的方法 | |
| CN1229860C (zh) | 中空沟槽隔离物及其制造方法 | |
| CN1260803C (zh) | 一种浅沟槽的形成方法 | |
| CN1241248C (zh) | 降低浅沟渠隔离侧壁氧化层应力的方法 | |
| KR20010038607A (ko) | 반도체장치를 위한 필드 분리방법 | |
| JP2000150630A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100505427B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20030194871A1 (en) | Method of stress and damage elimination during formation of isolation device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051221 Termination date: 20190808 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |