CN1444264A - 微浅绝缘沟槽结构制备法 - Google Patents
微浅绝缘沟槽结构制备法 Download PDFInfo
- Publication number
- CN1444264A CN1444264A CN 02107114 CN02107114A CN1444264A CN 1444264 A CN1444264 A CN 1444264A CN 02107114 CN02107114 CN 02107114 CN 02107114 A CN02107114 A CN 02107114A CN 1444264 A CN1444264 A CN 1444264A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- microshallow
- groove structure
- structure preparation
- insulating groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供一种微浅绝缘沟槽结构制备法，是揭露利用一控制层(control layer)除了做为控制DUV微影时的反射强度外(即抗反射层)，并同时可做微浅沟槽/浅绝缘沟槽氧化拴(filled oxide plug)的高度控制层，使得此浅绝缘沟槽氧化拴制备完成后，绝缘层的凸缘表面与是基底的表面至少维持一与控制层厚度相当的高度差，以有效降低角落的电场；此外，平坦化后的热处理可有效降低基底的晶格缺陷及差层，并致密化套衬和绝缘填充氧化层以控制漏电流现象发生。
Description
技术领域
本发明是有关于一种半导体制程的方法，且特别是有括于一种微浅绝缘沟槽结构(shallow trench isolation；STI)制备法，如此可以避免漏电(current leakage)以及寄生电晶体(parasitic transistor)的现象发生。
背景技术
近年来，随着半导体集成电路制造技术的发展，晶片中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已由次微米(sub-micron)进入了四分之一微米(quarter-micron)甚或更细微尺寸的范围。而无论元件尺寸如何缩小化，在晶片中各个元件之间仍必须做适当地绝缘或隔离，方可得到良好的元件性质。这方面的技术一般称为元件隔离技术(device isolationtechnology)，其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的晶片面积来容纳更多的元件。
在各种元件隔离技术中，局部矽氧化方法(LOCOS)和浅沟槽隔离区(STI)制程是最常被采用的两种技术，尤其后者因具有隔离区域小和完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。
传统的浅沟槽隔离区的制造方法，如图1A至图1I所绘示的制造流程剖面图。
首先，请参照图1A，在一矽基底2表面上，以热氧化法(thermaloxidation)形成一垫氧化层(pad oxide)4，并以化学气相沉积法(chemical vapor deposition)沉积氮化矽层6于垫氧化层4上。
接着，请参照图1B，涂布一光阻层8于氮化矽层14上，并以微影(Photolithography)程序定义其图案，露出欲形成元件隔离区的部分。利用光阻层8当作罩幕，依序蚀刻上述氮化矽层6和垫氧化层4，如图1C所示。
接着，请参照图1D，利用适当溶液去除光阻层8后以氮化矽层14和垫氧化层12当作罩幕，蚀刻矽基底2，以于其中形成复数浅沟槽10，用以定义元件的主动区(active region)。
请参照图1E，对基底2施行热氧化法，以在复数浅沟槽10的底部和侧壁上成长一薄氧化矽当作衬氧化层(lining oxide layer)12。
接着，请参照图1F，施行化学气相沉积程序，例如使用O3和一种含有矽与氧的有机矽化物(tera-ethyl-ortho-silicate；TEOS)当作反应物形成氧化层14或以高密度电浆化学气相沉积(HDP CVD)形成氧化层14，使其填满复数浅沟槽10并覆盖在氮化矽层6表面上。
接下来，请参照图1G，施行一化学性机械研磨程序(CMP)，以氮化矽层6作为终止层，去除氧化层14高出氮化矽层6表面的部分，以形成表面平坦的元件隔离区14a。之后，以适当蚀刻方法依序去除氮化矽层6和垫氧化层4，便完成浅沟槽隔离物14a制程。然而，TEOS或高密度电浆化学气相沉积(HDP CVD)氧化物的腐蚀速率高于热氧化法形成的氧化物，因此，在去除氮化矽层6和垫氧化层4的蚀刻程序中，浅沟槽氧化物14a邻近氮化矽层6和垫氧化层处的侧壁受蚀刻液腐蚀，在边缘处形成凹陷，如图1H所示。
如此一来，便衍生出寄生电晶体(parasitic transistor)的问题。
此外，上述的习知浅沟槽隔离制造方法中，是以氮化矽作为CMP的罩幕，因此在沟槽形成的蚀刻过程及后续的CMP平坦化程序中，容易引发应力(stress)，使得半导体基底结构及衬垫氧化层中产生缺陷，导致MOSFET被应力电压或电流发生会造成引发漏电(stress induced currentleakage；SICL)的问题。
然而，在传统制程中，为解决微影制程中曝光的问题，熟悉此技艺人士利用抗反射层(anti-reflective layer)于做为CMP罩幕层(hardmask)的氮化矽层上方，用以降低驻波效应，缩小临界尺寸(criticaldimension)与提升解析度(resolution)。但是，用来作为化学机械研磨(CMP)的罩幕层的氮化矽层，在去除的程序中，常会有清除不乾净的残留问题，造成污染，影响后续的电性质。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的在于提供一种微浅绝缘沟槽结构制备法，可适用于缩小化的元件以及防止漏电的问题发生。
为获致上述的目的，本发明提出一种微浅绝缘沟槽结构制备法，此方法的步骤主要是包括：
提供一半导体基底；依序形成一抗反射层、一罩幕层于上述基底表面；利用微影蚀刻制程将上述罩幕层形成一罩慕图案；利用上述罩幕图案为遮蔽物，蚀刻上述基底以形成复数浅沟槽区；全面性形成一绝缘层于上述基底以填满上述复数浅沟槽区；平坦化处理，直到露出上述罩幕图案；实施热处理；以及依序除去上述罩慕图案、上述抗反射层。
由此，本发明具有显着的效果，有效地解决了缩小化的元件以及防止漏电的的问题发生。
附图说明
图1A-1H，是显示习知的浅沟槽隔离物的制造流程剖面图；
图2A-2F，是显示依据本发明的微浅绝缘沟槽结构制备法流程剖面图。
图号说明：
2、22-半导体基底； 4、24-垫氧化层；
24a-垫氧化层图案； 6、26-抗反射层；
26a-抗反射层图案； 28-罩慕层；
28a-罩幕层图案； 10、30-复数浅沟槽区；
12、32-衬垫氧化层； 14、34-绝缘氧化层；
14a、34a-复数浅沟槽隔离物；
I-浅沟槽绝缘物表面与基底表面的高度差。
具体实施方式
以下请参照图2A-2F，是显示依据本发明的微浅绝缘沟槽结构制备法流程剖面图。
首先，请先参照图2A，提供一半导体基底22，并且依序形成一垫氧化层(pad oxide)24、一抗反射层(ARC)26及一罩幕层28于上述基底22表面。其中垫氧化层24例如以热氧化法形成，而抗反射层26例如为矽氧氮化合物(SixOyNz)，其形成方法例如为化学气相沉积法(CVD)，并且罩幕层28例如是以化学气相沉积法形成的氮化物。
接着，请参照图2B，利用微影蚀刻制程，形成复数浅沟槽区30。其中在定义复数浅沟槽图案时，以矽氧氨化合物(SixOyNz)为材质的抗反射层26可以消除于曝光时非预期的反射光，以增加微影的解析度。
接着，请参照图2C，实施热氧化法程序，大约在1000℃的温度下进行氧化反应，以形成一衬垫氧化层(liner layer)32，来修补因沟槽蚀刻所造成的表面损伤。
接着，请参照图2D，施行化学气相沉积程序，全面性形成一绝缘氧化层34于基底22，例如：腐蚀速率较TEOS氧化物接近热氧化法氧化物的高密度电浆化学气相沉积(HDP CVD)氧化物，以填满复数浅沟槽区30，并且预先形成的衬垫氧化层32，可以确保基底22与绝缘氧化层34的界面品质。
接着，请参照图2E，实施化学机械研磨法(CMP)程序，平坦化绝缘氧化层34，直到露出罩幕图案28a，以形成复数浅沟槽隔离物34a。
最后，请参照图2F，实施蚀刻程序，依序以热磷酸去除罩幕图案28a、以蚀刻剂未饱和电浆化学法(etchant un-saturate plasma chemistry：EUPC)去除矽氧氮化物(SixOyNz)层图案26a及以氢氟酸去除垫氧化层图案24a，其中蚀刻剂未饱和电浆化学法(EUPC)的环境气氛例如为10-3torr的氩气(argon gas)，并且例如以大约700瓦(watt)辐射频率功率(radiofrequency power)施行。矽氧氮化合物(SixOyNz)层图案26a及垫氧化层图案24a去除后，浅沟槽绝缘物34a并未因蚀刻造成边缘凹陷的现象其表面仍与基底22表面维持一高度差I。
如前所述，其中抗反射层26可做为一高度控制层，亦即借由将抗反射层26的厚度控制在所预期的最终绝缘层34a与基底22的表面高度差I的范围内，例如为10-100μm。换言之，借由改变抗反射层26的厚度可以控制最终绝缘层34与基底22的表面高度差。增加其高度差，可以避免寄生电晶体的产生。
如前所述，实施化学机械研磨程序后，更包括：全面性实施热处理。在环境温度为900-1300℃下，可以使得各层材质致密化，以释放制程中所引发的内应力，减少各村料界面的损伤。
综合上述，本发明照少提供下优点：
1.根据本发明于化学机械研磨后，实施热处理程序，如此可以使材料致密化，并且释放于制程中所引发的内应力，以避免MOSFET被应力电压或电流时引发漏电流(SICL)的问题发生
2.根据本发明是将抗反射层置于氮化矽层底部，可以消除于曝光时非预期的反射光，增加微影制程的解析度，可适用于元件尺寸的缩小化，再利用蚀刻剂未饱和电浆化学法(EUPC)以除去底部抗反射层(BARC)，如此一来，可以将去除氮化矽层后，仍残留于抗反射层上的细微颗粒一并清除乾净，避免造成污染。
3.根据本发明是同时利用底部抗反射层(BARC)做为一高度控制层。可以借由控制底部抗反射层(BARC)的厚度在预期浅沟槽绝缘物与基底表面的高度差的范围内，以达到避免寄生电晶体的问题产生。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定的为准。
Claims (43)
1.一种微浅绝缘沟槽结构制备法，至少包括下列步骤：
提供一半导体基底；
依序形成一抗反射层、一罩幕层于上述基底表面；
利用微影蚀刻制程将上述罩幕层形成一罩幕图案；
利用上述罩幕图案为遮蔽物，依序蚀刻上述抗反射层、上述基底，以形成复数浅沟槽区；
全面性形成一绝缘层于上述基底，以填满上述复数浅沟槽区；
平坦化处理，直到露出上述罩幕图案；以及
依序除去上述罩幕图案、上述抗反射层。
2.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述抗反射层是矽氧氮化合物(SixOyNz)。
3.根据权利要求2所述的微浅绝缘沟槽结构制备法，其特征在于：上述矽氧氮层(SixOyNz)是利用化学气相沉积法形成。
4.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层是为氮化物。
5.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层是利用化学气相沉积法形成。
6.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述抗反射层形成之前更包括：形成一垫氧化层(pad oxide)于上述基底表面。
7.根据权利要求6所述的微浅绝缘沟槽结构制备法，其特征在于：上述垫氧化层是利用热氧化法形成。
8.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述绝缘层是为氧化层。
9.根据权利要求8所述的微浅绝缘沟槽结构制备法，其特征在于：上述氧化层是利用高密度电浆化学气相沉积法形成。
10.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述氧化层形成之前更包括：形成一衬垫氧化层(liner oxide)于上述复数浅沟槽侧壁与底部。
11.根据权利要求10所述的微浅绝缘沟槽结构制备法，其特征在于：上述衬垫氧化层是利用热氧化法形成。
12.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述平坦化处理是为化学机械研磨法。
13.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：上述抗反射层可做为平坦化时的高度控制层，使得除去上述抗反射层后，上述绝缘层与上述基底的表面至少维持一与上述抗反射层厚度相当的高度差。
14.根据权利要求13所述的微浅绝缘沟槽结构制备法，其特征在于：可以借由改变上述抗反射层的厚度，以控制上述绝缘层与上述基底的表面高度差。
15.根据权利要求1所述的微浅绝缘沟槽结构制备法，其特征在于：除去上述抗反射层是利用蚀刻剂未饱和电浆化学法(EUPC)。
16.一种微浅绝缘沟槽结构制备法，至少包括下列步骤：
提供一半导体基底；
依序形成一罩幕层于上述基底表面；
利用微影蚀刻制程将上述罩幕层形成一罩幕图案；
利用上述罩幕图案为遮蔽物，蚀刻上述基底，以形成复数浅沟槽区；
全面性形成一绝缘层于上述基底，以填满上述复数浅沟槽区；
平坦化处理，直到露出上述罩幕图案；
施行热处理程序；以及
除去上述罩幕图案。
17.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层是为氮化物。
18.根据权利要求17所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层是利用化学气相沉积法形成。
19.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层形成之前更包括：形成一垫氧化层(pad oxide)于上述基底表面。
20.根据权利要求19所述的微浅绝缘沟槽结构制备法，其特征在于：上述垫氧化层是利用热氧化法形成。
21.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：上述绝缘层是为氧化层。
22.根据权利要求21所述的微浅绝缘沟槽结构制备法，其特征在于：上述氧化层是利用高密度电浆化学气相沉积法形成。
23.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：上述氧化层形成之前更包括：形成一衬垫氧化层(liner oxide)于上述复数浅沟槽侧壁与底部。
24.根据权利要求23所述的微浅绝缘沟槽结构制备法，其特征在于：上述衬垫氧化层是利用热氧化法形成。
25.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：上述平坦化处理是化学机械研磨法。
26.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：上述热处理的温度是为900-1300℃。
27.根据权利要求16所述的微浅绝缘沟槽结构制备法，其特征在于：除去上述牺牲层是利用蚀刻剂未饱和电浆化学法(EUPC)。
28.一种微浅绝缘沟槽结构制备法，至少包括下列步骤：
提供一半导体基底；
依序形成一抗反射层、一罩幕层于上述基底表面；
利用微影蚀刻制程将上述罩幕层形成一罩慕图案；
利用上述罩幕图案为遮蔽物，依序蚀刻上述抗反射层、上述基底，以形成复数浅沟槽区；
全面性形成一绝缘层于上述基底，以填满上述复数浅沟槽区；
平坦化处理，直到露出上述罩幕图案；
实施热处理程序；以及
依序除去上述罩幕图案、上述抗反射层。
29.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述抗反射层是矽氧氮化合物(SixOyNz)。
30.根据权利要求29所述的微浅绝缘沟槽结构制备法，其特征在于：上述矽氧氮层(SixOyNz)是利用化学气相沉积法形成。
31.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层是氮化物。
32.根据权利要求31所述的微浅绝缘沟槽结构制备法，其特征在于：上述罩幕层是利用化学气相沉积法形成。
33.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述抗反射层形成之前更包括：形成一垫氧化层(pad oxide)于上述基底表面。
34.根据权利要求33所述的微浅绝缘沟槽结构制备法，其特征在于：上述垫氧化层是利用热氧化法形成。
35.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述绝缘层是氧化层。
36.根据权利要求35所述的微浅绝缘沟槽结构制备法，其特征在于：上述氧化层是利用高密度电浆化学气相沉积法形成。
37.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述氧化层形成之前更包括：形成一衬垫氧化层(liner oxide)于上述复数浅沟槽侧壁与底部。
38.根据权利要求37所述的微浅绝缘沟槽结构制备法，其特征在于：上述衬垫氧化层是利用热氧化法形成。
39.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述平坦化处理是化学机械研磨法。
40.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述抗反射层可做为平坦化时的高度控制层，使得除去上述抗反射层后，上述绝缘层与上述基底的表面至少维持一与上述抗反射层厚度相当的高度差。
41.根据权利要求40所述的微浅绝缘沟槽结构制备法，其特征在于：可以借由改变上述抗反射层的厚度，以控制上述绝缘层与上述基底的表面高度差。
42.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：上述热处理的温度是为900-1300℃。
43.根据权利要求28所述的微浅绝缘沟槽结构制备法，其特征在于：除去上述抗反射层是利用蚀刻剂未饱和电浆化学法(EUPC)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107114 CN1444264A (zh) | 2002-03-08 | 2002-03-08 | 微浅绝缘沟槽结构制备法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107114 CN1444264A (zh) | 2002-03-08 | 2002-03-08 | 微浅绝缘沟槽结构制备法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1444264A true CN1444264A (zh) | 2003-09-24 |
Family
ID=27810964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02107114 Pending CN1444264A (zh) | 2002-03-08 | 2002-03-08 | 微浅绝缘沟槽结构制备法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1444264A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100389488C (zh) * | 2003-12-30 | 2008-05-21 | 中芯国际集成电路制造(上海)有限公司 | 控制回蚀刻截面轮廓的方法和装置 |
| CN101459116B (zh) * | 2007-12-13 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN101681838B (zh) * | 2007-10-30 | 2011-09-14 | 新思科技有限公司 | 用于抑制半导体衬底中的晶格缺陷的方法 |
| CN102789974A (zh) * | 2011-05-16 | 2012-11-21 | 中国科学院微电子研究所 | 提高浅沟槽隔离化学机械平坦化均匀性的方法 |
| CN102969239A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 提高隔离氧化物cmp均匀性的方法及其专用设备 |
-
2002
- 2002-03-08 CN CN 02107114 patent/CN1444264A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100389488C (zh) * | 2003-12-30 | 2008-05-21 | 中芯国际集成电路制造(上海)有限公司 | 控制回蚀刻截面轮廓的方法和装置 |
| CN101681838B (zh) * | 2007-10-30 | 2011-09-14 | 新思科技有限公司 | 用于抑制半导体衬底中的晶格缺陷的方法 |
| CN101459116B (zh) * | 2007-12-13 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN102789974A (zh) * | 2011-05-16 | 2012-11-21 | 中国科学院微电子研究所 | 提高浅沟槽隔离化学机械平坦化均匀性的方法 |
| CN102789974B (zh) * | 2011-05-16 | 2015-10-21 | 中国科学院微电子研究所 | 提高浅沟槽隔离化学机械平坦化均匀性的方法 |
| CN102969239A (zh) * | 2011-09-01 | 2013-03-13 | 中国科学院微电子研究所 | 提高隔离氧化物cmp均匀性的方法及其专用设备 |
| CN102969239B (zh) * | 2011-09-01 | 2015-05-06 | 中国科学院微电子研究所 | 提高隔离氧化物cmp均匀性的方法及其专用设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1110081C (zh) | 在半导体器件中形成隔离沟槽的方法 | |
| US7479440B2 (en) | Method of forming an isolation structure that includes forming a silicon layer at a base of the recess | |
| CN1217404C (zh) | 制造闪存单元的方法 | |
| KR100745987B1 (ko) | 반도체 소자의 트렌치 소자 분리 영역 제조 방법 | |
| CN2751439Y (zh) | 隔离沟槽的结构 | |
| CN1534758A (zh) | 半导体器件的制造方法 | |
| CN1314706A (zh) | 形成元件隔离区的方法 | |
| US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
| CN1527374A (zh) | 半导体组件的制造方法 | |
| CN1444264A (zh) | 微浅绝缘沟槽结构制备法 | |
| CN1200455C (zh) | 浅沟渠隔离结构的制造方法 | |
| CN1758421A (zh) | 在半导体装置中形成介电层的方法 | |
| KR101077014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| US20070178663A1 (en) | Methods of forming a trench having side surfaces including a uniform slope | |
| KR100772678B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| TW522510B (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| US6169040B1 (en) | Method of manufacturing semiconductor device | |
| CN1242466C (zh) | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 | |
| CN1392603A (zh) | 改善浅沟槽隔离区的漏电流和崩溃电压的方法 | |
| CN1324672C (zh) | 浅沟渠隔离结构及其制造方法 | |
| KR100547243B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| CN1180467C (zh) | 一种后浅槽隔离工艺方法 | |
| CN1431700A (zh) | 浅沟槽隔离物的制造方法 | |
| KR100505427B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP4397522B2 (ja) | コーナー効果の低減方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |