CN100389488C - 控制回蚀刻截面轮廓的方法和装置 - Google Patents

控制回蚀刻截面轮廓的方法和装置 Download PDF

Info

Publication number
CN100389488C
CN100389488C CNB2003101229664A CN200310122966A CN100389488C CN 100389488 C CN100389488 C CN 100389488C CN B2003101229664 A CNB2003101229664 A CN B2003101229664A CN 200310122966 A CN200310122966 A CN 200310122966A CN 100389488 C CN100389488 C CN 100389488C
Authority
CN
China
Prior art keywords
layer
barc
etching
etch
interlayer hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101229664A
Other languages
English (en)
Other versions
CN1635623A (zh
Inventor
吴汉明
邝亚镭
宋伟基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2003101229664A priority Critical patent/CN100389488C/zh
Priority to US10/773,565 priority patent/US7084054B2/en
Publication of CN1635623A publication Critical patent/CN1635623A/zh
Priority to US11/497,552 priority patent/US7655561B2/en
Application granted granted Critical
Publication of CN100389488C publication Critical patent/CN100389488C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种控制回蚀刻截面轮廓的方法和装置。包括：对第一介电层进行第一蚀刻，形成第一介层洞和第二介电层；用BARC材料填充第一介层洞，形成第一BARC层；对第一BARC层进行第二蚀刻，形成第二BARC层。第二蚀刻在第二BARC层的第一圆周形区域具有第一蚀刻率，而在第二BARC层的第一中央区域具有第二蚀刻率。第一圆周形区域环绕于第一介层洞侧壁，第一中央区域环绕于第一介层的中心。第一蚀刻率大于第二蚀刻率，第一圆周形区域低于第一中央区域。对第二介电层进行第三蚀刻，形成一个沟槽和第三BARC层。该沟槽的槽底面上明显没有任何环绕于第三BARC层侧壁的尖刺。

Description

控制回蚀刻截面轮廓的方法和装置
技术领域
本发明涉及集成电路及其半导体器件的制程。更具体地说，本发明提供了一种用于控制回蚀刻(Etchback)截面轮廓的方法和装置。仅作为示例，本发明已被用于制作两金属层之间的电路连线。但应被认识到的是本发明有更广泛的应用范围。
背景技术
集成线路或“IC”已从在单个硅的芯片上制作少量相互连接的器件发展到包含数百万个器件。现今IC提供远远超过最初想象的性能和复杂程度。为了提高复杂程度及线路密度(即，可封装在一给定的芯片面积上的器件数目)，最小器件的线宽，又称为器件的“几何规格”(Geometry)，已随着每代IC的推出而变得愈来愈小。现在制作的半导体器件具有小于百万分之一米的四分之一的线宽。
增加线路密度不但增加了IC的复杂度和性能，还为消费者提供了更低成本的部件。一台IC制造设备可花费数百万，甚或数十亿美元。每台制造设备将有一定的晶片处理量，而每一片晶片上将有一定数目的IC。因此，通过将一个IC的每个器件做得愈小，就会在每片晶片上制作愈多的器件，从而增加该制造设备的产量。因IC制造中使用的每个制程都有限制，故将器件做得更小很具挑战。也就是说，一个给定的制程通常只能做小到某个线宽尺寸，再小则将要么制程、要么器件的布局需要改变。这样一个限制的例子就是在两个金属层之间制造低电阻的、可靠的电路连线。
用芯片代工厂为加工客户的集成电路已发展多年。无加工设备的芯片公司通常设计客户集成线路。这种客户集成线路需要生产一套通常称为“光罩(reticles)”的客户掩膜版。例如中国上海的中芯国际集成电路制造有限公司(SMIC)就是一家从事代工服务的芯片公司。虽然无加工设备的芯片公司和代工服务已增长多年，但很多的限制仍然存在。例如，两个金属层之间的电接触窗(electrical contacts)通常具有有限的可靠度和导电率。这些以及其他的限制在本说明书中尤其是在以下段落中进行描述。
图1到图6是在二层金属层间制作电接触窗的传统方法的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。该方法包括步骤110的介层洞(via)蚀刻，步骤120的BARC回蚀刻，130的沟槽(Trench)蚀刻，步骤140的灰化(Ashing)，步骤150的停止层(StopLayer)去除(Remove)，以及步骤160的沟槽和介层洞填充。在步骤110介层洞蚀刻中，介层洞112穿过氮氧化硅层114和FSG层116而制成。FSG中通常含有氧化硅及氟。氮氧化硅层114位于FSG层116之上。介层洞112中具有由部分氮化硅层118形成的介层洞底部(viabottom)113。氮化硅层118的其余部分则位于FSG层116之下。氮化硅层118沉积于金属层119的表面上。在步骤120的BARC回蚀刻中，一层BARC层被填入介层洞112，然后再被回蚀刻以形成BARC层122。BARC表示底部防反射涂层。此BARC材料是一种传统类型的光阻材料。在步骤130的沟槽蚀刻，BARC层122被进一步回蚀刻以形成BARC层132。另外，氮氧化硅层114的一部分和FSG层116的一部分被去除而形成沟槽134。沟槽134具有沟槽底部136，沟槽底部136的一部分由BARC组成而另一部分由FSG组成。在步骤140灰化中，BARC层132从介层洞112中被去除掉。在步骤150停止层去除中，氮化硅层118的形成介层洞底部113的那部分被去除。接着，金属层119被暴露于介层洞112和沟槽134之中。在步骤160沟槽和介层洞填充中，介层洞112和沟槽134被导电物质例如铜填充，以形成导电填充层162。导电填充层162在金属层119和金属层164之间形成一个电接触窗。部分金属层164位于氮氧化硅层114的表面上。此电接触窗通常具有有限的导电率和可靠度。
因此，需要改进电接触窗的制作技术。
发明内容
本发明涉及集成电路及其半导体器件的制程。更具体地说，本发明提供了一种用于控制回蚀刻截面轮廓的方法和装置。仅作为示例，本发明已被用于制作两金属层之间的电路连线。但应被认识到的是本发明有更广泛的应用范围。
在一个具体实施例中，本发明提供了一种制作电接触窗的开口的方法。该方法包括对第一介电层进行第一蚀刻以形成一个第一介层洞、及经该第一蚀刻保留的第一介电层，即第二介电层，并用BARC材料填充该第一介层洞以形成第一BARC层。另外，该方法还包括对该第一BARC层进行第二蚀刻以形成经该第二蚀刻保留的第一BARC层，即第二BARC层。该第二蚀刻在该第二BARC层的第一圆周形区域具有第一蚀刻率，而在该第二BARC层的第一中央区域具有第二蚀刻率。该第一圆周形区域环绕于该第一介层洞侧壁，该第一中央区域环绕于该第一介层的中心。该第一蚀刻率大于该第二蚀刻率，该第一圆周形区域低于该第一中央区域。该第二BARC层的第一上表面明显具有一个第一凸形。另外，该方法包括对该第二介电层进行第三蚀刻以形成一个沟槽和经该第三蚀刻保留的第二BARC层，即第三BARC层。该沟槽具有一个槽底面，该槽底面明显没有任何环绕于该第三BARC层侧壁的尖刺。该第三BARC层的第二上表面明显具有一个第二凸形。另外，该方法包括去除该第三BARC层以形成一个第二介层洞。
在另一个实施例中，一种制作电接触窗的方法包括对第一保护层和第一介电层进行第一蚀刻以形成第一介层洞、经该第一蚀刻保留的第一保护层，即第二保护层和经该第一蚀刻保留的第一介电层，即第二介电层。该第一保护层位于该第一介电层上。另外，该方法还包括用BARC材料填充该第一介层洞以形成第一BARC层，以及对该第一BARC层进行第二蚀刻以形成经该第二蚀刻保留的第一BARC层，即第二BARC层。该第二蚀刻在该第二BARC层的第一圆周形区域具有第一蚀刻率，而在该第二BARC层的第一中央区域具有第二蚀刻率。该第一圆周形区域环绕于该第一介层洞侧壁，该第一中央区域环绕于该第一介电层的中心。该第一蚀刻率大于该第二蚀刻率，该第一圆周形区域低于该第一中央区域。另外，该方法包括对第二保护层和第二介电层进行第三蚀刻以形成一个沟槽和经该第三蚀刻保留的第二BARC层，即第三BARC层。该沟槽具有一个槽底面，该槽底面上明显没有任何环绕于该第三BARC层侧壁的尖刺。另外，该方法包括去除该第三BARC层以形成一个第二介层洞。该第二介层洞的横截面小于该沟槽的横截面。另外，该方法包括对停止层进行第四蚀刻以形成一个第三介层洞，并用导电材料填充该沟槽和该第三介层洞。导电材料填充层位于该停止层上。
通过本发明可获得很多优于传统技术的优点。在一些实施例中，本方法降低了电接触窗的电阻并增加了器件的可靠性。另外，本方法还提供一种与传统技术兼容的工艺，无须对传统设备与工艺进行大的变动。根据实施例，这些优点可部分或全部地获得。这些及其他优点将通过本说明书尤其是下列段落进行更加详细的描述。
本发明的各种其他目的、特性、优点将参考以下的详述及附图而更加清楚。
附图说明
图1到图6是制作两个金属层间的电接触窗的传统方法的示意图；
图7是由用图1-6所示的方法得到的BARC层的凹形截面轮廓示意图；
图8是由图1-6所示的方法得到的沟槽蚀刻过程中的围栏现象(fencing effect)的示意图；
图9是由图1-6所示的方法得到的电接触窗中的围栏现象的示意图；
图10-18是根据本发明的一个实施例制作两层导电层间的电接触窗的方法的示意图。
具体实施方式
本发明涉及集成电路及其半导体器件的制程。更具体地说，本发明提供了一种用于控制回蚀刻(Etchback)截面轮廓的方法和装置。仅作为示例，本发明已被用于制作两金属层之间的电路连线。但应被认识到的是本发明有更广泛的应用范围。
图7是使用图1-6所示的方法制作的BARC层的凹形横截面轮廓示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。在传统制作电接触窗的方法中：在步骤120的BARC回蚀刻中，BARC回蚀刻层122通常有一个凹形上表面124。凹形上表面124有环绕于氮氧化硅层114和FSG层116的侧壁的圆周形区域720、还有环绕于介层洞112中心的中央区域722。圆周形区域720通常高于中央区域722。凹形上表面可能由一次或多次蚀刻得到。例如，步骤120通常采用干蚀刻。离子束(ion flux)710通常包含带有水平速度分量712与垂直速度分量714的离子。水平速度分量712与垂直速度分量714的比率值决定了夹角716。离子束710的所有离子的夹角716的平均值通常会超过20度。具有较大夹角716的离子不能到达圆周形区域720；因此，在圆周形区域720上的蚀刻率就小于中央区域722的蚀刻率。另外，若在步骤120使用的等离子密度小，则氮氧化硅层114表面上的电子密度亦很小。随之而来的是，环绕于氮氧化硅层114和FSG层116侧壁上的低密度负电荷通常不能有效地将正离子吸引到圆周形区域或从而增加此区域的蚀刻率。
图8是由图1-6所示的方法得到的沟槽蚀刻过程中的围栏现象的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。在传统制作电接触窗的方法中，在步骤130沟槽蚀刻中，FSG区810和820被去除以形成沟槽134。沟槽134有沟槽底部830，沟槽底部830上至少包含FSG尖刺(spike)840和850、以及凹形BARC上表面860。FSG尖刺840和850通常会导致FSG围栏现象。
图9是由图1-6所示的方法得到的电接触窗中的围栏现象的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。在形成电接触窗的传统方法中，在步骤160的沟槽和介层洞填充中，导电填充层162形成于尖刺840和850之上。尖刺840和850抬高了导电填充层162的热应力。热应力会在制作半导体器件过程中的高温回火(anneal)中造成热崩溃。这就会使半导体制造的良率降低。另外，此热应力通常还会降低成品半导体器件的耐热力(thermal tolerance)。因此这些器件在高温下只有有限的寿命或只能工作于有限的温度下。再者，尖刺840或850可增加导电填充层162的接触电阻，而导电填充层162是用于金属层119和金属层164间的电连接的。该增加的接触电阻增加了能耗量从而降低了半导体器件的性能。
图10-18是根据本发明的一个实施例制作两层导电层间的电接触窗的方法的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。该方法包括下列步骤：
1、步骤1000是介层洞蚀刻；
2、步骤1100是具有截面轮廓的BARC回蚀刻；
3、步骤1200是具有截面轮廓的沟槽蚀刻；
4、步骤1300是灰化；
5、步骤1400是停止层去除；
6、步骤1500是沟槽和介层洞填充。
上述顺序的步骤提供了根据本发明一个实施例的方法。只要不超出本权利要求的范围，其他的替换也可被提供，其中增加一些步骤、去除其中的一个或更多的步骤、或改变其中的一个或更多的步骤的顺序。本发明的进一步细节将通过本说明书尤其是下列段落进行叙述。
在步骤1000的介层洞蚀刻中，介层洞1020穿过保护层1030和介电层1040制成。此制造步骤通常使用传统的干蚀刻工艺。保护层1030位于介电层1040的表面上。例如，保护层1030由氮氧化硅、氮化硅、氧化硅、其他介电质材料、或它们的混合物制成。介电层1040可以用氧化硅、FSG、氮化硅、其他介电质材料或它们的混合物制成。FSG通常包含氧化硅和氟。或者，保护层1030和介电层1040可以合并成一层。可在保护层1030和介电层1040之间或/和在保护层1030的上表面插入一层或几层附加层。如图10所示，介层洞1020具有由部分的停止层1050形成的介层洞底面1022。例如，停止层1050由氮化硅、氧化硅、氮氧化硅、其他材料或它们的混合物制成。停止层1050的另一部分位于介电层1040之下。或者，停止层1050和介电层1040可合并成一层。可在停止层1050和介电层1040之间或/和在停止层1050的底部表面之下插入一层或几层。如图10所示，停止层1050被沉积在导电层1060的表面之上。导电层1060可由铜、铝、钨、多晶硅、其他导电材料或它们的混合物制成。
在步骤1100的BARC回蚀刻中，一个BARC层填入介层洞1020，然后被回蚀刻以形成BARC层1120。在回蚀刻前，此BARC层可将介层洞1020全填满或只填一部分。而且，在回蚀刻前此BARC层可能流溢于介层洞1020外。BARC层1120通常由传统光阻材料构成。该回蚀刻采用氧、其他气体、或它们的混合物的干蚀刻技术。
根据本发明的一个实施例，步骤1100中的等离子发生器中的电子温度至少要达到4eV，以避免形成如图7所示的凹形上表面124。优选的是，该电子温度应该高于4eV但低于10eV。为了使电子温度超过4eV，等离子舱中的气体压力应降低至40mTorr(毫托)以下。或者，也可采取其他能使电子加温的方法。如图16所示，低气压还可改善离子束1620的不均匀性。离子束1620中的离子通常包含带有水平速度分量1622及垂直速度分量1624的离子。水平速度分量1622与垂直速度分量1624的比率决定了夹角1626。离子束1620中的全部离子的夹角1626的平均值通常小于10度，而最好小于5度。另外，等离子舱中的等离子密度超过1016个/m3。
图16是根据前面讨论过的本发明一个实施例的工艺条件下所得到的BARC层的凸形截面轮廓的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。在步骤1100的BARC回蚀刻中，BARC回蚀刻层1120通常会出现凸形而不是凹形的上表面1610。凸形上表面1610有一个环绕在保护层1030和介电层1040的侧壁的圆周形区域1612及一个环绕在介层洞1020中心的中央区域1614。圆周形区域1612通常低于而不是高于中央区域1614。
凸形上表面1610可能是由一次或多次蚀刻得到的。有着较小夹角1626的离子易于抵达圆周形区域1612；因此，圆周形区域1612上的蚀刻率不会明显异于中央区域1614。另外，因如前所述用于步骤1100的等离子具有高等离子密度，所以保护层1030表面上的电子密度就大。随之而来的是，环绕于保护层1030和介电层1040的侧壁上的高密度负电荷可有效地将正离子吸引到圆周形区域1612，这样就增加了此区域的蚀刻率。高蚀刻率使得圆周形区域1612低于中央区域1614，因此而形成了凸形上表面1610。
在步骤1200的沟槽蚀刻中，BARC层1120进一步被回蚀刻以形成BARC层1220。另外，保护层1030的一部分和FSG层的一部分1020被去除以形成沟槽1230。沟槽1230有槽底面1232；槽底面1232的一部分是由BARC构成而另一部分是由介电材料如FSG所构成。根据本发明的一实施例，步骤1200使用干蚀刻技术并利用含氟成分及氧成分的混合气体。该含氟成分气体可以是CF4、C2F6、C4F8、其他气体或它们的混合物。该含氧成分的气体可以是O2、其他气体、或它们的混合物。该含氟气体在混合气体中占有相当的体积比例。例如：体积比例为90％-100％。
图17是根据本发明一实施例的沟槽蚀刻中没有围栏现象的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。在步骤1200的沟槽蚀刻中，介电区域1710和1720被去除以形成沟槽1230。沟槽1230有沟槽底部1232，沟槽底部1232包括凸形BARC上表面1730。如图17所示，沟槽底部1232不包含任何通常如图8所示的传统技术中形成的尖刺。故可大大消除围栏现象。
图18是根据本发明另一实施例的沟槽蚀刻中没有围栏现象的示意图。这些图仅仅是举例，它们不能过分限制本权利要求的范围。本领域中的普通技术人员可做出许多变更、替换、及修改。在步骤1200沟槽蚀刻中，介电区域1810和1820被去除以形成沟槽1230。沟槽1230有沟槽底部1232，沟槽底部1232包括凸形BARC上表面1830。如图18所示，沟槽底部1232不包含任何通常如图8所示的传统方法得到的尖刺，而是包含有谷形区域1840和1842，故可明显消除围栏现象。
在步骤1300灰化中，BARC层1220被从介层洞1020中去除。沟槽底部1232没有传统方法通常所得到的尖刺。例如灰化步骤使用干蚀刻技术。干蚀刻可以利用氧气且所产生的BARC层1220的蚀刻率大约高于介电层1040蚀刻率的100倍。也可采用其他蚀刻工艺。
步骤1400的停止层去除中，形成介层洞底部1022的那部份停止层1050被去除。随之而来的是，金属层1060暴露于介层洞1020和沟槽1230之中。例如，停止层1050由氮化硅组成，而去除停止层可用含氟气体。此含氟气体可以是CF4、C2F6、C4F8、其他气体、或它们的混合物。
在步骤1500的沟槽或介层洞填充中，介层洞1020和沟槽1230被填入导电材料以形成导电填充层1520。该导电材料可以是铜、铝、钨、多晶硅、其他导电材料、或它们的混合物。导电填充层1520在导电层1060和导电层1540之间形成一个电接触窗。导电层1540的一部分位于保护层1030表面之上。导电层1540和1060可由铜、铝、钨、多晶硅、其他导电材料、或它们的混合物组成。导电层1540和1060的成分可以相同也可不同。上表面可用化学机械抛光技术进行抛光。
尽管本发明是参照其特定的优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种修改。

Claims (20)

1.一种制作电接触窗的开口的方法，此方法包括：
对第一介电层进行第一蚀刻，形成第一介层洞和第二介电层；
用BARC材料填充该第一介层洞，形成第一BARC层；
对该第一BARC层进行第二蚀刻，形成第二BARC层，该第二蚀刻在该第二BARC层的第一圆周形区域具有第一蚀刻率，而在该第二BARC层的第一中央区域具有第二蚀刻率，该第一圆周形区域环绕于该第一介层洞侧壁，第一中央区域环绕于该第一介层洞的中心，该第一蚀刻率大于该第二蚀刻率，该第一圆周形区域低于该第一中央区域，该第二BARC层的第一上表面明显具有第一凸形；
对该第二介电层进行第三蚀刻，形成一个沟槽和第三BARC层，该沟槽具有一个槽底面，该槽底面上明显没有任何环绕于该第三BARC层侧壁的尖刺，该第三BARC层的第二上表面明显具有第二凸形；
去除该第三BARC层，形成第二介层洞。
2.如权利要求1所述的方法，其中：该第二蚀刻采用等离子，该等离子具有高于4eV的电子温度。
3.如权利要求2所述的方法，其中：该电子温度小于10eV。
4.如权利要求3所述的方法，其中：该等离子具有小于40mTorr的气体压力。
5.如权利要求4所述的方法，其中：该第二蚀刻包括干蚀刻，该干蚀刻采用多个离子，该多个离子分别具有各自的速度，各个速度相对于垂直该第一BARC层的上表面的方向分别具有各自的夹角，这些夹角的平均值小于10度。
6.如权利要求5所述的方法，其中：所述这些夹角的平均值小于5度。
7.如权利要求6所述的方法，其中：该第二蚀刻采用等离子，该等离子具有一个等离子密度，该等离子密度大于1016个/m3。
8.如权利要求1所述的方法，其中：该第二蚀刻采用氧气。
9.如权利要求1所述的方法，进一步包括：用导电材料填充该沟槽和该第二介层洞。
10.如权利要求1所述的方法，其中：该第一介电层包括下列中的至少一个：氧化硅、FSG、氮化硅。
11.一种制作电接触窗的方法，此方法包括：
对第一保护层和第一介电层进行第一蚀刻，形成第一介层洞、第二保护层和第二介电层，该第一保护层位于该第一介电层之上；
用BARC材料填充该第一介层洞，形成第一BARC层；
对该第一BARC层进行第二蚀刻，形成第二BARC层，该第二蚀刻在该第二BARC层的第一圆周形区域具有第一蚀刻率，而在该第二BARC层的第一中央区域具有第二蚀刻率，该第一圆周形区域环绕于该第一介层洞侧壁，该第一中央区域环绕于该第一介电层洞的中心，该第一蚀刻率大于该第二蚀刻率，该第一圆周形区域低于该第一中央区域；
对第二保护层和第二介电层进行第三蚀刻，形成一个沟槽和第三BARC层，该沟槽具有一个槽底面，该槽底面上明显没有任何环绕于该第三BARC层侧壁的尖刺；
去除该第三BARC层，形成第二介层洞，该第二介层洞的横截面小于该沟槽的横截面；
对停止层进行第四蚀刻，形成第三介层洞，用导电材料填充该沟槽和该第三介层洞；
导电材料填充层位于该停止层之上。
12.如权利要求11所述的方法，其中：该第二蚀刻采用等离子，该等离子具有高于4eV的电子温度。
13.如权利要求12所述的方法，其中：该电子温度小于10eV。
14.如权利要求12所述的方法，其中：该等离子具有小于40mTorr的气体压力。
15.如权利要求11所述的方法，其中：该第二蚀刻包括一个干蚀刻，该干蚀刻采用多个离子，该多个离子分别具有各自的速度，各个速度相对于垂直该第一BARC层的上表面的方向分别具有各自的夹角，这些夹角的平均值小于10度。
16.如权利要求15所述的方法，其中：这些夹角的平均值小于5度。
17.如权利要求11所述的方法，其中：该第二蚀刻采用等离子，该等离子具有一个等离子密度，该等离子密度大于1016个/m3。
18.如权利要求11所述的方法，其中：该第一介电层包括下列中的至少一个：氧化硅、FSG、氮化硅。
19.如权利要求11所述的方法，其中：该导电材料包括下列中的至少一个：铜、铝、钨、多晶硅。
20.如权利要求11所述的方法，其中：该保护层包括氮氧化硅，而该停止层包括氮化硅。
CNB2003101229664A 2003-12-30 2003-12-30 控制回蚀刻截面轮廓的方法和装置 Expired - Lifetime CN100389488C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2003101229664A CN100389488C (zh) 2003-12-30 2003-12-30 控制回蚀刻截面轮廓的方法和装置
US10/773,565 US7084054B2 (en) 2003-12-30 2004-02-06 Method for making an opening for electrical contact by etch back profile control
US11/497,552 US7655561B2 (en) 2003-12-30 2006-07-31 Method for making an opening for electrical contact by etch back profile control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101229664A CN100389488C (zh) 2003-12-30 2003-12-30 控制回蚀刻截面轮廓的方法和装置

Publications (2)

Publication Number Publication Date
CN1635623A CN1635623A (zh) 2005-07-06
CN100389488C true CN100389488C (zh) 2008-05-21

Family

ID=34683168

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101229664A Expired - Lifetime CN100389488C (zh) 2003-12-30 2003-12-30 控制回蚀刻截面轮廓的方法和装置

Country Status (2)

Country Link
US (2) US7084054B2 (zh)
CN (1) CN100389488C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389488C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 控制回蚀刻截面轮廓的方法和装置
CN101459072B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 蚀刻底层抗反射层及制作布线沟槽的方法
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN104425520B (zh) * 2013-08-27 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176963A (ja) * 1999-12-16 2001-06-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
CN1421915A (zh) * 2001-11-30 2003-06-04 联华电子股份有限公司 双重镶嵌结构的制造方法
CN1444264A (zh) * 2002-03-08 2003-09-24 矽统科技股份有限公司 微浅绝缘沟槽结构制备法
US6645869B1 (en) * 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
US20030216026A1 (en) * 2002-05-15 2003-11-20 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6472231B1 (en) * 2001-01-29 2002-10-29 Advanced Micro Devices, Inc. Dielectric layer with treated top surface forming an etch stop layer and method of making the same
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
CN100389488C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 控制回蚀刻截面轮廓的方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176963A (ja) * 1999-12-16 2001-06-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
CN1421915A (zh) * 2001-11-30 2003-06-04 联华电子股份有限公司 双重镶嵌结构的制造方法
CN1444264A (zh) * 2002-03-08 2003-09-24 矽统科技股份有限公司 微浅绝缘沟槽结构制备法
US20030216026A1 (en) * 2002-05-15 2003-11-20 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
US6645869B1 (en) * 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer

Also Published As

Publication number Publication date
US20070087561A1 (en) 2007-04-19
US7084054B2 (en) 2006-08-01
US20050142887A1 (en) 2005-06-30
CN1635623A (zh) 2005-07-06
US7655561B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
US11651993B2 (en) Etch stop layer for semiconductor devices
US11854962B2 (en) Via structure and methods thereof
US6972259B2 (en) Method for forming openings in low dielectric constant material layer
JP5134363B2 (ja) プラズマ加工システムによる基板エッチング法
US7544602B2 (en) Method and structure for ultra narrow crack stop for multilevel semiconductor device
US8993428B2 (en) Structure and method to create a damascene local interconnect during metal gate deposition
US11935816B2 (en) Conductive feature with non-uniform critical dimension and method of manufacturing the same
CN100389488C (zh) 控制回蚀刻截面轮廓的方法和装置
US20230386821A1 (en) Interconnect structure for semiconductor devices
JP2001284451A (ja) 二次元波形構造の製造方法
US7026242B2 (en) Method for filling a hole with a metal
US5966632A (en) Method of forming borderless metal to contact structure
KR100629269B1 (ko) 라인 패턴의 측부에 트랜치를 갖는 반도체 장치들 및 그형성방법들
US11810816B2 (en) Chemical mechanical polishing topography reset and control on interconnect metal lines
WO2001054191A1 (en) Damascene structure and method for forming a damascene structure
CN114093813A (zh) 一种用于半导体器件的接触孔的制作方法
CN114664727A (zh) 半导体结构的形成方法
CN102479749A (zh) 双镶嵌结构及其形成方法
KR20050116424A (ko) 콘택 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111202

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term

Granted publication date: 20080521

CX01 Expiry of patent term