CN114093813A - 一种用于半导体器件的接触孔的制作方法 - Google Patents

一种用于半导体器件的接触孔的制作方法 Download PDF

Info

Publication number
CN114093813A
CN114093813A CN202210077175.7A CN202210077175A CN114093813A CN 114093813 A CN114093813 A CN 114093813A CN 202210077175 A CN202210077175 A CN 202210077175A CN 114093813 A CN114093813 A CN 114093813A
Authority
CN
China
Prior art keywords
etching
stop layer
layer
contact hole
etching stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210077175.7A
Other languages
English (en)
Inventor
毛永吉
叶甜春
朱纪军
罗军
李彬鸿
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoxin Integrated Circuit Technology Guangdong Co ltd
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Aoxin Integrated Circuit Technology Guangdong Co ltd
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoxin Integrated Circuit Technology Guangdong Co ltd, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Aoxin Integrated Circuit Technology Guangdong Co ltd
Priority to CN202210077175.7A priority Critical patent/CN114093813A/zh
Publication of CN114093813A publication Critical patent/CN114093813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体技术领域,公开了一种用于半导体器件的接触孔的制作方法，包括如下步骤：S1：在衬底上的交互层上制作第一蚀刻停止层；S2：在第一蚀刻停止层上制作氧化层，第一蚀刻停止层的蚀刻率小于氧化层的蚀刻率；S3：蚀刻氧化层，制作第一接触孔，第一接触孔的蚀刻终点在第一蚀刻停止层内；S4：在第一接触孔内蚀刻第一蚀刻停止层，制作第二接触孔，第二接触孔的底部延伸至交互层，在实际使用时，通过第一蚀刻停止层，可以让步骤S3中的刻蚀终点都在第一蚀刻停止层上，然后在第一蚀刻停止层上进行二次刻蚀制作完整的接触孔，进而确保不同位置的接触孔不会出现过刻蚀或者刻蚀不足的情况，而且所有接触孔的差异性变低、性能均一性较好。

Description

一种用于半导体器件的接触孔的制作方法
技术领域
本发明涉及半导体技术领域，具体涉及一种用于半导体器件的接触孔的制作方法。
背景技术
在集成电路的制作工艺中，通过曝光、显影和刻蚀等工艺将电路图像转移到晶圆上，当晶圆上绘制完电路图后，会在晶圆上制作金属互连层，通过在金属互连层上制作接触孔以及在接触孔上制作金属电极来实现晶圆上的电子器件的互联和晶圆上的电路与外围信号的交互。
随着晶圆上的集成电路的集成度越来越高，晶圆上的电子元器件的数目也越来越多，相应地，对接触孔的制作工艺要求也更加严格。在FDSOI晶体管的接触孔的制造工艺中，常通过以下两种方式来制作接触孔，方式一：同时蚀刻FDSOI晶体管上的不同位置的接触孔，在蚀刻接触孔时控制接触孔在不同位置的蚀刻量，以达到接触孔完全打开，由于不同接触孔的深度不同，该方式在实际使用时存在的缺陷是一方面可能存在蚀刻不足的问题，导致电子器件的连接性能不良，另一方面在过多蚀刻后会破坏接触孔下方的层间结构，导致在接触孔内制作的金属电极的电阻上升，进而影响产品的整体性能；方式二：分两次或者多次曝光和蚀刻，具体为将不同位置的接触孔分为两类或者多类，然后进行多次曝光和蚀刻，以获取符合要求的接触孔结构，但相应地，方式二的时间成本和制造成本也在成倍增加，不能大范围推广。
发明内容
鉴于背景技术的不足，本发明是提供了一种用于半导体器件的接触孔的制作方法，所要解决的技术问题是现有接触孔的制造工艺存在蚀刻量不足、过蚀刻和成本高的问题。
为解决以上技术问题，本发明提供了如下技术方案：一种用于半导体器件的接触孔的制作方法，包括如下步骤：
S1：在衬底上的交互层上制作第一蚀刻停止层；
S2：在第一蚀刻停止层上制作氧化层，所述第一蚀刻停止层的蚀刻率小于所述氧化层的蚀刻率；
S3：蚀刻所述氧化层，制作第一接触孔，所述第一接触孔的蚀刻终点在所述第一蚀刻停止层内；
S4：在所述第一接触孔内蚀刻所述第一蚀刻停止层，制作第二接触孔，所述第二接触孔的底部延伸至所述交互层上。
在某种实施方式中，当衬底上有多个交互层时，在每个交互层上分别制作第一蚀刻停止层，在不同交互层上的第一蚀刻停止层上制作的氧化层的顶面在同一水平位置。
在某种实施方式中，当在不同交互层上的第一蚀刻停止层上制作的氧化层的最大厚度为D1、最小厚度为D2时，如果第一蚀刻停止层的蚀刻率是V1，则步骤S1中制作的第一蚀刻停止层的厚度不小于（D2-D1）/V1。
在某种实施方式中，不同交互层上制作的第一蚀刻停止层的厚度相同。
在某种实施方式中，所述第一蚀刻停止层的材质是AIN。
在某种实施方式中，步骤S3如下：先在氧化层上制作光刻胶层，然后在光刻胶层上对接触孔的位置区域进行曝光，最后对曝光后的接触孔区域进行蚀刻。
在某种实施方式中，步骤S1中，先在交互层上制作第二蚀刻停止层，然后再第二蚀刻停止层上制作第一蚀刻停止层。
在某种实施方式中，所述第二蚀刻停止层的材质是氮化硅。
本发明与现有技术相比所具有的有益效果是：在实际使用时，本发明通过在衬底的交互层上制作第一蚀刻停止层，由于氧化层的蚀刻速率和第一蚀刻停止层的蚀刻速率不同，通过设置第一蚀刻停止层的厚度，可以使在对不同厚度的氧化层上蚀刻第一接触孔时，第一接触孔的终点都在第一蚀刻停止层上，然后在第一接触孔内蚀刻第一蚀刻停止层，制作第二接触孔，第二接触孔的底部在交互层上，第一接触孔和第二接触孔组成了完整的接触孔，因此本发明先通过一次刻蚀使不同厚度的氧化层上的第一接触孔的蚀刻终点都在第一蚀刻停止层上，然后在第一蚀刻停止层上进行二次刻蚀，制作第二接触孔，可以确保最后制作的接触孔不会出现过刻蚀或者刻蚀不足的情况，而且所有接触孔的差异性变低，所有接触孔的性能均一性较好。
附图说明
图1为实施例中的本发明的流程图；
图2为实施例中FDSOI晶体管的衬底上的三个交互层的示意图；
图3为在图2中的结构上制作完第一蚀刻停止层的结构示意图；
图4为在图3的结构上制作完氧化层的结构示意图；
图5为在图4的结构上执行完本发明步骤S3后的结构示意图；
图6为在图5的结构上执行完本贩卖那个步骤S4后的结构示意图；
图7为在图2的结构上制作完第二蚀刻停止层和第一蚀刻停止层的示意图；
图8本图7中的结构执行完本发明后的结构示意图。
具体实施方式
本申请的说明性实施例包括但不限于一种半导体器件的接触孔的制作方法。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在......时”或“当......时”或“响应于确定”。
如图1所示，一种用于半导体器件的接触孔的制作方法，包括如下步骤：
S1：在衬底上的交互层上制作第一蚀刻停止层；
具体地，步骤S1中衬底上的交互层是指衬底上需要通过金属电极或者导线进行连接的器件的端子所在的层面，对于FDSOI晶体管，交互层可以是衬底上的绝缘顶硅区域的有源区栅极、绝缘顶硅区域的浅槽隔离区、绝缘顶硅、体硅区域的底层硅或者体硅区域的有源区栅极，因此在FDSOI晶体管的制作工艺中需要制作相应的接触孔，然后在接触孔中制作金属电极与交互层连接，交互层通过金属电极与金属互连层中的金属连接。
具体地，第一蚀刻停止层的材质是AIN，在实际使用时，通过CVD工艺制作第一蚀刻停止层。在某种实施方式中，第一蚀刻停止层的材质还可以是ZrO。在某种实施方式中，第一蚀刻停止层还可以是一些蚀刻率低的绝缘物，需要注意的是这里的蚀刻率低是指第一蚀刻停止层的蚀刻率低于步骤S2中的制作的氧化层的蚀刻率。
示例性地，如图2所示，图2中的FDSOI晶体管的左侧图中的Gate层、中间图的SOI层和右侧图中的Gate层均为交互层，同时在左侧图中的Gate层、中间图的SOI层和右侧图中的Gate层均为交互层上制作第一蚀刻停止层，制作完后的示意图如图3所示。
S2：在第一蚀刻停止层上制作氧化层，第一蚀刻停止层的蚀刻率小于氧化层的蚀刻率；
具体地，在步骤S2中，以FDSOI晶体管为例，由于FDSOI晶体管上不同的交互层的顶面高度不同，为便于蚀刻，当衬底上有多个交互层时，在每个交互层上分别制作第一蚀刻停止层，在不同交互层上的第一蚀刻停止层上制作的氧化层的顶面在同一水平位置。具体地，制作氧化层的工艺如下：使用CVD工艺沉积TEOS（四乙基原硅酸盐）。
另外通过设置第一蚀刻停止层的蚀刻速率大于氧化层的蚀刻速率，在步骤S3中，当厚度小的氧化层先被蚀刻穿后会继续蚀刻该氧化层下方的第一蚀刻停止层，由于第一蚀刻停止层的蚀刻率大于氧化层，因此在蚀刻环境中，同一时间内第一蚀刻停止层的蚀刻量小于氧化层的蚀刻量。在实际使用时通过沉积一定厚度的第一蚀刻停止层可以使在对不同厚度的氧化层上同时蚀刻第一接触孔2时，第一接触孔2的终点都在第一蚀刻停止层上。
第一蚀刻停止层的最小厚度计算公式如下：当在不同交互层上的第一蚀刻停止层上制作的氧化层的最大厚度为D1、最小厚度为D2时，如果第一蚀刻停止层的蚀刻率是V1，则步骤S1中制作的第一蚀刻停止层的厚度不小于（D2-D1）/V1。具体地，当在不同交互层上的第一蚀刻停止层上制作的氧化层的最大厚度时2000A，最小厚度是1470A，当第一蚀刻停止层的蚀刻率是20时，第一蚀刻停止层的最小厚度为（2000A-1470A）/20=26.5A。以此种情况为例，当厚度为1470A的氧化层上的第一接触孔2蚀刻完成后，会蚀刻该氧化层下方的第一蚀刻停止层，当该第一蚀刻停止层蚀刻完成后，理想状态下，厚度为2000A的氧化层上的第一接触孔刚好蚀刻完，而此时蚀刻好的两个第一接触孔都在第一蚀刻停止层上。如果没有增加第一蚀刻停止层，则厚度为1470A的氧化层上的第一接触孔蚀刻完成后会最大往下蚀刻530A，而此时蚀刻完的两个第一接触孔的差异性很大，两个第一接触孔2的性能一致性较差。
在实际使用时，为便于工艺制作，不同交互层上制作的第一蚀刻停止层的厚度相同。在某种实施方式中，不同交互层中的部分交互层上制作的第一蚀刻停止层的厚度相同。在某种实施方式中，不同交互层上制作的第一蚀刻停止层的厚度均不相同。
在某种实施方式中，第一蚀刻停止层的厚度在30A至300A之间。
示例性地，在图3中的所有第一蚀刻停止层上制作完氧化层的结构示意图如图4所示，每个氧化层的顶面在同一水平位置。
S3：蚀刻氧化层，制作第一接触孔2，第一接触孔2的蚀刻终点在第一蚀刻停止层内；
具体地，步骤S3中，蚀刻第一接触孔的流程如下：先在氧化层上制作光刻胶层，然后在光刻胶层上对接触孔的位置区域进行曝光，最后对曝光后的接触孔区域进行蚀刻。在实际使用时，光刻胶可以是正性光刻胶，也可以是负性光刻胶，同时根据曝光光源和辐射源的不同可以采用紫外光刻胶、深紫外光刻胶、X-射线胶、电子束胶或者离子束胶，根据采用的光刻胶的种类不同，在曝光时可以采用紫外光、电子束、离子束或者X射线进行照射或者辐射，实现曝光。
示例性地，如图5所示，由于图5中三个氧化层的厚度不同，厚度最小的氧化层会先蚀刻穿，然后蚀刻第一蚀刻停止层，因此在第一蚀刻停止层内，第一接触孔2的深度都不相同。
S4：在第一接触孔2内蚀刻所述第一蚀刻停止层，制作第二接触孔，第二接触孔的底部延伸至交互层上。
在本实施例中，步骤S4相当于二次蚀刻，可以使用碳-弗基的化学气体或者利用等离子体蚀刻。在此次蚀刻过程中，由于第一接触孔2的底部均在第一蚀刻停止层上，再加上第一蚀刻停止层的蚀刻速率相同，当已经蚀刻过的第一蚀刻停止层被蚀刻穿向交互层蚀刻时，其最大蚀刻深度不超过第一蚀刻停止层的深度，因此通过本发明可以缩小FDSOI晶体管上不同位置的接触孔的差异，确保不同位置的接触孔的性能的一致性。
示例性地，在图5中的第一接触孔2内蚀刻完第一蚀刻停止层后的示意图如图6所示。
本实施例中，在步骤S1中，还先在交互层上制作第二蚀刻停止层，然后在第二蚀刻停止层上制作第一蚀刻停止层，其中，第二蚀刻停止层的材质可以是氮化硅。以图2中的结构为例，在图2中的交互层上制作完第二蚀刻停止层和第一蚀刻停止层的结构示意图如图7所示，对图7中的结构执行完本发明的步骤S2、S3和S4后的结构示意图如图8所示。
由于现有蚀刻方式存在过蚀刻或者蚀刻不足的问题。在实际使用时，通过第二蚀刻停止层可以使得当不同位置的第一蚀刻停止层被完全蚀刻时，不同位置的第一蚀刻停止层的蚀刻终点都在第二蚀刻停止层内。
综上，本实施例中，本发明通过在衬底的交互层上制作第一蚀刻停止层，由于氧化层的蚀刻速率和第一蚀刻停止层的蚀刻速率不同，通过设置第一蚀刻停止层的厚度，可以使在对不同厚度的氧化层上蚀刻第一接触孔时，第一接触孔的终点都在第一蚀刻停止层上，然后在第一接触孔内蚀刻第一蚀刻停止层，制作第二接触孔，第二接触孔的底部在交互层上，第一接触孔和第二接触孔组成了完整的接触孔，因此本发明先通过一次刻蚀使不同厚度的氧化层上的第一接触孔的蚀刻终点都在第一蚀刻停止层上，然后在第一蚀刻停止层上进行二次刻蚀，制作第二接触孔，可以确保最后制作的接触孔不会出现过刻蚀或者刻蚀不足的情况，而且所有接触孔的差异性变低，所有接触孔的性能均一性较好。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (8)

1.一种用于半导体器件的接触孔的制作方法，其特征在于，包括以下步骤：
S1：在衬底上的交互层上制作第一蚀刻停止层；
S2：在第一蚀刻停止层上制作氧化层，所述第一蚀刻停止层的蚀刻率低于所述氧化层的蚀刻率；
S3：蚀刻所述氧化层，制作第一接触孔，所述第一接触孔的蚀刻终点在所述第一蚀刻停止层内；
S4：在所述第一接触孔内蚀刻所述第一蚀刻停止层，制作第二接触孔，所述第二接触孔的底部延伸至所述交互层上。
2.根据权利要求1所述的一种用于半导体器件的接触孔的制作方法，其特征在于，当衬底上有多个交互层时，在每个交互层上分别制作第一蚀刻停止层，在不同交互层上的第一蚀刻停止层上制作的氧化层的顶面在同一水平位置。
3.根据权利要求2所述的一种用于半导体器件的接触孔的制作方法，其特征在于，当在不同交互层上的第一蚀刻停止层上制作的氧化层的最大厚度为D1、最小厚度为D2时，如果第一蚀刻停止层的蚀刻速率是V1，则步骤S1中制作的第一蚀刻停止层的厚度不小于（D2-D1）/V1。
4.根据权利要求3所述的一种用于半导体器件的接触孔的制作方法，其特征在于，不同交互层上制作的第一蚀刻停止层的厚度相同。
5.在根据权利要求1所述的一种用于半导体器件的接触孔的制作方法，其特征在于，所述第一蚀刻停止层的材质是AIN。
6.根据权利要求1所述的一种用于半导体器件的接触孔的制作方法，其特征在于，步骤S3如下：先在氧化层上制作光刻胶层，然后在光刻胶层上对接触孔的位置区域进行曝光，最后对曝光后的接触孔区域进行蚀刻。
7.根据权利要求1所述的一种用于半导体器件的接触孔的制作方法，其特征在于，步骤S1中，先在交互层上制作第二蚀刻停止层，然后在第二蚀刻停止层上制作第一蚀刻停止层。
8.根据权利要求7所述的一种用于半导体器件的接触孔的制作方法，其特征在于，所述第二蚀刻停止层的材质是氮化硅。
CN202210077175.7A 2022-01-24 2022-01-24 一种用于半导体器件的接触孔的制作方法 Pending CN114093813A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210077175.7A CN114093813A (zh) 2022-01-24 2022-01-24 一种用于半导体器件的接触孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210077175.7A CN114093813A (zh) 2022-01-24 2022-01-24 一种用于半导体器件的接触孔的制作方法

Publications (1)

Publication Number Publication Date
CN114093813A true CN114093813A (zh) 2022-02-25

Family

ID=80309196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210077175.7A Pending CN114093813A (zh) 2022-01-24 2022-01-24 一种用于半导体器件的接触孔的制作方法

Country Status (1)

Country Link
CN (1) CN114093813A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093992A (ja) * 1999-09-27 2001-04-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102683273A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 接触孔的形成方法
CN107833833A (zh) * 2017-11-28 2018-03-23 上海华力微电子有限公司 一种形成不同深度接触孔的刻蚀方法
CN108074861A (zh) * 2016-11-11 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN110034008A (zh) * 2017-11-28 2019-07-19 台湾积体电路制造股份有限公司 低k电介质及其形成工艺
CN110299291A (zh) * 2018-03-22 2019-10-01 台湾积体电路制造股份有限公司 制作集成电路装置的方法
CN112242377A (zh) * 2019-07-17 2021-01-19 三星电子株式会社 半导体器件
CN112992854A (zh) * 2019-12-02 2021-06-18 联华电子股份有限公司 半导体装置以及其制作方法
CN113793842A (zh) * 2020-08-25 2021-12-14 台湾积体电路制造股份有限公司 用于半导体器件的通孔及方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093992A (ja) * 1999-09-27 2001-04-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102683273A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 接触孔的形成方法
CN108074861A (zh) * 2016-11-11 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107833833A (zh) * 2017-11-28 2018-03-23 上海华力微电子有限公司 一种形成不同深度接触孔的刻蚀方法
CN110034008A (zh) * 2017-11-28 2019-07-19 台湾积体电路制造股份有限公司 低k电介质及其形成工艺
CN110299291A (zh) * 2018-03-22 2019-10-01 台湾积体电路制造股份有限公司 制作集成电路装置的方法
CN112242377A (zh) * 2019-07-17 2021-01-19 三星电子株式会社 半导体器件
CN112992854A (zh) * 2019-12-02 2021-06-18 联华电子股份有限公司 半导体装置以及其制作方法
CN113793842A (zh) * 2020-08-25 2021-12-14 台湾积体电路制造股份有限公司 用于半导体器件的通孔及方法

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US9093419B2 (en) Semiconductor device containing MIM capacitor and fabrication method
US5966632A (en) Method of forming borderless metal to contact structure
KR100979001B1 (ko) 커패시터 및 커패시터 제조 방법
CN112185838B (zh) 测试结构的制造方法
CN114093813A (zh) 一种用于半导体器件的接触孔的制作方法
US7615475B2 (en) Method for fabricating landing polysilicon contact structures for semiconductor devices
CN113903661A (zh) 半导体器件的制造方法
US6835615B2 (en) Method of manufacturing buried gate MOS semiconductor device having PIP capacitor
JPH09129730A (ja) 半導体装置の製造方法
CN104681484A (zh) 一种半导体器件的制造方法
US11626289B2 (en) Semiconductor structure and method for forming the same
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
US6673719B2 (en) Method for etching using a multilevel hard mask
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
CN118248624A (zh) Soi衬底引出的制造方法
KR100265828B1 (ko) 반도체소자 제조방법
US20060199352A1 (en) Method of manufacturing shallow trench isolation structure
KR19990003056A (ko) 반도체 소자의 소자분리막 제조방법
JP2004014954A (ja) 半導体装置
KR20030058634A (ko) 반도체소자의 제조방법
KR100268896B1 (ko) 커패시터및그의제조방법
CN111952242A (zh) 双大马士革沟槽结构及制备方法
KR20050002479A (ko) 랜딩플러그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220225