CN112242377A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN112242377A
CN112242377A CN202010684555.8A CN202010684555A CN112242377A CN 112242377 A CN112242377 A CN 112242377A CN 202010684555 A CN202010684555 A CN 202010684555A CN 112242377 A CN112242377 A CN 112242377A
Authority
CN
China
Prior art keywords
film
etch stop
etching stopper
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010684555.8A
Other languages
English (en)
Inventor
姜成进
白宗玟
刘禹炅
韩奎熙
金汉城
李长镐
张相信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112242377A publication Critical patent/CN112242377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件包括：第一层间绝缘膜；在第一层间绝缘膜中的导电图案；在导电图案上的电阻图案；上蚀刻停止膜，与电阻图案间隔开，平行于电阻图案的顶表面延伸，并且包括第一金属；下蚀刻停止膜，在导电图案上，平行于第一层间绝缘膜的顶表面延伸，并且包括第二金属；以及在上蚀刻停止膜和下蚀刻停止膜上的第二层间绝缘膜，其中从第二层间绝缘膜的顶表面到上蚀刻停止膜的顶表面的距离小于从第二层间绝缘膜的顶表面到下蚀刻停止膜的顶表面的距离。

Description

半导体器件
技术领域
实施方式涉及一种半导体器件及其制造方法。
背景技术
由于电子技术的发展和最近按比例缩小的趋势，半导体芯片可以具有高的集成密度和低功耗。为了实现这些特性，可以减小半导体器件的特征尺寸。
发明内容
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：第一层间绝缘膜；在第一层间绝缘膜中的导电图案；在导电图案上的电阻图案；上蚀刻停止膜，与电阻图案间隔开，平行于电阻图案的顶表面延伸，并且包括第一金属；下蚀刻停止膜，在导电图案上，平行于第一层间绝缘膜的顶表面延伸并包括第二金属；以及在上蚀刻停止膜和下蚀刻停止膜上的第二层间绝缘膜，其中从第二层间绝缘膜的顶表面到上蚀刻停止膜的顶表面的距离小于从第二层间绝缘膜的顶表面到下蚀刻停止膜的顶表面的距离。
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：基板；在基板上的层间绝缘膜中的第一连接线；在层间绝缘膜上的电阻图案；在电阻图案的顶表面上的第一蚀刻停止膜；第二蚀刻停止膜，在层间绝缘膜上，与层间绝缘膜的顶表面平行地延伸，在电阻图案的侧壁上以及在第一蚀刻停止膜的顶表面上，并且包括金属；以及第一通路，穿透第二蚀刻停止膜，第一通路连接到第一连接线。
实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：第一层间绝缘膜；在第一层间绝缘膜中的第一连接线；在第一层间绝缘膜上的第一蚀刻停止膜；电阻图案，在第一蚀刻停止膜上并包括钛氮化物；第二蚀刻停止膜，在电阻图案上并与电阻图案的顶表面接触，第二蚀刻停止膜不延伸到电阻图案的侧壁上；第三蚀刻停止膜，沿着第一蚀刻停止膜的顶表面、电阻图案的侧壁以及第二蚀刻停止膜的侧面和顶表面延伸，第三蚀刻停止膜包括铝；在第三蚀刻停止膜上的第二层间绝缘膜；在第二层间绝缘膜中的线通路，该线通路连接到第一连接线并穿过第三蚀刻停止膜和第一蚀刻停止膜；在第二层间绝缘膜中的电阻通路，该电阻通路连接到电阻图案并穿过第三蚀刻停止膜和第二蚀刻停止膜；以及在线通路和电阻通路上的第二连接线，第二连接线连接到线通路和电阻通路中的至少一个。
实施方式可以通过提供一种制造半导体器件的方法来实现，该方法包括：在第一层间绝缘膜上顺序地形成电阻图案和第一蚀刻停止膜；在第一层间绝缘膜上和在第一蚀刻停止膜上形成第二蚀刻停止膜，使得第二蚀刻停止膜包括第一金属；在第二蚀刻停止膜上形成第二层间绝缘膜；在第二层间绝缘膜上形成硬掩模图案，使得硬掩模图案包括第二金属；通过使用硬掩模图案形成暴露第二蚀刻停止膜的通路沟槽；通过同时去除硬掩模图案和第二蚀刻停止膜的由通路沟槽暴露的部分，暴露第一蚀刻停止膜的部分；通过去除第一蚀刻停止膜的被暴露部分而暴露电阻图案；以及通过填充通路沟槽而形成与电阻图案连接的通路。
附图说明
通过参照附图详细描述示范性实施方式，特征对于本领域技术人员将变得明显，附图中：
图1示出根据本公开的一些实施方式的半导体器件的剖视图；
图2A和图2B示出由图1的虚线围绕的区域的放大剖视图；
图3示出根据本公开的一些实施方式的半导体器件的剖视图；
图4示出根据本公开的一些实施方式的半导体器件的剖视图；
图5示出根据本公开的一些实施方式的半导体器件的剖视图；
图6示出根据本公开的一些实施方式的半导体器件的剖视图；
图7示出根据本公开的一些实施方式的半导体器件的剖视图；
图8示出根据本公开的一些实施方式的半导体器件的剖视图；
图9示出根据本公开的一些实施方式的半导体器件的剖视图；
图10示出根据本公开的一些实施方式的半导体器件的剖视图；
图11示出根据本公开的一些实施方式的半导体器件的剖视图；
图12示出根据本公开的一些实施方式的半导体器件的剖视图；
图13示出根据本公开的一些实施方式的半导体器件的剖视图；
图14示出根据本公开的一些实施方式的半导体器件的剖视图；
图15示出根据本公开的一些实施方式的半导体器件的剖视图；
图16示出根据本公开的一些实施方式的半导体器件的剖视图；以及
图17至图25示出根据本公开的一些实施方式的制造半导体器件的方法中的多个阶段的剖视图。
具体实施方式
图1示出根据本公开的一些实施方式的半导体器件的剖视图。图2A和图2B示出由图1的虚线围绕的区域的放大剖视图。
参照图1、图2A和图2B，半导体器件可以包括导电图案60、电阻图案120、第一下蚀刻停止膜110、第一上蚀刻停止膜130、下蚀刻停止覆盖膜141、上蚀刻停止覆盖膜143、第一连接线160、第一线通路165和电阻通路166。
导电图案60可以在下层间绝缘膜50中。下层间绝缘膜50可以包括导电图案沟槽60t。导电图案60可以填充导电图案沟槽60t。导电图案60可以包括沿着导电图案沟槽60t的侧壁延伸的阻挡膜和在该阻挡膜上的填充膜。
下层间绝缘膜50可以在生产线前端(FEOL)工艺中覆盖晶体管的栅电极和源极/漏极。在一实现方式中，下层间绝缘膜50可以是在生产线后端(BEOL)工艺中形成的层间绝缘膜。
在一实现方式中，导电图案60可以是在生产线中间(MOL)工艺中形成的接触或接触线。在一实现方式中，导电图案60可以是在BEOL工艺中形成的连接线。
下层间绝缘膜50可以包括例如硅氧化物、硅氮化物、硅氮氧化物或低k电介质材料。如这里使用的，术语“或”不是排他性术语，例如“A或B”将包括A、B、或A和B。
在一实现方式中，下层间绝缘膜50可以包括低k电介质材料以帮助减少导电图案之间的耦合现象。低k电介质材料可以包括例如具有适度高的碳和氢含量的硅氧化物，诸如SiCOH。
在一实现方式中，碳可以被包括在低k电介质材料中，并且该低k电介质材料的介电常数可以降低。在一实现方式中，为了进一步降低低k电介质材料的介电常数，低k电介质材料可以包括孔，诸如填充有气体或空气的腔体。
在一实现方式中，低k电介质材料可以是或可以包括例如氟化四乙基原硅酸酯(FTEOS)、氢倍半硅氧烷(HSQ)、双苯并环丁烯(BCB)、原硅酸四甲酯(TMOS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氧烷(HMDS)、三甲基硅烷硼酸酯(TMSB)、二酰氧基二叔丁基硅烷(DADBS)、磷酸三甲基甲硅烷基酯(TMSP)、聚四氟乙烯(PTFE)、东燃硅氮烷(TOSZ)、氟化硅酸盐玻璃(FSG)、聚酰亚胺纳米泡沫诸如聚环氧丙烷、碳掺杂的硅氧化物(CDO)、有机硅酸盐玻璃(OSG)、SiLKTM、无定形氟化碳、二氧化硅气凝胶、二氧化硅干凝胶、介孔二氧化硅、或其组合。
第一下蚀刻停止膜110可以在下层间绝缘膜50上。第一下蚀刻停止膜110可以沿着下层间绝缘膜50的顶表面和导电图案60的顶表面延伸。
第一下蚀刻停止膜110可以包括例如硅(Si)绝缘材料。在一实现方式中，第一下蚀刻停止膜110可以包括例如Si绝缘材料膜。
电阻图案120可以在第一下蚀刻停止膜110上。电阻图案120可以在导电图案60上并可以具有比导电图案60低的导电性。第一下蚀刻停止膜110可以在电阻图案120和导电图案60之间，并且电阻图案120可以与导电图案60间隔开。
电阻图案120可以在第一下蚀刻停止膜110的顶表面上。电阻图案120可以沿着第一下蚀刻停止膜110的顶表面延伸。
电阻图案120可以与第一下蚀刻停止膜110接触。
在一实现方式中，电阻图案120可以包括例如含有钛(Ti)的导电材料、含有钽(Ta)的导电材料或含有钨(W)的导电材料。电阻图案120可以包括钛氮化物(TiN)膜。这里，术语“TiN”仅指含有Ti和N两者的材料，不一定表示或限定该材料中的Ti和N的比例。
在一实现方式中，电阻图案120可以在BEOL工艺中形成。
第一上蚀刻停止膜130可以在电阻图案120上。第一上蚀刻停止膜130可以沿着电阻图案120的顶表面延伸。电阻图案120可以在第一上蚀刻停止膜130和下蚀刻停止膜110之间。
第一上蚀刻停止膜130可以包括例如Si绝缘材料。第一上蚀刻停止膜130可以包括Si绝缘材料膜。
第一上蚀刻停止膜130和第一下蚀刻停止膜110可以每个独立地包括例如硅氮化物(SiN)、硅碳氮化物(SiCN)、硅碳酸盐(SiCO)、硅氮氧化物(SiON)、硅氧化物(SiO)或硅氮碳氧化物(SiOCN)。以上术语例如“SiCO”仅指包含Si、C和氧(O)的材料，不一定表示或限定该材料中的Si、C和O的比例。
下蚀刻停止覆盖膜141可以在第一下蚀刻停止膜110上。下蚀刻停止覆盖膜141可以在导电图案60上。第一下蚀刻停止膜110可以在下蚀刻停止覆盖膜141与导电图案60之间以及下蚀刻停止覆盖膜141与下层间绝缘膜50之间。
下蚀刻停止覆盖膜141可以沿着第一下蚀刻停止膜110的顶表面延伸。下蚀刻停止覆盖膜141可以与第一下蚀刻停止膜110接触。
下蚀刻停止覆盖膜141可以不沿着电阻图案120的顶表面延伸。下蚀刻停止覆盖膜141可以不在电阻图案120和第一下蚀刻停止膜110之间延伸。
上蚀刻停止覆盖膜143可以在电阻图案120上。上蚀刻停止覆盖膜143可以沿着电阻图案120的顶表面延伸(例如平行于电阻图案120的顶表面)。
上蚀刻停止覆盖膜143可以与电阻图案120间隔开。第一上蚀刻停止膜130可以在上蚀刻停止覆盖膜143和电阻图案120之间。上蚀刻停止覆盖膜143可以与第一上蚀刻停止膜130接触。
连接蚀刻停止覆盖膜142可以在第一下蚀刻停止膜110上。连接蚀刻停止覆盖膜142可以在电阻图案120的侧壁上。
在一实现方式中，连接蚀刻停止覆盖膜142可以与电阻图案120的侧壁接触。在一实现方式中，连接蚀刻停止覆盖膜142可以不与电阻图案120的侧壁接触。
连接蚀刻停止覆盖膜142可以连接下蚀刻停止覆盖膜141和上蚀刻停止覆盖膜143。连接蚀刻停止覆盖膜142可以直接连接到下蚀刻停止覆盖膜141。连接蚀刻停止覆盖膜142可以直接连接到上蚀刻停止膜143。
下蚀刻停止覆盖膜141可以包括例如含有第一金属的绝缘材料。上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142可以包括例如含有第二金属的绝缘材料。在一实现方式中，第一金属可以与第二金属相同。在一实现方式中，第一金属和第二金属可以是例如铝(Al)。
在一实现方式中，下蚀刻停止覆盖膜141、上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142可以包括例如铝氧化物(AlO)、铝氮化物(AlN)或铝碳氧化物(AlOC)。
这里，术语“AlOC”仅指包含Al、O和C的材料，不一定表示或限定该材料中的Al、O和C的比例。
上蚀刻停止覆盖膜143的厚度t13(在垂直方向上)可以与连接蚀刻停止覆盖膜142的厚度t12(在垂直于该垂直方向的水平方向上)相同。上蚀刻停止覆盖膜143的厚度t13可以与下蚀刻停止覆盖膜141的厚度t11(在垂直方向上)相同。
这里，具有相同厚度的层或元件的描述不仅表示两个元件具有完全相同的厚度，而且还暗示可以存在由于例如工艺容限引起的这两个元件的厚度之间的细微差异。
蚀刻停止覆盖膜(141、142和143)可以包括下蚀刻停止覆盖膜141、上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142。蚀刻停止覆盖膜(141、142和143)可以用作蚀刻停止物。例如，下蚀刻停止覆盖膜141、上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142可以都用作蚀刻停止物。
在一实现方式中，蚀刻停止覆盖膜(141、142和143)可以通过相同的沉积工艺来形成。
蚀刻停止覆盖膜(141、142和143)可以在下层间绝缘膜50和导电图案60上。蚀刻停止覆盖膜(141、142和143)可以沿着下层间绝缘膜50的顶表面以及沿着电阻图案120的侧壁和顶表面延伸。蚀刻停止覆盖膜(141、142和143)可以沿着第一下蚀刻停止膜110的顶表面、沿着电阻图案120的侧壁以及沿着第一上蚀刻停止膜130的顶表面延伸。
蚀刻停止覆盖膜(141、142和143)可以与第一下蚀刻停止膜110和第一上蚀刻停止膜130接触。
蚀刻停止覆盖膜(141、142和143)的与电阻图案120的顶表面重叠的部分(上蚀刻停止覆盖膜143)的厚度t13可以与蚀刻停止覆盖膜(141、142和143)的在电阻图案120的侧壁上的部分(连接蚀刻停止覆盖膜142)的厚度t12相同。在一实现方式中，蚀刻停止覆盖膜(141、142和143)的与电阻图案120的顶表面重叠的该部分的厚度t13可以与蚀刻停止覆盖膜(141、142和143)的不与电阻图案120的顶表面重叠的部分(下蚀刻停止覆盖膜141)的厚度t11相同。
第一下蚀刻停止膜110和下蚀刻停止覆盖膜141可以形成下蚀刻停止结构(110和141)。第一上蚀刻停止膜130和上蚀刻停止覆盖膜143可以形成上蚀刻停止结构(130和143)。
上蚀刻停止结构(130和143)可以在电阻图案120的顶表面上。下蚀刻停止结构(110和141)可以在电阻图案120的底表面(以及电阻图案120的侧表面的一部分)上。
在下层间绝缘膜50上的下蚀刻停止结构(110和141)可以具有与上蚀刻停止结构(130和143)相同的堆叠结构。例如，下蚀刻停止结构(110和141)和上蚀刻停止结构(130和143)可以具有其中Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。
第一层间绝缘膜150可以在下蚀刻停止覆盖膜141、上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142上。第一层间绝缘膜150可以包括第一连接线沟槽160t、第一线通路沟槽165t和电阻通路沟槽166t。在一实现方式中，第一连接线沟槽160t的侧壁可以被部分地圆化。
第一线通路沟槽165t可以穿过下蚀刻停止覆盖膜141和第一下蚀刻停止膜110暴露导电图案60。电阻通路沟槽166t可以穿过上蚀刻停止覆盖膜143和第一上蚀刻停止膜130暴露电阻图案120。在一实现方式中，第一线通路沟槽165t和电阻通路沟槽166t可以形成在例如第一连接线沟槽160t的底部。
第一连接线160、第一线通路165和电阻通路166可以在第一层间绝缘膜150中。第一连接线160可以连接到第一线通路165和电阻通路166。
第一连接线160可以填充第一连接线沟槽160t。第一线通路165可以填充第一线通路沟槽165t。第一线通路165可以穿过下蚀刻停止覆盖膜141和第一下蚀刻停止膜110连接到导电图案60。电阻通路166可以填充电阻通路沟槽166t。电阻通路166可以穿过上蚀刻停止覆盖膜143和第一上蚀刻停止膜130连接到电阻图案120。
从第一层间绝缘膜150的顶表面到上蚀刻停止覆盖膜143的顶表面的距离h12可以小于从第一层间绝缘膜150的顶表面到下蚀刻停止覆盖膜141的顶表面的距离h11(例如，如在相同的方向上测量的)。例如，在上蚀刻停止覆盖膜143和下蚀刻停止覆盖膜141之间可以存在高度差。
第一连接线160、第一线通路165和电阻通路166可以每个包括阻挡膜161和填充膜162。阻挡膜161可以沿着第一连接线沟槽160t的侧壁和底部、第一线通路沟槽165t的侧壁和底部以及电阻通路沟槽166t的侧壁和底部延伸。填充膜162可以在阻挡膜161上。
参照图2A，阻挡膜161可以进入或穿过上蚀刻停止覆盖膜143(其在第一上蚀刻阻挡层膜130和第一层间绝缘膜150之间)。第一上蚀刻停止膜130和第一层间绝缘膜150可以彼此面对，并且上蚀刻停止覆盖膜143在它们之间。
参照图2B，阻挡膜161的部分可以进入上蚀刻停止覆盖膜143中以在第一上蚀刻停止剂膜130和第一层间绝缘膜150之间。
在一实现方式中，阻挡膜161可以包括例如Ta、钽氮化物(TaN)、Ti、TiN、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)、W、钨氮化物(WN)、钨碳氮化物(WCN)、锆(Zr)、锆氮化物(ZrN)、钒(V)、钒氮化物(VN)、铌(Nb)、铌氮化物(NbN)、铂(Pt)、铱(Ir)或铑(Rh)。
在一实现方式中，填充膜162可以包括例如Al、Cu、W、Co或Ru。
在填充膜162包括铜(Cu)的情况下，填充膜162还可以包括例如碳(C)、银(Ag)、Co、Ta、铟(In)、锡(Sn)、锌(Zn)、锰(Mn)、Ti、镁(Mg)、铬(Cr)、锗(Ge)、锶(Sr)、Pt、Al或Zr。
在一实现方式中，如图1所示，电阻图案120和导电图案60可以经由第一连接线160、第一线通路165和电阻通路166连接。在一实现方式中，电阻图案120可以不经由第一连接线160连接到导电图案60。
第一层间绝缘膜150可以包括例如硅氧化物、硅氮化物、硅氮氧化物或低k电介质材料。
第二蚀刻停止膜210和第二层间绝缘膜250可以顺序地设置在第一层间绝缘膜150和第一连接线160上。第二蚀刻停止膜210可以包括Si绝缘材料膜。第二蚀刻停止膜210可以包括例如SiN、SiCN、SiCO、SiON、SiO或SiOCN。
第二层间绝缘膜250可以包括第二连接线沟槽260t和第二线通路沟槽265t。第二线通路沟槽265t可以穿过第二蚀刻停止膜210暴露第一连接线160。
第二连接线260和第二线通路265可以在第二层间绝缘膜250中。第二连接线260可以连接到第二线通路265。
第二连接线260可以填充第二连接线沟槽260t。第二线通路265可以填充第二线通路沟槽265t。第二线通路265可以连接到第一连接线160并可以穿过第二蚀刻停止膜210。在一实现方式中，第二连接线沟槽260t的侧壁可以被部分地圆化。
在下层间绝缘膜50中的下蚀刻停止结构(110和141)可以具有与第二蚀刻停止膜210不同的堆叠结构。例如，下蚀刻停止结构(110和141)可以具有其中Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构，第二蚀刻停止膜210可以具有单层结构或多个Si绝缘材料膜的堆叠。
被第二线通路265穿过的第二蚀刻停止膜210的结构可以具有与被第一线通路165穿过的下蚀刻停止结构(110和141)不同的堆叠结构。
第二连接线260和第二线通路265可以每个包括阻挡膜和填充膜。
第二层间绝缘膜250可以包括例如硅氧化物、硅氮化物、硅氮氧化物或低k电介质材料。第二层间绝缘膜250可以包括例如相对于第二蚀刻停止膜210具有蚀刻选择性的材料。
图3示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图1至图2B的半导体器件的差异来描述图3的半导体器件。
参照图3，上蚀刻停止覆盖膜143的厚度t13可以大于连接蚀刻停止覆盖膜142的厚度t12。
上蚀刻停止覆盖膜143的厚度t13可以与下蚀刻停止覆盖膜141的厚度t11(在垂直方向上)相同。
在一实现方式中，如图3所示，在上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142连接的位置可以存在悬垂物。
例如，蚀刻停止覆盖膜(141、142和143)的与电阻图案120的顶表面重叠的部分的厚度t13(在垂直方向上)可以大于蚀刻停止覆盖膜(141、142和143)的在电阻图案120的侧壁上的部分的厚度t12(在水平方向上)。
蚀刻停止覆盖膜(141、142和143)的与电阻图案120的顶表面重叠的部分的厚度t13可以与蚀刻停止覆盖膜(141、142和143)的与电阻图案120的顶表面不重叠的部分的厚度t11相同。
图4示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图1至图2B的半导体器件的差异来描述图4的半导体器件。
参照图4，下蚀刻停止覆盖膜141可以在电阻图案120和下层间绝缘膜50之间延伸。
下蚀刻停止覆盖膜141的部分可以在电阻图案120的底表面和下层间绝缘膜50的顶表面之间延伸。蚀刻停止覆盖膜(141、142和143)的部分可以在电阻图案120和下层间绝缘膜50之间延伸。
下蚀刻停止覆盖膜141可以包括第一子下蚀刻停止覆盖膜141p和第二子下蚀刻停止覆盖膜141q。第一子下蚀刻停止覆盖膜141p可以在第一下蚀刻停止膜110和下层间绝缘膜50之间延伸。下蚀刻停止覆盖膜141可以被第一下蚀刻停止膜110分成两部分。
电阻图案120可以在第一子下蚀刻停止覆盖膜141p上。第一子下蚀刻停止覆盖膜141p可以包括与电阻图案120重叠的部分以及不与电阻图案120重叠的部分。
在一实现方式中，第一子下蚀刻停止覆盖膜141p和第二子下蚀刻停止覆盖膜141q可以通过不同的沉积工艺形成。例如，第二子下蚀刻停止覆盖膜141q、上蚀刻停止覆盖膜143和连接蚀刻停止覆盖膜142可以通过相同的沉积工艺形成。第一子下蚀刻停止覆盖膜141p可以通过比第二子下蚀刻停止覆盖膜141q更早的沉积工艺形成。
第一子下蚀刻停止覆盖膜141p和第二子下蚀刻停止覆盖膜141q可以包括含有Al的绝缘材料。第一子下蚀刻停止覆盖膜141p和第二子下蚀刻停止覆盖膜141q可以包括相同的材料或不同的材料。
图5示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图4的半导体器件的差异来描述图5的半导体器件。
参照图5，下蚀刻停止覆盖膜141可以在电阻图案120和第一下蚀刻停止膜110之间延伸。第一子下蚀刻停止覆盖膜141p可以在电阻图案120和第一下蚀刻停止膜110之间。
第一子下蚀刻停止覆盖膜141p的部分可以在电阻图案120的底表面和第一下蚀刻停止膜110的顶表面之间。例如，第一子下蚀刻停止覆盖膜141p可以包括在电阻图案120的底表面和第一下蚀刻停止膜110的顶表面之间延伸的部分。
蚀刻停止覆盖膜(141、142和143)的部分可以在电阻图案120和第一下蚀刻停止膜110之间延伸。蚀刻停止覆盖膜(141、142和143)可以包括在电阻图案120和第一下蚀刻停止膜110之间延伸的部分。
上蚀刻停止覆盖膜143的厚度t13(在垂直方向上)可以小于下蚀刻停止覆盖膜141的厚度t11(在垂直方向上)。例如，蚀刻停止覆盖膜(141、142和143)的与电阻图案120的顶表面重叠或位于其顶表面上的部分的厚度t13可以小于蚀刻停止覆盖膜(141、142和143)的不与电阻图案120的顶表面重叠或位于其顶表面上的部分的厚度t11。
图6示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文中将主要关注与图1至图2B的半导体器件的差异来描述图6的半导体器件。
参照图6，下蚀刻停止覆盖膜141可以包括在第一下蚀刻停止膜110上的第二子下蚀刻停止覆盖膜141q和第三子下蚀刻停止覆盖膜141r。
电阻图案120可以在第三子下蚀刻停止覆盖膜141r上。第三子下蚀刻停止覆盖膜141r可以在电阻图案120和第一下蚀刻停止膜110之间延伸。
第三子下蚀刻停止覆盖膜141r可以包括与电阻图案120重叠的部分，并且可以不包括不与电阻图案120重叠的部分(例如，第三子下蚀刻停止覆盖膜141r的外边缘可以与电阻图案120的外边缘对准，使得第三子下蚀刻停止覆盖膜141r在水平方向上的宽度与电阻图案120在水平方向上的宽度相同)。第三子下蚀刻停止覆盖膜141r可以在电阻图案120的底表面和第一下蚀刻停止膜110的顶表面之间。
在一实现方式中，第二子下蚀刻停止覆盖膜141q和第三子下蚀刻停止覆盖膜141r可以通过不同的沉积工艺形成。第三子下蚀刻停止覆盖膜141r可以通过比第二子下蚀刻停止覆盖膜141q更早的沉积工艺形成。
与电阻图案120的顶表面重叠的蚀刻停止覆盖膜(141、142和143)的厚度可以与蚀刻停止覆盖膜(141、142和143)的不与电阻图案120的顶表面重叠的部分的厚度相同。
第二子下蚀刻停止覆盖膜141q和第三子下蚀刻停止覆盖膜141r可以包括含有Al的绝缘材料。第二子下蚀刻停止覆盖膜141q和第三子下蚀刻停止覆盖膜141r可以包括相同的材料或不同的材料。
图7示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文中将主要关注与图1至图2B的半导体器件的差异来描述图7的半导体器件。
参照图7，上蚀刻停止覆盖膜143可以不连接到下蚀刻停止覆盖膜141。
例如，在本实施方式中，图1的连接蚀刻停止覆盖膜142可以不形成在电阻图案120的侧壁上。下蚀刻停止覆盖膜141可以包括与电阻图案120重叠的部分以及不与电阻图案120重叠的部分。下蚀刻停止覆盖膜141的部分可以在电阻图案120的底表面和第一下蚀刻停止膜110的顶表面之间。
例如，上蚀刻停止覆盖膜143和下蚀刻停止覆盖膜141可以通过不同的沉积工艺形成。
图8示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文中将主要关注与图1至图2B的半导体器件的差异来描述图8的半导体器件。
参照图8，半导体器件还可以包括在第二蚀刻停止膜210和第一层间绝缘膜150之间的第二下蚀刻停止膜211。
第二下蚀刻停止膜211可以沿着第一层间绝缘膜150的顶表面延伸。第二线通路265可以连接到第一连接线160，并可以穿过第二蚀刻停止膜210和第二下蚀刻停止膜211。
第二下蚀刻停止膜211可以包括例如含有Al的绝缘材料。第二下蚀刻停止膜211可以包括例如AlO、AlN或AlOC。在一实现方式中，第二下蚀刻停止膜211可以包括AlN。
第一下蚀刻停止膜110和下蚀刻停止覆盖膜141可以形成下蚀刻停止结构(110和141)。第二下蚀刻停止膜211和第二蚀刻停止膜210可以形成第一蚀刻停止结构(210和211)。
下蚀刻停止结构(110和141)和第一蚀刻停止结构(210和211)可以每个具有其中Si绝缘材料膜和基于Al的绝缘材料膜堆叠的堆叠结构。下蚀刻停止结构(110和141)和第一蚀刻停止结构(210和211)可以在Si绝缘材料膜和Al绝缘材料膜被堆叠的顺序上彼此不同。
图9示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图8的半导体器件的差异来描述图9的半导体器件。
参照图9，半导体器件还可以包括在第二蚀刻停止膜210上的第二下蚀刻停止膜211。
第二上蚀刻停止膜212可以沿着第二蚀刻停止膜210的顶表面延伸。第二线通路265可以连接到第一连接线160，并可以穿过第二上蚀刻停止膜212、第二蚀刻停止膜210和第二下蚀刻停止膜211。
第二上蚀刻停止膜212可以包括例如含有Al的绝缘材料。第二下蚀刻停止膜211可以包括例如AlO、AlN或AlOC。
例如，第二上蚀刻停止膜212、第二蚀刻停止膜210和第二下蚀刻停止膜211可以形成第一蚀刻停止结构(210、211和212)。
例如，可在下层间绝缘膜50上的下蚀刻停止结构(110和141)可以具有与第一蚀刻停止结构(210、211和212)不同的堆叠结构。
例如，下蚀刻停止结构(110和141)可以具有其中Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。第一蚀刻停止结构(210、211和212)可以具有其中Al绝缘材料膜、Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。
在一实现方式中，下蚀刻停止结构(110和141)可以具有与图4的下蚀刻停止结构(110和141)相同的结构。在此示例中，在不与电阻图案120重叠的区域中，下蚀刻停止结构(110和141)和第一蚀刻停止结构(210、211和212)可以都具有其中Al绝缘材料膜、Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。
图10示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图1至图2B的半导体器件的差异来描述图10的半导体器件。
参照图10，第一连接线160的填充膜162和第一线通路165的填充膜162可以被第一连接线160的阻挡膜161隔开。
例如，可以形成填充第一线通路沟槽165t的第一线通路165，然后可以形成第一连接线沟槽160t。此后，可以形成填充第一连接线沟槽160t的第一连接线160。
在一实现方式中，第一线通路沟槽165t的上部和第二线通路沟槽265t的上部可以具有例如圆化的形状。
图11示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图1至图2B的半导体器件的差异来描述图11的半导体器件。
参照图11，导电图案60可以是在MOL工艺中形成的接触或接触线。
基板10可以包括场区和有源区。场区可以是其中形成场绝缘膜13的区域。晶体管15可以形成在基板10的有源区中。
例如，导电图案60可以将基板10上的晶体管15电连接到第一连接线160。例如，导电图案60可以包括在晶体管15和第一线通路165之间的上接触61和下接触62。在一实现方式中，导电图案60可以仅包括形成在晶体管15与第一线通路165之间的一个接触。
下接触62可以填充下层间绝缘膜50中的下接触孔62t。上接触61可以在下接触62上。上接触61可以填充下层间绝缘膜50中的上接触孔61t。
在一实现方式中，下接触62和上接触61可以每个包括例如阻挡膜和填充膜。
晶体管15可以包括栅电极12和源极/漏极区11。基板10上的初始金属电介质层20可以覆盖栅电极12的侧壁。在一实现方式中，源极/漏极区11可以例如在基板10中。在一实现方式中，覆盖图案可以例如在栅电极12上。
导电图案60可以连接到栅电极12、源极/漏极区11、或两者。图11示出导电图案60连接到栅电极12。
在一实现方式中，如图11所示，晶体管15可以是例如在基板10上的平面晶体管。在一实现方式中，晶体管15可以是或可以包括例如包含鳍式沟道区的鳍场效应晶体管(FinFET)、隧穿场效应晶体管(FET)、包含纳米线的晶体管、包含纳米片的晶体管或三维(3D)晶体管。在一实现方式中，晶体管15可以是或可以包括例如双极结型晶体管或横向扩散的金属氧化物半导体(LDMOS)。
在一实现方式中，栅电极12可以是例如置换金属栅(RMG)。
在一实现方式中，电阻图案120可以形成在比可在MOL工艺中形成的导电图案60更高的金属层级(例如在垂直方向上距基板10更远)。在一实现方式中，电阻图案120的金属层级可以低于(例如在垂直方向上更靠近基板10)可在BEOL工艺中形成的第一连接线160的金属层级。
电阻图案120可以在下层间绝缘膜50上，其与基板10的有源区垂直地重叠。
图12示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图11的半导体器件的差异来描述图12的半导体器件。
参照图12，电阻图案120可以在下层间绝缘膜50上，其与基板10的场区垂直地重叠或对准。
电阻图案120可以在场绝缘膜13上(例如可以覆盖在场绝缘膜13上)。电阻图案120可以与场绝缘膜13垂直地重叠。
图13示出根据本公开的一些实施方式的半导体器件的剖视图。图14示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文将主要关注与图12的半导体器件的差异来描述图13和图14的半导体器件。
参照图13和图14，图13或图14的半导体器件还可以包括在场绝缘膜13上的虚设晶体管15_1。
虚设晶体管15_1可以在场绝缘膜13上，并且虚设晶体管15_1可以不包括源极/漏极区并可以仅包括具有栅电极的栅极堆叠。
电阻图案120可以在虚设晶体管15_1上(例如可以覆盖在虚设晶体管15_1上)。
在一实现方式中，参照图13，晶体管15的栅极堆叠的宽度W1(在水平方向上)可以与虚设晶体管15_1的栅极堆叠的宽度W2(在水平方向上)相同。
在一实现方式中，参照图14，晶体管15的栅极堆叠的宽度W1可以小于虚设晶体管15_1的栅极堆叠的宽度W2。
图15示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文中将主要关注与图1至图2B的半导体器件的差异来描述图15的半导体器件。
参照图15，导电图案60可以是在BEOL工艺中形成的连接线。
导电图案60可以包括第三连接线63和第三线通路64。第三连接线63可以填充第三连接线沟槽63t。第三线通路64可以填充第三线通路沟槽64t。
第三连接线63可以在与第一连接线160不同的金属层级。第三连接线63可以在比第一连接线160低的金属层级。
第三线通路64可以连接到下导电图案360，并可以穿过第三蚀刻停止膜70。在一实现方式中，下导电图案360可以在第三层间绝缘膜350中。在一实现方式中，下导电图案360可以是连接线、接触、导电垫、晶体管的栅电极或源极/漏极区、或二极管。
第三蚀刻停止膜70可以在下层间绝缘膜50和第三层间绝缘膜350之间。第三蚀刻停止膜70可以包括例如SiN、SiCN、SiCO、SiON、SiO或SiOCN。第三蚀刻停止膜70可以包括相对于下层间绝缘膜50具有蚀刻选择性的材料。
第三层间绝缘膜350可以包括例如硅氧化物、硅氮化物、硅氮氧化物或低k电介质材料。
在下层间绝缘膜50上的下蚀刻停止结构(110和141)可以具有与第三蚀刻停止膜70不同的堆叠结构。例如，下蚀刻停止结构(110和141)可以具有其中Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。第三蚀刻停止膜70可以具有单层结构或多个Si绝缘材料膜的堆叠。
图16示出根据本公开的一些实施方式的半导体器件的剖视图。为了方便起见，在下文中将主要关注与图9和图15的半导体器件的差异来描述图16的半导体器件。
参照图16，导电图案60可以是在BEOL工艺中形成的连接线。
第三线通路64可以连接到下导电图案360，并可以穿过第三上蚀刻停止膜70c、第三插入蚀刻停止膜70b和第三下蚀刻停止膜70a。
第三上蚀刻停止膜70c、第三插入蚀刻停止膜70b和第三下蚀刻停止膜70a可以顺序地设置在下层间绝缘膜50和第三层间绝缘膜350之间。
第三插入蚀刻阻挡膜70b可以包括例如SiN、SiCN、SiCO、SiON、SiO或SiOCN。第三上蚀刻阻挡膜70c和第三下蚀刻停止膜70a可以包括例如含有Al的绝缘材料。第三上蚀刻停止膜70c和第三下蚀刻停止膜70a可以包括例如AlO、AlN或AlOC。
第二上蚀刻停止膜212、第二蚀刻停止膜210和第二下蚀刻停止膜211可以形成第一蚀刻停止结构(210、211和212)。第三上蚀刻停止膜70c、第三插入蚀刻停止膜70b和第三下蚀刻停止膜70a可以形成第二蚀刻停止结构(70a、70b和70c)。
在下层间绝缘膜50上的下蚀刻停止结构(110和141)可以具有与第一蚀刻停止结构(210、211和212)不同的堆叠结构。在一实现方式中，下蚀刻停止结构(110和141)可以具有与第二蚀刻停止结构(70a、70b和70c)不同的堆叠结构。
在一实现方式中，下蚀刻停止结构(110和141)可以具有其中Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。在一实现方式中，第一蚀刻停止结构(210、211和212)和第二蚀刻停止结构(70a、70b和70c)可以每个具有其中Al绝缘材料膜、Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。
在一实现方式中，第二蚀刻停止结构(70a、70b和70c)可以具有与第一蚀刻停止结构(210、211和212)不同的堆叠结构。例如，第一蚀刻停止结构(210、211和212)可以具有与图8的第一蚀刻停止结构(210和211)相同的堆叠结构，或者可以具有与图1的第二蚀刻停止膜210相同的堆叠结构。
例如，第二蚀刻停止结构(70a、70b和70c)可以具有与图8的第一蚀刻停止结构(210和211)相同的结构。
在一实现方式中，下蚀刻停止结构(110和141)可以具有与图4的下蚀刻停止结构(110和141)相同的结构。在这种情况下，在不与电阻图案120重叠的区域中，下蚀刻停止结构(110和141)和第一蚀刻停止结构(210、211和212)可以都具有其中Al绝缘材料膜、Si绝缘材料膜和Al绝缘材料膜顺序地堆叠的堆叠结构。
图17至图25示出根据本公开的一些实施方式的制造半导体器件的方法中的多个阶段的剖视图。
例如，图17至图25示出图1的电阻图案120的部分。
参照图17，可以在其中具有导电图案60的下层间绝缘膜50上顺序地形成第一下蚀刻停止膜110、电阻膜120p和初始蚀刻停止膜130p。
电阻膜120p可以包括例如含有Ti的导电材料、含有Ta的导电材料或含有W的导电材料。在下文将电阻膜120p描述为包括TiN。
初始蚀刻停止膜130p可以包括例如SiN、SiCN、SiCO、SiON、SiO或SiOCN。
参照图18，可以通过图案化电阻膜120p和初始蚀刻停止膜130p而在第一下蚀刻停止膜110上形成电阻图案120和第一上蚀刻停止膜130。
例如，可以在初始蚀刻停止膜130p上形成掩模图案，并且可以使用该掩模图案去除初始蚀刻停止膜130p的部分和电阻膜120p的部分。可以非原位或原位地执行用于去除初始蚀刻停止膜130p的部分的蚀刻工艺和用于去除电阻膜120p的部分的蚀刻工艺。
参照图19，可以在第一下蚀刻停止膜110和第一上蚀刻停止膜130上形成蚀刻停止覆盖膜(141、142和143)。
蚀刻停止覆盖膜(141、142和143)可以沿着第一下蚀刻停止膜110的顶表面、电阻图案120的侧壁以及第一上蚀刻停止膜130的顶表面形成。
蚀刻停止覆盖膜(141、142和143)可以包括下蚀刻停止覆盖膜141、连接蚀刻停止覆盖膜142和上蚀刻停止覆盖膜143。
参照图20，可以在下蚀刻停止覆盖膜141、连接蚀刻停止覆盖膜142和上蚀刻停止覆盖膜143上形成第一层间绝缘膜150。
硬掩模图案HM可以形成在第一层间绝缘膜150上。硬掩模图案HM可以包括例如金属。硬掩模图案HM可以包括例如TiN。
参照图21和图22，可以在第一层间绝缘膜150和硬掩模图案HM上形成通路掩模图案MASK。
通路掩模图案MASK可以包括与图23的电阻通路沟槽166t和第一线通路沟槽165t相对应的开口。
通过使用通路掩模图案MASK，可以在第一层间绝缘膜150中形成初始电阻通路沟槽166_1和初始线通路沟槽165_1。
此后，可以去除通路掩模图案MASK。
参照图23，通过使用硬掩模图案HM，可以形成暴露下蚀刻停止覆盖膜141的第一线通路沟槽165t。通过使用硬掩模图案HM，可以形成暴露上蚀刻停止覆盖膜143的电阻通路沟槽166t。
此后，可以在第一层间绝缘膜150中形成第一连接线沟槽160t。
参照图24，通过去除上蚀刻停止覆盖膜143的由硬掩模图案HM和电阻通路沟槽166t暴露的部分，可以暴露第一上蚀刻停止膜130的部分。
通过去除下蚀刻停止覆盖膜141的由硬掩模图案HM和第一线通路沟槽165t暴露的部分，可以暴露第一下蚀刻停止膜110的部分。
例如，可以同时去除硬掩模图案HM和部分的蚀刻停止覆盖膜(141、142和143)。
参照图25，通过去除第一上蚀刻停止膜130的由电阻通路沟槽166t暴露的部分，可以暴露电阻图案120。
导电图案60可以通过去除第一下蚀刻停止膜110的由第一线通路沟槽165t暴露的部分而暴露。
由于第一下蚀刻停止膜110的由第一线通路沟槽165t暴露的部分被去除，导电图案60可以被暴露。
当第一上蚀刻停止膜130的由电阻通路沟槽166t暴露的部分和第一下蚀刻停止膜110的由第一线通路沟槽165t暴露的部分被去除时，第一连接线沟槽160t、第一线通路沟槽165t和电阻通路沟槽166t的每个的拐角可以被圆化。
再次参照图1，可以形成分别填充第一连接线沟槽160t、第一线通路沟槽165t和电阻通路沟槽166t的第一连接线160、第一线通路165和电阻通路166。
电阻通路166可以连接到电阻图案120，并且第一线通路165可以连接到导电图案60。
通过总结和回顾，由于使用各种接触来连接线，所以接触的长度可能增加，结果，接触的电阻可能增大。
一个或更多个实施方式可以提供一种包括金属电阻的半导体器件。
一个或更多个实施方式可以提供一种能够通过在生产线后端(BEOL)工艺中形成金属电阻来提高性能和可靠性的半导体器件。
一个或更多个实施方式可以提供一种制造半导体器件的方法，该方法能够通过在BEOL工艺中形成金属电阻来提高性能和可靠性。
这里已经公开了示例实施方式，并且尽管采用了特定术语，但是它们仅以一般性和描述性的含义来使用和解释，而不是为了限制的目的。在某些情况下，如直至本申请提交时对于本领域普通技术人员将是明显的，结合特定实施方式描述的特征、特性和/或元件可以单独地使用或与结合其它实施方式描述的特征、特性和/或元件组合地使用，除非另外特别指示。因此，本领域技术人员将理解，可以进行形式和细节上的各种改变而没有脱离如所附权利要求中阐述的本发明的精神和范围。
于2019年7月17日在韩国知识产权局提交且名称为“半导体器件及其制造方法”的韩国专利申请第10-2019-0086056号通过引用整体地结合于此。

Claims (20)

1.一种半导体器件，包括：
第一层间绝缘膜；
在所述第一层间绝缘膜中的导电图案；
在所述导电图案上的电阻图案；
上蚀刻停止膜，与所述电阻图案间隔开，平行于所述电阻图案的顶表面延伸，并且包括第一金属；
下蚀刻停止膜，在所述导电图案上，平行于所述第一层间绝缘膜的顶表面延伸，并且包括第二金属；以及
第二层间绝缘膜，在所述上蚀刻停止膜和所述下蚀刻停止膜上，
其中从所述第二层间绝缘膜的顶表面到所述上蚀刻阻挡膜的顶表面的距离小于从所述第二层间绝缘膜的所述顶表面到所述下蚀刻停止膜的顶表面的距离。
2.根据权利要求1所述的半导体器件，其中：
所述第一金属是铝，并且
所述第二金属是铝。
3.根据权利要求2所述的半导体器件，其中：
所述下蚀刻停止膜包括铝氧化物、铝氮化物或铝碳氧化物，并且
所述上蚀刻停止膜包括铝氧化物、铝氮化物或铝碳氧化物。
4.根据权利要求1所述的半导体器件，还包括：
在所述第一层间绝缘膜上的第一蚀刻停止膜；和
在所述上蚀刻停止膜和所述电阻图案之间的第二蚀刻停止膜，
其中所述电阻图案在所述第一蚀刻停止膜上。
5.根据权利要求4所述的半导体器件，其中：
所述第一蚀刻停止膜包括硅绝缘材料膜，并且
所述第二蚀刻停止膜包括硅绝缘材料膜。
6.根据权利要求1所述的半导体器件，还包括连接所述下蚀刻停止膜和所述上蚀刻停止膜的连接蚀刻停止膜，所述连接蚀刻停止膜在所述电阻图案的侧壁上，
其中所述连接蚀刻停止膜包括所述第一金属。
7.根据权利要求6所述的半导体器件，其中所述连接蚀刻停止膜的厚度与所述上蚀刻停止膜的厚度相同。
8.根据权利要求6所述的半导体器件，其中所述连接蚀刻停止膜的厚度小于所述上蚀刻停止膜的厚度。
9.根据权利要求1所述的半导体器件，其中所述下蚀刻停止膜在所述第一层间绝缘膜的所述顶表面与所述电阻图案的底表面之间延伸。
10.根据权利要求1所述的半导体器件，还包括：
基板；和
在所述基板上的栅电极和源极/漏极区，
其中所述导电图案连接到所述栅电极和所述源极/漏极区中的至少一个。
11.一种半导体器件，包括：
基板；
在所述基板上的层间绝缘膜中的第一连接线；
在所述层间绝缘膜上的电阻图案；
在所述电阻图案的顶表面上的第一蚀刻停止膜；
第二蚀刻停止膜，在所述层间绝缘膜上，平行于所述层间绝缘膜的顶表面延伸，在所述电阻图案的侧壁上以及在所述第一蚀刻停止膜的顶表面上，并且包括金属；以及
第一通路，穿透所述第二蚀刻停止膜，所述第一通路连接到所述第一连接线。
12.根据权利要求11所述的半导体器件，其中所述第二蚀刻停止膜包括铝氧化物、铝氮化物或铝碳氧化物。
13.根据权利要求11所述的半导体器件，其中所述第二蚀刻停止膜的在所述电阻图案的所述顶表面上的部分的厚度与所述第二蚀刻停止膜的在所述电阻图案的所述侧壁上的部分的厚度相同。
14.根据权利要求11所述的半导体器件，其中所述第二蚀刻停止膜的在与所述电阻图案的所述顶表面重叠的区域中的部分的厚度与所述第二蚀刻停止膜的在不与所述电阻图案的所述顶表面重叠的区域中的部分的厚度相同。
15.根据权利要求11所述的半导体器件，还包括：
在所述基板上的第二连接线；
在所述第二连接线上的第一蚀刻停止结构；
第二通路，穿透所述第一蚀刻停止结构，所述第二通路连接到所述第二连接线；以及
第三蚀刻停止膜，在所述第二蚀刻停止膜和所述层间绝缘膜之间，
其中
所述第一通路穿透在所述第二蚀刻停止膜和所述层间绝缘膜之间的所述第三蚀刻停止膜，
所述第二蚀刻停止膜和所述第三蚀刻停止膜形成第二蚀刻停止结构，
所述第二连接线在与所述第一连接线不同的金属层级，以及
所述第一蚀刻停止结构具有与所述第二蚀刻停止结构不同的堆叠结构。
16.一种半导体器件，包括：
第一层间绝缘膜；
在所述第一层间绝缘膜中的第一连接线；
在所述第一层间绝缘膜上的第一蚀刻停止膜；
电阻图案，在所述第一蚀刻停止膜上并包括钛氮化物；
第二蚀刻停止膜，在所述电阻图案上并与所述电阻图案的顶表面接触，所述第二蚀刻停止膜不延伸到所述电阻图案的侧壁上；
第三蚀刻停止膜，沿着所述第一蚀刻停止膜的顶表面、所述电阻图案的所述侧壁以及所述第二蚀刻停止膜的侧面和顶表面延伸，所述第三蚀刻停止膜包括铝；
在所述第三蚀刻停止膜上的第二层间绝缘膜；
在所述第二层间绝缘膜中的线通路，所述线通路连接到所述第一连接线并穿过所述第三蚀刻停止膜和所述第一蚀刻停止膜；
在所述第二层间绝缘膜中的电阻通路，所述电阻通路连接到所述电阻图案并穿过所述第三蚀刻停止膜和所述第二蚀刻停止膜；以及
第二连接线，在所述线通路和所述电阻通路上，所述第二连接线连接到所述线通路和所述电阻通路中的至少一个。
17.根据权利要求16所述的半导体器件，其中所述第三蚀刻停止膜包括铝氧化物、铝氮化物或铝碳氧化物。
18.根据权利要求16所述的半导体器件，其中：
所述第一蚀刻停止膜包括硅绝缘材料膜，并且
所述第二蚀刻停止膜包括硅绝缘材料膜。
19.根据权利要求16所述的半导体器件，其中所述第三蚀刻阻挡膜与所述电阻图案接触。
20.根据权利要求16所述的半导体器件，还包括在所述第一层间绝缘膜和所述第一蚀刻停止膜之间的第四蚀刻停止膜，所述第四蚀刻停止膜包括铝。
CN202010684555.8A 2019-07-17 2020-07-16 半导体器件 Pending CN112242377A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190086056A KR20210009493A (ko) 2019-07-17 2019-07-17 반도체 장치 및 이의 제조 방법
KR10-2019-0086056 2019-07-17

Publications (1)

Publication Number Publication Date
CN112242377A true CN112242377A (zh) 2021-01-19

Family

ID=74171220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010684555.8A Pending CN112242377A (zh) 2019-07-17 2020-07-16 半导体器件

Country Status (3)

Country Link
US (3) US11348827B2 (zh)
KR (1) KR20210009493A (zh)
CN (1) CN112242377A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093813A (zh) * 2022-01-24 2022-02-25 澳芯集成电路技术(广东)有限公司 一种用于半导体器件的接触孔的制作方法
US11424182B2 (en) * 2020-05-07 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210154294A (ko) 2020-06-11 2021-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120009756A1 (en) * 2008-06-10 2012-01-12 Hitachi, Ltd. Semiconductor device and manufacturing method of the same
US20150048298A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having resistance variable film and method of making the same
US20150162396A1 (en) * 2013-12-10 2015-06-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20150187632A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Metal thin film resistor and process
CN107706179A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 半导体存储器件
CN109390273A (zh) * 2017-08-02 2019-02-26 三星电子株式会社 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277542B2 (ja) 2003-03-11 2009-06-10 株式会社デンソー 半導体装置及びその製造方法
KR100524963B1 (ko) 2003-05-14 2005-10-31 삼성전자주식회사 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
JP3833189B2 (ja) 2003-05-27 2006-10-11 株式会社リコー 半導体装置及びその製造方法
US7217981B2 (en) 2005-01-06 2007-05-15 International Business Machines Corporation Tunable temperature coefficient of resistance resistors and method of fabricating same
US7602068B2 (en) 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
JP5210559B2 (ja) 2007-07-13 2013-06-12 株式会社日立製作所 半導体装置およびその製造方法
US8598681B2 (en) * 2011-12-30 2013-12-03 Stmicroelectronics Pte Ltd. Temperature switch with resistive sensor
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120009756A1 (en) * 2008-06-10 2012-01-12 Hitachi, Ltd. Semiconductor device and manufacturing method of the same
US20150048298A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having resistance variable film and method of making the same
US20150162396A1 (en) * 2013-12-10 2015-06-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20150187632A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Metal thin film resistor and process
CN107706179A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 半导体存储器件
CN109390273A (zh) * 2017-08-02 2019-02-26 三星电子株式会社 半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424182B2 (en) * 2020-05-07 2022-08-23 Samsung Electronics Co., Ltd. Semiconductor device
US20220359379A1 (en) * 2020-05-07 2022-11-10 Samsung Electronics Co., Ltd. Semiconductor device
US11764149B2 (en) 2020-05-07 2023-09-19 Samsung Electronics Co., Ltd. Semiconductor device
CN114093813A (zh) * 2022-01-24 2022-02-25 澳芯集成电路技术(广东)有限公司 一种用于半导体器件的接触孔的制作方法

Also Published As

Publication number Publication date
US11348827B2 (en) 2022-05-31
KR20210009493A (ko) 2021-01-27
US11881430B2 (en) 2024-01-23
US20210020497A1 (en) 2021-01-21
US20240112949A1 (en) 2024-04-04
US20220285207A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
US11881430B2 (en) Semiconductor device
KR102503941B1 (ko) 반도체 장치
TW201727903A (zh) 半導體裝置及其製造方法
KR102601084B1 (ko) 반도체 장치의 제조 방법
KR20210027643A (ko) 반도체 장치 및 이의 제조 방법
KR20210009785A (ko) 반도체 장치
CN113257805A (zh) 半导体器件及其制造方法
TWI791214B (zh) 積體電路元件及其製造方法
US11127626B2 (en) Method of manufacturing a semiconductor device
KR20220108246A (ko) 반도체 장치
KR20210104260A (ko) 반도체 장치 및 이의 제조 방법
US10832948B2 (en) Semiconductor device and method for fabricating the same
US11569237B2 (en) Semiconductor device
US20230120532A1 (en) Semiconductor device including air gap
US11855226B2 (en) Thin film transistor, semiconductor device and method of fabricating thin film transistor
US20220320329A1 (en) Semiconductor device
US20230378264A1 (en) Semiconductor device
US20230402382A1 (en) Semiconductor device
US20240128332A1 (en) Semiconductor devices
KR20230012669A (ko) 반도체 장치
KR20240019456A (ko) 반도체 장치
KR20240068138A (ko) 저유전 게이트 사이드 절연층을 가진 반도체 소자 및 그 제조 방법
KR20220144471A (ko) 반도체 장치 및 이의 제조 방법
KR20230040444A (ko) 반도체 장치
KR20220165506A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination