KR100745987B1 - 반도체 소자의 트렌치 소자 분리 영역 제조 방법 - Google Patents

반도체 소자의 트렌치 소자 분리 영역 제조 방법 Download PDF

Info

Publication number
KR100745987B1
KR100745987B1 KR1020050072792A KR20050072792A KR100745987B1 KR 100745987 B1 KR100745987 B1 KR 100745987B1 KR 1020050072792 A KR1020050072792 A KR 1020050072792A KR 20050072792 A KR20050072792 A KR 20050072792A KR 100745987 B1 KR100745987 B1 KR 100745987B1
Authority
KR
South Korea
Prior art keywords
substrate
hdp oxide
liner
forming
hdp
Prior art date
Application number
KR1020050072792A
Other languages
English (en)
Other versions
KR20070018281A (ko
Inventor
신동석
정용국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050072792A priority Critical patent/KR100745987B1/ko
Priority to US11/498,667 priority patent/US7608519B2/en
Priority to DE102006037710.9A priority patent/DE102006037710B4/de
Priority to TW095129175A priority patent/TWI323496B/zh
Priority to JP2006217339A priority patent/JP2007049162A/ja
Priority to CN2006101515689A priority patent/CN1913123B/zh
Publication of KR20070018281A publication Critical patent/KR20070018281A/ko
Application granted granted Critical
Publication of KR100745987B1 publication Critical patent/KR100745987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

갭 충전 특성이 우수하면서 결함이 발생하지 않는 반도체 소자의 트렌치 소자 분리 방법이 제공된다. 트렌치 소자 분리 방법은 트렌치가 형성된 기판을 고밀도 플라즈마(HDP) 화학기상증착 장치에 로딩하는 단계, 기판을 제1 히트 업하는 단계, 장치에 제1 바이어스 파워를 인가하여 트렌치의 내벽과 바닥에 HDP 산화막 라이너를 형성하는 단계, 제1 바이어스 파워를 오프하고 기판을 제2 히트 업하는 단계, 제1 바이어스 파워보다 큰 제2 바이어스 파워를 인가하여 트렌치 내부 갭을 충전하는 HDP 산화막을 형성하는 단계, 및 기판을 장치로부터 언로딩하는 단계를 포함한다.
트렌치 소자 분리, 버블 결함, 라이너 분리

Description

반도체 소자의 트렌치 소자 분리 영역 제조 방법{Fabrication method of trench isolation of semiconductor device}
도 1은 종래의 방법에 의해 제조된 얕은 트렌치 소자 분리 영역(STI) 단면의 TEM 사진이다.
도 2는 종래의 방법에 의해 제조된 STI 상면의 SEM 사진이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 STI 제조 방법에서 라이너 형성까지의 공정 단계를 설명하기 위한 단면도들이다.
도 7은 갭 충전(gap filling)에 사용되는 고밀도 플라즈마 화학기상증착(HDP CVD) 장치의 개략적인 단면도이다.
도 8는 갭 충전 공정의 세부 단계별 시간과 온도의 관계를 나타내는 개략적인 그래프이다.
도 9는 갭 충전 완료후의 단면도이다.
도 10은 갭 충전 완료 후 STI를 완성하는 공정을 나타내는 단면도이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따라 제조한 HDP 산화막의 표면 상태를 나타내는 SEM 사진이고, 도 11c는 비교예에 따라 제조한 HDP 산화막의 표면 상태를 나태는 SEM 사진이다.
(도면의 주요 부분에 대한 부호의 설명)
100: 기판 104a: 패드 산화막
108a: 질화막 패턴 110a: 트렌치 마스크
112: 포토레지스트 패턴 116: 트렌치
120: 측벽 산화막 130: 질화물 라이너
140: HDP 산화물 라이너 150: HDP 충전 산화막
160: 갭 충전막 170: STI
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고밀도 플라즈마 화학기상증착장치를 사용한 트렌치 소자 분리 영역(Trench Isolation)의 제조 방법에 관한 것이다.
고집적화된 반도체 소자의 소자 분리 기술로 STI 제조 방법이 널리 적용되고 있다. STI 공정에서는 결함 발생 방지 및 소자 특성의 안정화를 위하여 STI 트렌치의 측벽 및 바닥에 산화막과 질화막 라이너를 차례로 형성한 후, 고밀도 플라즈마(HDP) 산화막으로 트렌치를 매립하여 STI를 완성한다.
그런데, 반도체 소자의 디자인 룰이 감소할수록 STI의 어스펙트 비가 증가할 뿐만 아니라 라이너의 존재로 인하여 STI 트렌치의 내부 갭의 스페이스가 감소하게 된다. 따라서, STI 트렌치 내부 갭(gap)을 보이드(void) 발생 없이 충전(fill)하는 것이 선결과제로 대두되고 있다.
우수한 갭 충전(gap fill) 특성을 확보하기 위하여 HDP 공정에서 바이어스 파워를 증가시키는 방법이 사용될 수 있으나, 바이어스 파워가 증가할 경우 도 1의 TEM(Transmission Electron Microscopy) 사진에 나타나 있는 바와 같이 측벽 산화막 및 라이너(12&13)가 기판(10) 표면으로부터 분리되거나 도 2의 SEM(Scanning Electron Microscopy) 사진에 나타나 있는 바와 같이 HDP 산화막(14) 내에 다수의 버블 결함(bubble defect)(16)이 발생한다.
상술한 분리 현상 및 버블 결함을 방지하기 위하여 질화물 라이너 상부에 다시 중온 산화물(Medium Temperature oxide) 라이너를 추가로 형성하는 방법이 제안되었으나, 50 내지 300Å 정도 두께의 추가적인 산화물 라이너로 인해 갭 스페이스가 더욱 감소하여 갭 충전 마진이 현저히 감소할 뿐만 아니라 추가적인 CVD 공정이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 우수한 갭 충전 특성을 확보하면서도 라이너의 분리가 일어나지 않고 버블 결함이 발생하지 않으며 단순화된 공정으로 반도체 소자의 STI 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 STI 제조 방 법은 트렌치가 형성된 기판을 고밀도 플라즈마(HDP) 화학기상증착 장치에 로딩하는 단계, 상기 기판을 제1 히트 업하는 단계, 상기 장치에 제1 바이어스 파워를 인가하여 상기 트렌치의 내벽과 바닥에 HDP 산화막 라이너를 형성하는 단계, 상기 제1 바이어스 파워를 오프하고 상기 기판을 제2 히트 업하는 단계, 상기 제1 바이어스 파워보다 큰 제2 바이어스 파워를 인가하여 상기 트렌치 내부 갭을 충전하는 HDP 산화막을 형성하는 단계, 및 상기 기판을 상기 장치로부터 언로딩하는 단계를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 STI 제조 방법은 트렌치가 형성된 기판을 고밀도 플라즈마(HDP) 화학기상증착 장치에 로딩하는 단계, 상기 기판을 제1 히트 업하는 단계, 상기 트렌치의 내벽과 바닥에 He HDP 산화막 라이너를 형성하는 단계, 상기 기판을 제2 히트 업하는 단계, 상기 트렌치 내부 갭을 충전하는 H2 HDP 산화막을 형성하는 단계 및 상기 기판을 상기 장치로부터 언로딩하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
그리고, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하 도 3 내지 도 10을 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 STI 제조 방법에 대하여 설명한다. 이하 제조 방법 설명시 본 발명의 기술분야에서 통상의 지식을 가진 자에게 널리 알려진 공정 단계들에 따라 형성될 수 있는 공정에 대해서는 본 발명이 모호하게 해석되는 것을 피하기 위하여 개략적으로 설명한다.
도 3 내지 도 6은 갭 충전 공정 단계 전 라이너 형성까지의 공정 단계를 설명하기 위한 단면도들이다.
먼저, 도 3을 참조하면, 집적 회로 기판(100), 예컨대 실리콘 기판 상에 패드 산화막(104)과 하드 마스크용 질화막(108)을 순차적으로 형성한다. 이어서 질화막(108) 상에 유기 ARC(Anti Reflection Coating)(미도시) 및 포토레지스트(112)를 도포한다. 패드 산화막(104)은 기판(100)과 질화막(108) 사이의 응력(stress)을 감 소시키기 위해 형성하는 것으로, 20 내지 200Å 두께로 형성한다. 질화막(108)은 STI 영역 형성을 위한 식각시 하드 마스크로 쓰이는 것으로, 실리콘 질화물을 500 내지 2000Å 두께로 증착하여 형성한다. 증착방법은 통상적인 방법, 예컨대 CVD(Chemical Vapor Deposition), SACVD(Sub-Atmospheric CVD), LPCVD(Low Pressure CVD) 또는 PECVD(Plasma Enhanced CVD)에 의할 수 있다.
도 4를 참조하면, 활성 영역을 정의하는 포토레지스트 패턴(112a)을 형성한다. 이후, 포토레지스트 패턴(112a)을 마스크로 하여 건식 식각 방법으로 질화막(108)과 패드 산화막(104)를 식각하여 질화막 패턴(108a)과 패드 산화막 패턴(104a)으로 이루어진 트렌치 마스크(110a)를 형성한다. 질화막(108)을 식각할 때에는 불화 탄소계 가스를 사용한다. 예를 들면, CxFy계, CaHbFc계 가스, 예를 들면 CF4, CHF3, C2F6, C4F8, CH2F2, CH3F, CH4, C2H2, C4F6 등과 같은 가스 또는 이들의 혼합가스를 사용한다. 이 때, 분위기 가스로는 Ar 가스를 사용할 수 있다.
도 5를 참조하면, 포토레지스트 패턴(112a)을 제거한 다음, 트렌치 마스크(110a)를 식각 마스크로 사용하여 노출된 기판(100)을 이방성 건식 식각하여 활성 영역을 한정하는 STI 트렌치(116)를 형성한다. 포토레지스트 패턴(112a)은 통상적인 방법, 예컨대 산소 플라즈마를 사용하여 에슁(ashing)한 다음 유기 스트립으로 제거할 수 있다. 고집적화를 위해 STI 트렌치(116)의 폭(w)은 0.2㎛ 이하로 형성할 수 있다. 이 때, STI 트렌치(116)의 깊이(d)는 소자 분리에 충분한 깊이로 형성한다.
도 6을 참조하면, STI 트렌치(116)의 측벽 및 바닥에 산화막(120)을 형성한 다. 산화막(120)은 STI 트렌치(116) 형성을 위한 건식 식각 공정시 발생한 실리콘 격자 결함(defect) 및 손상(damage)을 치유하고, STI 트렌치(116)의 코너를 라운딩하여 코너부에 스트레스가 집중되는 것을 막기 위해 형성한다. 산화막(120)은 열산화막, CVD 산화막 또는 ALD(Atomic Layer Deposition) 산화막으로 형성할 수 있으며, 50 내지 300Å 두께로 형성할 수 있다.
산화막(120) 상부에 트렌치(116)의 측벽을 따라 정합적으로 질화막 라이너(130)를 형성한다. 질화막 라이너(130)는 질화막 또는 산질화막으로 형성할 수 있다. 질화막 라이너(130)는 기판(100)과 STI 트렌치(116)에 매립될 HDP 산화막 사이의 열팽창 계수 차이로 인하여 발생되는 스트레스를 완충시키는 역할, 활성 영역에 발생되는 결함들이 STI 내부로 확산되는 것을 차단하는 역할, 후속 열처리 공정 또는 후속의 산화 공정시 STI를 통해 활성 영역의 반도체 기판 내부로 산소의 확산이 일어나 STI와 접하는 반도체 기판을 추가로 산화시키는 것을 차단하는 역할, 활성 영역에 주입된 이온이 STI 쪽으로 확산(diffusion out)되는 것을 방지하는 역할 등을 수행하기 위하여 형성한다. 질화물 라이너(130)는 50 내지 300Å 두께로 형성할 수 있다.
도면에는 산화막(120)과 질화물 라이너(130)를 모두 형성하는 경우를 도시하고 있으나 경우에 따라서는 산화막(120)만을 형성할 수도 있다.
이후 STI 트렌치 내부 갭 충전 공정을 실시한다. 본 발명의 일 실시예에 따른 갭 충전 공정은 실질적인 갭 충전을 위한 HDP 산화막을 높은 바이어스 파워를 인가하여 형성함으로써 우수한 갭 충전 특성을 확보할 수 있을 뿐만 아니라, 측벽 산화막(120)과 라이너(130)의 분리가 일어나지 않고, 버블 결함이 발생하지 않으며, 추가적인 CVD 공정을 요하지 않는다.
구체적으로, 본 발명의 일 실시예에 따른 갭 충전 공정은 도 7에 도시되어 있는 HDP CVD 장치를 사용하여 도 8에 도시되어 있는 시간과 온도의 관계에 따라 진행되어 도 9와 같은 단면도의 형상으로 갭 충전 산화막이 형성될 수 있다.
도 7을 참조하면, HDP CVD 장치(200)는 상부 챔버(210)와 하부 챔버(220)가 서로 맞물려서 밀폐된 분위기를 형성하는 챔버(230)를 구성한다. 상부 챔버(210)는 돔(dome) 형상으로 구성되며, 제1 RF 파워 발생기(280)로부터 저주파(Low frequency) RF파워가 인가되는 다수의 RF 코일(245) 들이 설치된 돔 형상의 상부 전극(240)을 포함한다. 하부 챔버(220)는 반도체 기판(100)이 놓여지는 정전척(250)을 포함한다. 정전척(250)에는 제2 RF 파워 발생기(290)로부터 바이어스 파워인 고주파(high frequency) RF 파워가 인가된다. 측면 가스 분사기(260)는 정전척(250)의 둘레를 따라 등간격으로 챔버 내부에 설치된다. 상부 챔버(210)에는 다수의 노즐이 형성되고 회전가능한 상면 가스 분사기(270)가 설치된다. 가스 분사기(260, 270)의 구조 및 형상 설치 위치등은 다양하게 변형될 수 있다.
도 8은 갭 충전 공정의 세부 단계별 시간과 온도의 관계를 나타내는 개략적인 그래프이다. 도 8을 참조하면, 갭 충전 공정은 제1 히트 업(heat up) 단계(S1), HDP 산화막 라이너 형성 단계(S2), 제2 히트 업 단계(S3) 및 갭 충전 HDP 산화막 형성 단계(S4)의 4 단계로 세분화될 수 있다. 히트 업 단계(S1, S3)는 도 7에 예시되어 있는 HDP CVD 장치에 저주파 RF 파워만을 인가하여 형성한 고밀도 플라즈마 (HDP)와 인가된 RF 파워에 의해 기판의 온도가 승온되는 단계로 증착은 일어나지 않는 단계를 지칭한다. 반면, HDP 산화막 라이너 형성단계(S2)와 HDP 산화막 형성 단계(S4)는 장치내로 증착가스를 공급하면서 저주파 RF 파워와 고주파 바이어스 RF 파워를 동시에 인가하여 증착이 일어나도록 하는 단계를 지칭한다.
이하 도 7 내지 도 9를 참고하여 각 세부 단계를 보다 구체적으로 설명한다.
먼저, 질화물 라이너(130)까지 형성된 기판(100)(도 6 참조)을 HDP CVD 장치(200)의 정전척(240) 상에 로딩한 후, 제1 히트 업(heat-up) 단계(S1)를 실시한다.
구체적으로, 배기 라인(미도시)과 연결된 진공 펌프(미도시)를 동작시켜 챔버(230) 내의 압력이 5 내지 50mTorr 정도의 저압을 유지하도록 하면서, 20 내지 50초간 제1 RF파워 발생기(280)로부터 RF파워 3000 내지 6000W를 RF 코일(235)에 인가하고, 가스 인젝터(260, 270)를 통해 불활성 가스인 Ar과 He 가스를 공급한다. 그 결과 챔버(230) 내부에 HDP가 생성되고, 생성된 HDP와 인가되는 RF 파워에 의해 기판(100)의 온도가 제1 온도인 300 내지 400℃까지 승온될 수 있다. 선택적으로, 가스 인젝터(260, 270) 입구의 불순물등을 제거하기 위하여 O2 가스를 더 공급할 수도 있다.
이어서, HDP 산화물 라이너를 형성하는 단계(S2)를 실시한다.
구체적으로, 챔버 내의 압력은 동일하게 유지하면서, 1 내지 5초 정도의 단시간 동안 제1 RF파워 발생기(280)로부터 RF파워 3000 내지 9000W를 RF 코일(235)에 인가하고, 제2 RF파워 발생기(290)로부터 바이어스 RF 파워 500 내지 2000W를 정전척(250)에 인가하고, 가스 인젝터(260, 270)를 통해 증착 가스(실리콘 소오스 가스와 산화가스) 및 스퍼터링 가스를 공급한다. 실리콘 소오스 가스로는 SiH4가, 산화 가스로는 O2가, 스퍼터링 가스로는 He 가스가 사용될 수 있다. 공급된 증착가스와 스퍼터링 가스의 일부는 챔버(230) 내에 유발되어 있던 HDP에 의하여 이온화된다. 한편, 정전척(250)에 인가된 바이어스 RF 파워에 의해 이온화된 증착가스 및 스퍼터링 가스는 기판의 표면으로 가속된다. 가속된 증착가스 이온은 실리콘 산화막을 형성하고, 가속된 He 가스이온은 증착된 실리콘 산화막을 스퍼터링한다. 그 결과 질화물 라이너(130) 상에 박막 상태의 HDP 산화물 라이너(도 9의 140 참고)가 형성될 수 있다.
HDP 산화물 라이너(140)는 실질적인 갭 충전을 위한 HDP 산화막 형성 단계(S4)시 인가되는 제2 바이어스 파워인 3000 내지 6000W보다 상대적으로 작은 500 내지 2000W의 제1 바이어스 파워를 공급하여 형성한다. 따라서, 가속된 이온이 충돌하여 발생하는 결함의 양 및 크기가 작을 수 있다.
또, 바이어스 파워가 작기 때문에 하부 산화막(120) 및 질화물 라이너(130)가 기판(100)으로부터 분리되지 않는다.
HDP 산화물 라이너(140)는 H2 혹은 He HDP 산화물 라이너로 형성될 수 있다.
HDP 산화물 라이너(140)는 낮은 바이어스 파워와 낮은 RF 파워를 인가하여 형성하므로 충분한 갭 충전 특성을 나타내지는 못한다. 따라서, 라이너 기능을 달성하기에 충분한 정도의 두께가 확보될 수 있는 정도의 시간, 예컨대 실질적인 갭 충전을 위한 HDP 산화막 형성 단계(S4)의 약 1/200 내지 1/10 시간에 해당하는 1 내지 5초 정도의 단시간 동안 실시한다.
인가된 RF 파워와 바이어스 RF 파워에 의해 기판의 온도는 제1 온도와 실질적으로 동일하거나 제1 온도보다 약간 높은 제2 온도, 예컨대 300 내지 450℃가 될 수 있다.
계속해서, 제2 히트 업 단계(S3)를 실시한다.
구체적으로, 챔버(230) 내의 압력은 동일하게 유지하면서, 50 내지 150초 동안 제1 RF파워 발생기(280)로부터 RF파워 3000 내지 7000W를 RF 코일(235)에 인가한다. 제2 히트 업 단계(S3) 시작과 동시에 정전척(250)에 인가되던 바이어스 RF 파워는 오프시키고, 가스 인젝터(260, 270)를 통해 공급되던 증착 가스(실리콘 소오스 가스와 산화가스)의 공급도 차단하고, 가스 인젝터(260, 270)를 통해 불활성 가스인 Ar과 He 가스를 공급한다. 1차 히트 업 단계(S1)와 마찬가지로 O2 가스를 선택적으로 더 공급할 수도 있다.
따라서, 챔버(230) 내부에 이미 형성되어 있던 HDP와 새로이 생성되는 HDP 및 인가되는 RF 파워에 의해 기판(100)의 온도가 제3 온도인 400 내지 600℃가 될 수 있다.
제 2 히트 업 단계(S3)는 고주파 바이어스 RF를 오프시켰기 때문에 HDP 산화막의 실질적인 증착은 일어나지 않고 HDP 산화물 라이너(140)에 원하지 않게 트랩되어 있던 이온들이 아웃개싱(outgassing)되어 나옴으로써 산화막(120), 질화물 라이너(130), 및 HDP 산화물 라이너(140) 내의 결함이 효과적으로 치유될 수 있다.
보다 효과적인 결함 치유를 위해서 제2 히트 업 단계(S3)의 온도인 제3 온도는 제2 온도보다 높으며 가능한 후속의 HDP 산화막 형성 단계(S4)의 온도에 보다 가까운 것이 바람직하다.
이어서, 실질적인 갭 충전을 위한 HDP 산화막 증착 단계(S4)를 실시한다.
구체적으로, 챔버(230) 내의 압력을 선행 단계(S1, S2, S3)들과 동일 또는 낮은 압력인 5 내지 20mTorr가 되도록 하면서, 50 내지 200초간 제1 RF파워 발생기(280)로부터 RF파워 3000 내지 9000W를 RF 코일(235)에 인가하고, 제2 RF파워 발생기(290)로부터 제2 바이어스 RF 파워 3000 내지 6000W를 정전척(250)에 인가하고, 가스 인젝터(260, 270)를 통해 증착 가스(실리콘 소오스 가스와 산화가스) 및 스퍼터링 가스를 공급한다. 실리콘 소오스 가스로는 SiH4가 산화 가스로는 O2가 스퍼터링 가스로는 H2 가스가 사용될 수 있다. 이와 같은 공정 조건으로 HDP 산화막 증착 단계(S4)를 진행하면 기판(100)의 온도는 600 내지 800℃가 될 수 있다.
H2 가스는 갭 충전 특성이 양호한 HDP 산화막이 형성될 수 있도록 하나 높은 바이어스 파워를 요구하며, He 가스는 낮은 바이어스 파워를 요구하나 갭 충전 특성이 H2 가스에 비해 떨어진다. 따라서, HDP 산화물 라이너(140)은 He HDP 산화막 라이너로 형성하고 HDP 산화막(150)은 H2 HDP 산화막으로 형성하는 것이 라이너 형성 및 갭 충전 특성을 최적화할 수 있다.
HDP 산화물 라이너(140) 형성 단계(S2)시 설명한 바와 마찬가지로 공급된 증착가스와 스퍼터링 가스의 일부는 챔버(230) 내에 유발된 HDP에 의하여 이온화되고, 정전척(250)에 인가된 바이어스 RF 파워에 의해 이온화된 증착가스 및 스퍼터링 가스는 기판의 표면으로 가속된다. 가속된 증착가스 이온은 실리콘 산화막을 형성하고, 가속된 H2 가스 이온은 증착된 실리콘 산화막을 스퍼터링한다. 이러한 방 식에 의하여 증착되기 때문에 도 9에 도시되어 있는 바와 같이 HDP 산화물 라이너(140) 상의 갭을 충전하며 막질이 치밀하고 갭 필 특성이 좋으며 상부 표면이 도시한 바와 같은 모양이 되는 HDP 산화막(150)이 형성된다.
도 9에서 HDP 산화물 라이너(140)와 HDP 산화막(150)의 경계가 점선으로 도시되어 있는 이유는 라이너(140)와 산화막(150)이 실질적으로 동일한 물질로 이루어져 있으므로 경계가 육안으로는 확인되지 않기 때문이다.
HDP 산화물 라이너(140)가 이미 형성되어 있기 때문에 높은 바이어스 파워를 인가하더라도 산화막(130) 및 질화물 라이너(140)가 기판(100)으로부터 분리될 염려가 없다. 따라서, HDP 산화막(150) 형성 단계(S4)에서 3000 내지 6000W 정도로 충분히 높은 바이어스 파워를 인가할 수 있다. 높은 바이어스 파워를 인가할 수 있기 때문에 보이드의 발생없이 STI 트렌치(116)를 보이드 없이 완전히 매립할 수 있는 HDP 산화막(150)을 형성할 수 있다.
또, 낮은 바이어스 파워를 인가하여 형성한 후 히트 업 공정을 거치면서 결함이 치유된 HDP 산화물 라이너(140)를 완충층으로 하여 HDP 산화막(150)이 형성되기 때문에 HDP 산화막(150) 내에 버블 결함 등이 발생하지 않는다.
HDP 산화막 라이너(140)와 HDP 산화막(150)으로 이루어진 갭 충전막(160)을 형성한 후, 기판(100)을 HDP CVD 장치(200)로부터 언로딩하여 갭 충전 공정을 완료한다.
마지막으로, 도 10에 도시되어 있는 바와 같이, STI(170)을 완성한다.
먼저, 갭 충전막(160)을 트렌치 마스크(110a)의 상부 표면과 실질적으로 동 일한 레벨로 평탄화한다. 평탄화는 CMP(Chemical Mechanical Polishing) 또는 에치백으로 진행할 수 있다. 평탄화 공정에서는 질화막 패턴(108a)을 평탄화 정지막으로 사용한다. 예를 들어, CMP를 사용하여 HDP 산화막(150)을 평탄화할 경우, 질화막 패턴(108a)은 CMP 스토퍼로 기능한다. CMP에서 사용되는 슬러리는 질화막 패턴(108a)보다 HDP 산화막(150)을 보다 빨리 식각할 수 있는 것을 선택하는 것이 바람직하다. 따라서, 세리아 계열의 연마제를 포함하는 슬러리를 사용할 수 있다.
계속해서, 트렌치 마스크(110a)를 제거하여 STI(170)를 완성한다. 트렌치 마스크(110a) 중 질화막 패턴(108a)은 인산을 적용하여 제거하고, 패드 산화막 패턴(104a)은 희석된 HF 또는 NH4F, HF 및 탈이이온수의 혼합액인 BOE(Buffered Oxide Etchant)를 이용하여 제거한다.
이후, 통상의 제조 공정을 사용하여 STI(160)에 의해 정의된 활성 영역에 트랜지스터 등의 능동 소자와 커패시터 등의 수동 소자를 형성하는 단계, 능동 소자 및 수동 소자에 각각 전기적 신호의 입출력이 가능하도록 하는 배선들을 형성하는 단계, 기판상에 패시베이션층을 형성하는 단계 및 상기 기판을 패키지하는 단계를 더 수행하여 반도체 소자를 완성한다. 이와 같은 후속단계들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 개략적으로 설명한다.
본 발명에 관한 보다 상세한 내용은 다음의 구체적인 실험예들을 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다.
반도체 기판 상에 열 산화막과 질화막을 각각 100 및 70Å 두께로 형성한 3개의 테스트 기판을 준비한 후, 아래 표 1과 같은 공정 조건으로 HDP 산화막을 각각 형성하였다.
제1히트업 HDP 산화물라이너 제2 히트업 (시간/온도) HDP 산화막
실험예 1 ○ ○ ○ (60-80초/400-450℃) ○
실험예 2 ○ ○ ○ (80-120초/450-550℃) ○
비교예 1 ○ ○ × ○
상기 표 1에서 제1 히트 업은 기판의 온도가 약 350℃가 될 수 있도록 하는 RF 파워를 인가하면서 Ar과 He가스를 공급하면서 진행하였고, HDP 산화물 라이너의 제조는 1500W의 바이어스 파워와 함께 기판의 온도가 약 400℃가 될 수 있도록 하는 RF 파워를 인가하면서 SiH4, O2 및 He 가스를 공급하면서 진행하였다. HDP 산화막의 형성은 4900W의 바이어스 파워와 함께 기판의 온도가 약 700℃가 될 수 있도록 하는 RF 파워를 인가하면서 SiH4, O2 및 H2 가스를 공급하면서 진행하였다.
도 11a 및 도 11b는 각각 실험예 1 및 2에 따라 제조된 HDP 산화막의 표면 SEM 사진이고, 도 11c는 비교예에 따라 제조된 HDP 산화막의 표면 SEM 사진이다.
다수의 버블 결함이 관찰되는 도 11c의 사진으로부터 HDP 라이너 형성과 제2 히트 업 단계가 함께 수행되어야 버블 결함을 효과적으로 억제할 수 있음을 알 수 있다. 그리고 도 11a 와 도 11b의 SEM 사진을 비교해보면 제2 히트 업 단계의 시간을 길게 할수록 기판의 온도를 높게 할수록 보다 효과적인 버블 결함 억제가 가능함을 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명에 따르면, 갭 충전을 위한 HDP 산화막을 높은 바이어스 파워를 인가하여 형성함으로써 우수한 갭 충전 특성을 확보할 수 있을 뿐만 아니라, 측벽 산화막과 라이너의 분리가 일어나지 않고, 버블 결함이 발생하지 않으며, HDP 산화막 형성 이외의 추가적인 CVD 공정을 요하지 않으므로 단순화된 공정으로 STI를 완성할 수 있다.

Claims (40)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 트렌치가 형성된 기판을 고밀도 플라즈마(HDP) 화학기상증착 장치에 로딩하는 단계;
    상기 기판을 제1 히트 업하는 단계;
    상기 트렌치의 내벽과 바닥에 He HDP 산화막 라이너를 형성하는 단계;
    상기 기판을 제2 히트 업하는 단계;
    상기 트렌치 내부 갭을 충전하는 H2 HDP 산화막을 형성하는 단계; 및
    상기 기판을 상기 장치로부터 언로딩하는 단계를 포함하는 반도체 소자의 트 렌치 소자 분리 영역 제조 방법.
  16. 제15 항에 있어서, 상기 He HDP 산화막 라이너를 형성하는 단계시 제1 바이어스 파워가 인가되고 상기 H2 HDP 산화막을 형성하는 단계시 상기 제1 바이어스 파워보다 큰 제2 바이어스 파워가 인가되는 트렌치 소자 분리 영역 제조 방법.
  17. 제16 항에 있어서, 상기 제1 바이어스 파워는 500 내지 2000W인 트렌치 소자 분리 영역 제조 방법.
  18. 제16 항에 있어서, 상기 제2 바이어스 파워는 3000 내지 6000W인 트렌치 소자 분리 영역 제조 방법.
  19. 제15 항에 있어서, 상기 제1 히트 업 단계시 상기 기판의 온도는 300 내지 400℃로 히트 업되는 트렌치 소자 분리 영역 제조 방법.
  20. 제15 항에 있어서, 상기 He HDP 산화막 라이너를 형성하는 단계시 상기 기판의 온도는 300 내지 450℃인 트렌치 소자 분리 영역 제조 방법.
  21. 제15 항에 있어서, 상기 He HDP 산화막 라이너를 형성하는 시간은 상기 H2 HDP 산화막을 형성하는 시간의1/200 내지 1/10 시간인 트렌치 소자 분리 영역 제조 방법.
  22. 제15 항에 있어서, 상기 He HDP 산화물 라이너를 형성하는 단계는 1 내지 5초간 진행되는 트렌치 소자 분리 영역 제조 방법.
  23. 제15 항에 있어서, 상기 제2 히트 업 단계시 상기 기판의 온도는 400 내지 600℃로 히트 업되는 트렌치 소자 분리 영역 제조 방법.
  24. 제15 항에 있어서, 상기 제2 히트 업 단계는 50 내지 150초간 진행되는 트렌치 소자 분리 영역 제조 방법.
  25. 제15 항에 있어서, 상기 HDP 산화막을 형성하는 단계시 상기 기판의 온도는 600 내지 800℃인 트렌치 소자 분리 영역 제조 방법.
  26. 제15 항에 있어서, 상기 HDP 산화막을 형성하는 단계는 50 내지 200초간 진행되는 트렌치 소자 분리 영역 제조 방법.
  27. 제15 항에 있어서, 상기 트렌치 측벽에는 산화막과 질화물 라이너가 차례로 형성되어 있는 트렌치 소자 분리 영역 제조 방법.
  28. 트렌치가 형성된 기판을 고밀도 플라즈마(HDP) 화학기상증착 장치에 로딩하는 단계;
    상기 기판을 제1 히트 업하는 단계;
    상기 장치에 제1 바이어스 파워를 인가하여 상기 트렌치의 내벽과 바닥에 HDP 산화막 라이너를 형성하는 단계;
    상기 제1 바이어스 파워를 오프하고 상기 기판을 제2 히트 업하는 단계;
    H2을 스퍼터링 가스로 사용하며, 상기 제1 바이어스 파워보다 큰 제2 바이어스 파워를 인가하여 상기 트렌치 내부 갭을 충전하는 HDP 산화막을 형성하는 단계; 및
    상기 기판을 상기 장치로부터 언로딩하는 단계를 포함하는 반도체 소자의 트렌치 소자 분리 영역 제조 방법.
  29. 제28 항에 있어서, 상기 제1 히트 업 단계시 상기 기판의 온도는 300 내지 400℃로 히트 업되는 트렌치 소자 분리 영역 제조 방법.
  30. 제28 항에 있어서, 상기 HDP 산화막 라이너를 형성하는 단계시 상기 기판의 온도는 300 내지 450℃인 트렌치 소자 분리 영역 제조 방법.
  31. 제28 항에 있어서, 상기 제1 바이어스 파워는 500 내지 2000W인 트렌치 소자 분리 영역 제조 방법.
  32. 제28 항에 있어서, 상기 HDP 산화막 라이너를 형성하는 단계는 상기 HDP 산화막을 형성하는 단계의 1/200 내지 1/10 시간 동안 진행되는 트렌치 소자 분리 영역 제조 방법.
  33. 제28 항에 있어서, 상기 HDP 산화막 라이너를 형성하는 단계는 1 내지 5초간 진행되는 트렌치 소자 분리 영역 제조 방법.
  34. 제28 항에 있어서, 상기 HDP 산화막 라이너를 형성하는 단계는 He을 스퍼터링 가스로 사용하는 트렌치 소자 분리 영역 제조 방법.
  35. 제28 항에 있어서, 상기 제2 히트 업 단계시 상기 기판의 온도는 400 내지 600℃로 히트 업되는 트렌치 소자 분리 영역 제조 방법.
  36. 제28 항에 있어서, 상기 제2 히트 업 단계는 50 내지 150초간 진행되는 트렌치 소자 분리 영역 제조 방법.
  37. 제28 항에 있어서, 상기 HDP 산화막을 형성하는 단계시 상기 기판의 온도는 600 내지 800℃인 트렌치 소자 분리 영역 제조 방법.
  38. 제28 항에 있어서, 상기 제2 바이어스 파워는 3000 내지 6000W인 트렌치 소자 분리 영역 제조 방법.
  39. 제28 항에 있어서, 상기 HDP 산화막을 형성하는 단계는 50 내지 200초간 진행하는 트렌치 소자 분리 영역 제조 방법.
  40. 제28 항에 있어서, 상기 트렌치 측벽에는 산화막과 질화물 라이너가 차례로 형성되어 있는 트렌치 소자 분리 영역 제조 방법.
KR1020050072792A 2005-08-09 2005-08-09 반도체 소자의 트렌치 소자 분리 영역 제조 방법 KR100745987B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050072792A KR100745987B1 (ko) 2005-08-09 2005-08-09 반도체 소자의 트렌치 소자 분리 영역 제조 방법
US11/498,667 US7608519B2 (en) 2005-08-09 2006-08-03 Method of fabricating trench isolation of semiconductor device
DE102006037710.9A DE102006037710B4 (de) 2005-08-09 2006-08-08 Verfahren zur Herstellung einer Grabenisolation eines Halbleiterbauelements
TW095129175A TWI323496B (en) 2005-08-09 2006-08-09 Method of fabricating trench isolation of semiconductor device
JP2006217339A JP2007049162A (ja) 2005-08-09 2006-08-09 半導体素子のトレンチ素子分離領域製造方法
CN2006101515689A CN1913123B (zh) 2005-08-09 2006-08-09 制造半导体器件的沟槽隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072792A KR100745987B1 (ko) 2005-08-09 2005-08-09 반도체 소자의 트렌치 소자 분리 영역 제조 방법

Publications (2)

Publication Number Publication Date
KR20070018281A KR20070018281A (ko) 2007-02-14
KR100745987B1 true KR100745987B1 (ko) 2007-08-06

Family

ID=37722000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072792A KR100745987B1 (ko) 2005-08-09 2005-08-09 반도체 소자의 트렌치 소자 분리 영역 제조 방법

Country Status (6)

Country Link
US (1) US7608519B2 (ko)
JP (1) JP2007049162A (ko)
KR (1) KR100745987B1 (ko)
CN (1) CN1913123B (ko)
DE (1) DE102006037710B4 (ko)
TW (1) TWI323496B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR101046376B1 (ko) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20090050899A (ko) * 2007-11-16 2009-05-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.
US8034691B2 (en) 2008-08-18 2011-10-11 Macronix International Co., Ltd. HDP-CVD process, filling-in process utilizing HDP-CVD, and HDP-CVD system
CN102314099B (zh) * 2010-07-08 2013-07-31 中芯国际集成电路制造(上海)有限公司 去除晶片上的光刻胶层的方法
CN102509711B (zh) * 2011-11-10 2013-11-13 上海华力微电子有限公司 一种检测浅沟槽隔离缺陷的方法
CN104835775B (zh) * 2014-02-08 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10023956B2 (en) * 2015-04-09 2018-07-17 Lam Research Corporation Eliminating first wafer metal contamination effect in high density plasma chemical vapor deposition systems
CN106098584B (zh) * 2016-08-22 2018-08-10 上海华力微电子有限公司 一种检测浅沟槽隔离区空洞缺陷的方法
CN113436961A (zh) * 2021-06-24 2021-09-24 西安奕斯伟硅片技术有限公司 氧化膜生成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135718A (ja) 1999-11-08 2001-05-18 Nec Corp トレンチ分離構造の作製方法
KR20010055874A (ko) * 1999-12-13 2001-07-04 박종섭 반도체 소자의 소자 격리층 형성 방법
KR20050012648A (ko) * 2003-07-26 2005-02-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20050073105A (ko) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 반도체 장치의 얕은 트렌치 아이솔레이션 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262059B2 (ja) 1998-02-12 2002-03-04 日本電気株式会社 半導体装置の製造方法
KR100357304B1 (ko) 1999-12-30 2002-10-19 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
CN1200455C (zh) * 2001-07-12 2005-05-04 旺宏电子股份有限公司 浅沟渠隔离结构的制造方法
TW554472B (en) 2002-09-23 2003-09-21 Nanya Technology Corp A method for forming shallow trench isolation
CN100343972C (zh) 2002-10-14 2007-10-17 南亚科技股份有限公司 浅沟道隔离区形成方法
KR100782789B1 (ko) 2002-12-05 2007-12-05 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US6989337B2 (en) 2003-10-02 2006-01-24 United Microelectric Corp. Silicon oxide gap-filling process
KR100541680B1 (ko) 2003-11-28 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7098116B2 (en) 2004-01-08 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method for reducing oxide thickness variations at different pattern densities
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135718A (ja) 1999-11-08 2001-05-18 Nec Corp トレンチ分離構造の作製方法
KR20010055874A (ko) * 1999-12-13 2001-07-04 박종섭 반도체 소자의 소자 격리층 형성 방법
KR20050012648A (ko) * 2003-07-26 2005-02-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20050073105A (ko) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 반도체 장치의 얕은 트렌치 아이솔레이션 제조방법

Also Published As

Publication number Publication date
CN1913123B (zh) 2010-12-01
KR20070018281A (ko) 2007-02-14
US20070037348A1 (en) 2007-02-15
DE102006037710A1 (de) 2007-04-05
TW200707636A (en) 2007-02-16
TWI323496B (en) 2010-04-11
DE102006037710B4 (de) 2017-04-06
JP2007049162A (ja) 2007-02-22
CN1913123A (zh) 2007-02-14
US7608519B2 (en) 2009-10-27

Similar Documents

Publication Publication Date Title
KR100745987B1 (ko) 반도체 소자의 트렌치 소자 분리 영역 제조 방법
US6261921B1 (en) Method of forming shallow trench isolation structure
KR100322531B1 (ko) 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
JP4498483B2 (ja) 半導体装置のトレンチ隔離形成方法
KR19990080352A (ko) 트렌치 격리 형성 방법 및 그 구조
US20030003682A1 (en) Method for manufacturing an isolation trench filled with a high-density plasma-chemical vapor deposition oxide
US7645678B2 (en) Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US6426272B1 (en) Method to reduce STI HDP-CVD USG deposition induced defects
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
US20120220130A1 (en) Method for fabricating semiconductor device
KR20020085390A (ko) 트랜치 소자분리 방법
KR100787762B1 (ko) 디봇 개선을 위한 반도체 소자 제조 방법
KR20010106956A (ko) 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
JP3911382B2 (ja) トレンチ隔離領域の形成方法
KR100595858B1 (ko) 반도체 소자 제조방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR100505427B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100568849B1 (ko) 반도체 소자의 제조방법
KR19990004576A (ko) 반도체소자의 소자분리절연막 형성방법
US20050189608A1 (en) [shallow trench isolation and method of forming the same]
KR100826791B1 (ko) 반도체 소자 제조 방법
KR20080086222A (ko) 반도체 소자의 ｓｔｉ 형성공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 13