CN104835775B - 一种浅沟道隔离结构的制备方法 - Google Patents

一种浅沟道隔离结构的制备方法 Download PDF

Info

Publication number
CN104835775B
CN104835775B CN201410045876.8A CN201410045876A CN104835775B CN 104835775 B CN104835775 B CN 104835775B CN 201410045876 A CN201410045876 A CN 201410045876A CN 104835775 B CN104835775 B CN 104835775B
Authority
CN
China
Prior art keywords
isolation structure
shallow trench
preparation
gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410045876.8A
Other languages
English (en)
Other versions
CN104835775A (zh
Inventor
张玉
宁振佳
单伟中
何海杰
袁嘉国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410045876.8A priority Critical patent/CN104835775B/zh
Publication of CN104835775A publication Critical patent/CN104835775A/zh
Application granted granted Critical
Publication of CN104835775B publication Critical patent/CN104835775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明提一种浅沟道隔离结构的制备方法，所述浅沟道隔离结构的制备方法至少包括步骤：首先，提供一半导体衬底，刻蚀所述半导体衬底在所述半导体衬底中形成沟槽；然后，提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气；接着，将所述半导体衬底置于所述反应腔中进行预热处理；最后在所述沟槽中填充绝缘材料，从而形成浅沟道隔离结构。本发明在半导体衬底预热阶段采用Ar气作为等离子体的源气体，取代了传统工艺中的O2，可以避免预热阶段半导体衬底的沟槽表面遭受O等离子体的氧化和侵蚀，降低了器件漏电流，防止器件发生隔离失效，提高器件可靠性。另外，Ar等离子体可以改善整个等离子体体系的解离效果，有利于填充工艺的顺利进行。

Description

一种浅沟道隔离结构的制备方法
技术领域
本发明涉及半导体工艺领域，特别是涉及一种浅沟道隔离结构的制备方法。
背景技术
随着半导体技术的发展，集成电路中器件的特征尺寸越来越小，器件和系统的速度随之提高。半导体工艺进入深亚微米阶段后，为实现高密度、高性能的器件和电路，隔离与平坦化工艺变得原来越重要。
目前，形成隔离区域的方法主要有局部氧化隔离工艺（LOCOS）或浅沟道隔离工艺（STI）。
LOCOS工艺是在晶片表面淀积一层氧化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是，LOCOS工艺具有一系列的缺点：1）存在氮化硅边缘生长的“鸟嘴”（bird’s beak）现象，所述“鸟嘴”占用了实际的空间，增大了电路的体积，“鸟嘴”使场氧化硅侵入有源区；2）场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应（narrow width effect）；3）场氧化硅在窄隔离区变薄；4）不平坦的表面形状。因此，LOCOS工艺只适用于大尺寸器件的设计和制造，则基于LOCOS的隔离技术在微米级亚微米工艺中得到了广泛的应用。
而浅沟道隔离（STI）工艺克服了LOCOS工艺的局限性，具有优异的隔离性能、平坦的表面形状、良好的抗锁定性能以及几乎为零的场侵蚀。随着半导体工艺进入深亚微米时代，STI工艺现已成为0.25μm、0.18μm、0.13μm及以下器件的有源区隔离层的主流隔离技术。
在STI工艺中，先在衬底上形成沟槽，元件之间用刻蚀的沟槽隔开，再利用化学气相沉积（CVD）在沟槽中填入介电材料，例如氧化硅，在侧壁氧化和填入介电材料之后，用化学机械抛光（CMP）的方法使晶片平坦化。
由于深亚微米元件的沟槽的深宽比（aspect ratio，AR）比较高，所以一般采用高密度等离子体化学气相沉积（HDP）来填充氧化硅，HDP工艺解决的问题是加速沟槽底部的生长速率的同时限制侧壁以及沟槽开口处氧化硅的生长速率，保证具有高深宽比的沟槽填充时无孔洞，更致密。
现有技术中采用高密度等离子体化学气相沉积进行绝缘材料正式填充之前，会对半导体衬底1A进行预热处理和初始沉积，预热和初始沉积均发生在反应腔工艺中，反应工艺腔中具有O2和He气形成的等离子体环境，由于预热和初始沉积阶段，沟槽表面暴露于等离子体环境中，O等离子体会对沟槽壁产生氧化或者化学侵蚀，在沟槽表面形成缺陷3A，如图1所示，这样会导致漏电流增大，甚至发生隔离失效。另外，现有工艺中一般在绝缘材料7A填充前在沟槽表面先制备一层衬氧化层6A作为缓冲层，但是由于衬氧化层6A采用热氧化制备，其厚度只有100埃左右，也并不致密，因此，即使沟槽表面有衬氧化层6A，也无法抵挡等离子体对沟槽表面的氧化和侵蚀。
因此，提供一种浅沟道隔离结构制备方法来降低沟槽表面的等离子损伤是本领域技术倇需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟道隔离结构的制备方法，用于解决现有技术中半导体的沟槽表面受到等离子体的损伤而产生缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟道隔离结构的制备方法，所述浅沟道隔离解结构的制备方法至少包括步骤：
1）提供一半导体衬底，刻蚀所述半导体衬底在所述半导体衬底中形成沟槽；
2）提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气；
3）将所述半导体衬底置于所述反应腔中进行预热处理；
4）在所述沟槽中填充绝缘材料，从而形成浅沟道隔离结构。
优选地，所述步骤2）中Ar气的流量范围为10～200sccm。
优选地，所述步骤2）中所述溅射气体还包括He气，所述He气的流量范围为500～2000sccm。
优选地，所述步骤3）中预热处理的温度范围为360～400℃，反应腔中的射频功率为2000～3000瓦，预热处理进行的时间范围为45～100秒。
优选地，所述步骤4）中采用高密度等离子体化学气相沉积工艺在所述沟槽中填充绝缘材料。
优选地，所述高密度等离子体化学气相沉积工艺中，采用SiH4和O2作为反应气体，其中，SiH4的流量范围为30～100sccm，O2的流量范围为50～150sccm。
优选地，进行高密度等离子体化学气相沉积工艺时，采用的溅射气体为H2和He。
优选地，所述步骤1）中形成所述沟槽的具体过程为：首先，在所述半导体衬底上自下而上依次沉积垫氧化层、垫氮化层和光刻胶层；然后图形化光刻胶层形成多个开口，再依次对开口下方的垫氮化层、垫氧化层和半导体衬底进行刻蚀形成多个沟槽。
优选地，所述步骤1）中还包括在所述沟槽表面中制备衬氧化层的步骤。
优选地，所述步骤4）中包括在所述沟槽中进行初始沉积绝缘材料的步骤；形成所述浅沟道隔离结构之后还包括将所述垫氧化层和垫氮化层去除的步骤。
如上所述，本发明提一种浅沟道隔离结构的制备方法，包括步骤：首先，提供一半导体衬底，刻蚀所述半导体衬底在所述半导体衬底中形成沟槽；然后，提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气；接着，将所述半导体衬底置于所述反应腔中进行预热处理；最后在所述沟槽中填充绝缘材料，从而形成浅沟道隔离结构。本发明提供的浅沟道隔离结构的制备方法在半导体衬底预热阶段采用Ar气作为等离子体的源气体，取代了传统工艺中的O2，可以避免预热阶段半导体衬底的沟槽表面遭受O的氧化和侵蚀，降低了器件漏电流，防止器件发生隔离失效，提高器件可靠性。另外，Ar等离子体可以改善整个等离子体体系的解离效果，有利于填充工艺的顺利进行。
附图说明
图1为现有技术中半导体衬底的沟槽表面存在缺陷的结构示意图。
图2为本发明的浅沟道隔离结构的制备方法流程示意图。
图3～5为本发明的浅沟道隔离结构的制备方法中步骤1）呈现的结构示意图。
图6～9为本发明的浅沟道隔离结构的制备方法步骤4）呈现的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本发明提供一种浅沟道隔离结构（Shallow Trench Isolation，STI）的制备方法，所述浅沟道隔离结构的制备方法至少包括以下步骤：
1）提供一半导体衬底，刻蚀所述半导体衬底在所述半导体衬底中形成沟槽；
2）提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气；
3）将所述半导体衬底置于所述反应腔中进行预热处理；
4）在所述沟槽中填充绝缘材料，从而形成浅沟道隔离结构。
下面结合附图详细描述本发明浅沟道隔离结构制备方法的制备过程：
首先执行步骤S1，如图3～图5所示，提供一半导体衬底1，刻蚀所述半导体衬底1在所述半导体衬底1中形成沟槽（Trench）2。
所述半导体衬底1的材料为硅、硅锗、绝缘层上硅(silicon on insulator，SOI)、绝缘层上硅锗(silicon germanium on insulator，SGOI)或绝缘层上锗(germanium oninsulator，GOI)，在本实施例中，所述半导体衬底1为硅材料。
形成所述沟槽2的具体过程为：
第一步，如图3所示，在所述半导体衬底1上自下而上依次沉积垫氧化层（PadOxide）4、垫氮化层（Pad Nitride）5和光刻胶层（未予以图示）。
所述垫氧化层4包括但不限于二氧化硅，本实施例中优选为二氧化硅，有利于增强半导体衬底1与垫氮化层5之间的界面粘附性。所述垫氮化层5包括但不限于氮化硅，本实施例中优选为氮化硅，作为后续抛光工艺的停止层。
第二步，如图4所示，图形化光刻胶层形成多个开口，再依次对开口下方的垫氮化层5、垫氧化层4和半导体衬底1进行刻蚀以在所述半导体衬底1中形成多个沟槽2，并去除光刻胶层。
形成的沟槽2形状包括但不限于倒梯形，也可以是长方形等，本实施例中，所述沟槽2为倒梯形。
形成所述沟槽2后，采用热氧化工艺在所述沟槽2表面制备衬氧化层6作为缓冲层，如图5所示，用于增强半导体衬底1与后续形成的浅沟道隔离结构之间的粘附性。所制备的衬氧化层6的厚度在50～100埃之间，非常薄。制备的衬氧化层6包括但不限于二氧化硅。本实施例中，所述衬氧化层6为二氧化硅。
需要说明的是，提供的半导体衬底1中包括有源区，制备浅沟道隔离区将有源区隔离区隔离开形成分立的有源区。
然后执行步骤S2，提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气。
所述反应腔为淀积工艺反应腔，淀积工艺可以在该淀积工艺反应腔中进行，在所述反应腔中建立真空条件后，在反应腔中通入Ar作为溅射气体，之后开启电源，给反应腔中的平行板电极之间加载一个高频射频电场，由高频射频电场将Ar气体激发成为等离子态，此时，反应腔处于空置状态，为放置待处理的晶圆。
加载的所述射频功率在3000～5000瓦范围内。本实施例中，所述射频功率为4000瓦。
通入的Ar的流量范围为10～200sccm（每分钟标准毫升）。本实施例中，所述Ar气的流量为50sccm。
进一步地，所述溅射气体还包括通入反应腔的He气，在高频射频电场的作用下He气也被激发成为等离子态。所述He气的流量范围为500～2000sccm。本实施例中，所述He气的流量为990sccm。
接着执行步骤S3，将所述半导体衬底1置于所述反应腔中进行预热处理。
所述预热处理的温度范围为360～400℃。本实施例中，所述预热处理的温度为380℃。
需要说明的是，传统的浅沟道隔离结构的制备方法中，预热时反应腔的等离子体环境存在O2解离形成的等离子体，因此，在预热阶段O等离子体会穿透衬氧化层对半导体衬底中的沟槽侧壁及底部产生氧化或其他化学侵蚀，造成后续制备的浅沟道隔离结构隔离失效，漏电流升高。而本发明提供的浅沟道隔离结构的制备方法中，在预热阶段采用Ar气来取代O2，这样在高温条件下可以有效避免O等离子体对半导体衬底产生的氧化效应，并且Ar气很容易形成等离子体，可以改善整个等离子体体系的解离效果，所述Ar气在反应腔中发生等离子化和复合的化学过程分别为：Ar+e→Ar++2e和Ar++e→Ar+λ(光)。
所述预热处理时，反应腔中的射频功率范围为2000～3000瓦，进行预热处理的时间为45～100秒。本实施例中，所述反应腔中的射频功率范围为2000瓦，进行预热处理100秒。
还需要说明的是，反应腔空置时即反应腔未放置待处理的半导体衬底时，反应腔加载的射频功率比较高，如步骤S2中所述；而在预热阶段加载的射频功率要小于反应腔空置时的射频功率，预热阶段降低射频功率是为了降低等离子体对半导体衬底造成的损伤。
最后执行步骤4），如图6～图9所示在所述沟槽1中填充绝缘材料，从而形成浅沟道隔离结构。
采用高密度等离子体化学气相沉积（High Density Plasma CVD，HDPCVD）工艺在所述沟槽中填充绝缘材料7。当然，在沟槽中填充绝缘材料7的工艺除了高密度等离子化学气相沉积也可以是其他合适的沉积工艺。所述绝缘材料7包括但不限于二氧化硅。本实施例中，采用的是高密度等离子体化学气相沉积工艺，填充的绝缘材料7为二氧化硅。
所述步骤S4中形成浅沟道隔离结构的具体过程为：
采用高密度等离子化学气相沉积（HPCVD）工艺在所述沟槽2中进行初始沉积绝缘材料的工艺，在初始沉积工艺中，射频功率较低（2000～3000瓦），在沟槽中形成初始沉积层8，如图6所示；随着淀积的进行，射频功率逐渐增加，当沉积工艺稳定时，射频功率约为4600瓦左右。
本实施例中，采用SiH4和O2作为反应气体，其中，SiH4的流量范围为30～100sccm，O2的流量范围为50～150sccm。SiH4和O2反应在沟槽2中及垫氮化层5表面生成二氧化硅绝缘材料7，如图7所示。
之后，以垫氮化层5为抛光停止层，采用化学机械抛光工艺抛除垫氮化层5表面的绝缘材料，如图8所示，沟槽2中的绝缘材料即构成浅沟道隔离结构9。
另外，形成所述浅沟道隔离结构9之后还包括将所述垫氮化层5和垫氧化层4去除的步骤，如图9所示，去除所述垫氮化层5和垫氧化层4可以采用湿法刻蚀方法，但并不限于此。
再需要说明的是，沉积阶段停止Ar气的通入，改为通入H2，即该阶段采用的溅射气体为H2和He。H2的引入可以进一步限制侧壁绝缘材料的生长同时加速沟槽底部绝缘材料的生长速率，使填充的绝缘材料更加的致密，达到高深宽比的工艺要求。
综上所述，本发明提供一种浅沟道隔离结构的制备方法，所述浅沟道隔离结构的制备方法至少包括步骤：首先，提供一半导体衬底，刻蚀所述半导体衬底在所述半导体衬底中形成沟槽；然后，提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气；接着，将所述半导体衬底置于所述反应腔中进行预热处理；最后在所述沟槽中填充绝缘材料，从而形成浅沟道隔离结构。本发明提供的浅沟道隔离结构的制备方法在半导体衬底预热阶段采用Ar气作为等离子体的源气体，取代了传统工艺中的O2，可以避免预热阶段半导体衬底的沟槽表面遭受O的氧化和侵蚀，降低了器件漏电流，防止器件发生隔离失效，提高器件可靠性。另外，Ar等离子体可以改善整个等离子体体系的解离效果，有利于填充工艺的顺利进行。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种浅沟道隔离结构的制备方法，其特征在于，所述浅沟道隔离结构的制备方法至少包括步骤：
1)提供一半导体衬底，刻蚀所述半导体衬底在所述半导体衬底中形成沟槽；
2)提供一反应腔，于所述反应腔中通入Ar气作为溅射气体，并等离子化所述Ar气；
3)将所述半导体衬底置于所述反应腔中进行预热处理；
4)在所述沟槽中填充绝缘材料，从而形成浅沟道隔离结构。
2.根据权利要求1所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤2)中Ar气的流量范围为10～200sccm。
3.根据权利要求1所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤2)中所述溅射气体还包括He气，所述He气的流量范围为500～2000sccm。
4.根据权利要求1所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤3)中预热处理的温度范围为360～400℃，反应腔中的射频功率为2000～3000瓦，预热处理进行的时间范围为45～100秒。
5.根据权利要求1所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤4)中采用高密度等离子体化学气相沉积工艺在所述沟槽中填充绝缘材料。
6.根据权利要求5所述的浅沟道隔离结构的制备方法，其特征在于：所述高密度等离子体化学气相沉积工艺中，采用SiH4和O2作为反应气体，其中，SiH4的流量范围为30～100sccm，O2的流量范围为50～150sccm。
7.根据权利要求6所述的浅沟道隔离结构的制备方法，其特征在于：进行高密度等离子体化学气相沉积工艺时，采用的溅射气体为H2和He。
8.根据权利要求1所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤1)中形成所述沟槽的具体过程为：首先，在所述半导体衬底上自下而上依次沉积垫氧化层、垫氮化层和光刻胶层；然后图形化光刻胶层形成多个开口，再依次对开口下方的垫氮化层、垫氧化层和半导体衬底进行刻蚀形成多个沟槽。
9.根据权利要求8所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤1)中还包括在所述沟槽表面中制备衬氧化层的步骤。
10.根据权利要求8所述的浅沟道隔离结构的制备方法，其特征在于：所述步骤4)中包括在所述沟槽中进行初始沉积绝缘材料的步骤；形成所述浅沟道隔离结构之后还包括将所述垫氧化层和垫氮化层去除的步骤。
CN201410045876.8A 2014-02-08 2014-02-08 一种浅沟道隔离结构的制备方法 Active CN104835775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410045876.8A CN104835775B (zh) 2014-02-08 2014-02-08 一种浅沟道隔离结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410045876.8A CN104835775B (zh) 2014-02-08 2014-02-08 一种浅沟道隔离结构的制备方法

Publications (2)

Publication Number Publication Date
CN104835775A CN104835775A (zh) 2015-08-12
CN104835775B true CN104835775B (zh) 2018-01-30

Family

ID=53813565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410045876.8A Active CN104835775B (zh) 2014-02-08 2014-02-08 一种浅沟道隔离结构的制备方法

Country Status (1)

Country Link
CN (1) CN104835775B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706145B (zh) * 2017-10-19 2024-03-26 长鑫存储技术有限公司 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
CN110364475A (zh) * 2018-04-09 2019-10-22 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN111424259B (zh) * 2019-01-09 2022-06-10 联芯集成电路制造(厦门)有限公司 高密度等离子体化学气相沉积制程形成氧化硅层的方法
CN114582791A (zh) * 2020-11-18 2022-06-03 和舰芯片制造(苏州)股份有限公司 一种有效填充浅沟道隔离沟槽的方法
CN116314006B (zh) * 2023-05-26 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738059A (zh) * 2011-03-31 2012-10-17 东京毅力科创株式会社 等离子体处理方法、以及元件隔离方法
CN103094290A (zh) * 2011-11-07 2013-05-08 台湾积体电路制造股份有限公司 采用共形掺杂的图像传感器沟槽隔离

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777308B2 (en) * 2002-05-17 2004-08-17 Micron Technology, Inc. Method of improving HDP fill process
CN100572595C (zh) * 2005-05-09 2009-12-23 联华电子股份有限公司 避免反应室粒子污染的化学气相沉积方法
KR100745987B1 (ko) * 2005-08-09 2007-08-06 삼성전자주식회사 반도체 소자의 트렌치 소자 분리 영역 제조 방법
US7645678B2 (en) * 2007-02-13 2010-01-12 United Microelectronics Corp. Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
KR100894101B1 (ko) * 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738059A (zh) * 2011-03-31 2012-10-17 东京毅力科创株式会社 等离子体处理方法、以及元件隔离方法
CN103094290A (zh) * 2011-11-07 2013-05-08 台湾积体电路制造股份有限公司 采用共形掺杂的图像传感器沟槽隔离

Also Published As

Publication number Publication date
CN104835775A (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
JP5405004B2 (ja) 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法
CN104835775B (zh) 一种浅沟道隔离结构的制备方法
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
US6372605B1 (en) Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing
US20120282756A1 (en) Thin Film Filling Method
KR20120037747A (ko) 반도체 장치의 제조 방법
US8580653B2 (en) Method for fabricating an isolation structure
CN106653675A (zh) 浅沟槽隔离结构的形成方法
JP2011097029A (ja) 半導体装置の製造方法
US7825004B2 (en) Method of producing semiconductor device
US20150041948A1 (en) Semiconductor device including sti structure and method for forming the same
CN106684030A (zh) 浅沟槽隔离结构的制造方法
CN101359596B (zh) 沟槽的填充方法及浅沟槽隔离的制造方法
US20060068603A1 (en) A method for forming a thin complete high-permittivity dielectric layer
CN103928386B (zh) 一种浅沟槽隔离结构的制造方法
US11848232B2 (en) Method for Si gap fill by PECVD
US8173516B2 (en) Method of forming shallow trench isolation structure
CN104795351A (zh) 隔离结构的形成方法
CN111424259B (zh) 高密度等离子体化学气相沉积制程形成氧化硅层的方法
CN105719996B (zh) 半导体结构的形成方法
US8580689B2 (en) Plasma processing method
US20120329239A1 (en) Methods of fabricating a semiconductor ic having a hardened shallow trench isolation (sti)
CN110137131A (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
CN103545243B (zh) 一种浅沟槽隔离结构的形成方法
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant