CN1913123A - 制造半导体器件的沟槽隔离的方法 - Google Patents

制造半导体器件的沟槽隔离的方法 Download PDF

Info

Publication number
CN1913123A
CN1913123A CNA2006101515689A CN200610151568A CN1913123A CN 1913123 A CN1913123 A CN 1913123A CN A2006101515689 A CNA2006101515689 A CN A2006101515689A CN 200610151568 A CN200610151568 A CN 200610151568A CN 1913123 A CN1913123 A CN 1913123A
Authority
CN
China
Prior art keywords
film
density plasma
substrate
oxide
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101515689A
Other languages
English (en)
Other versions
CN1913123B (zh
Inventor
申东石
郑镛国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1913123A publication Critical patent/CN1913123A/zh
Application granted granted Critical
Publication of CN1913123B publication Critical patent/CN1913123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明的制造半导体器件的沟槽隔离结构的方法中，在不产生缺陷情况下获得极好的间隙填充属性。在一方面，该方法包括：加载其中形成沟槽的衬底到高密度等离子体(HDP)化学气相沉积装置内；第一次加热衬底；施加第一偏置功率到装置以在沟槽的侧壁和底表面上形成HDP氧化衬里，在HDP氧化衬里形成后在沟槽内仍有一个间隙；去除第一偏置功率的施加并第二次加热衬底；施加比第一偏置功率大的功率水平的第二偏置功率到衬底以形成HDP氧化膜来填充沟槽内的间隙；从装置上卸载衬底。

Description

制造半导体器件的沟槽隔离的方法
技术领域
本发明涉及制造半导体器件的方法，更具体地涉及使用高密度等离子体化学气相沉积装置制造沟槽隔离结构的方法。
背景技术
作为提供高集成半导体器件中的器件隔离的一类技术，浅沟槽隔离(在下文中，称为‘STI’)制造方法被广泛地应用。在STI工艺中，为了避免缺陷的出现和使器件特性稳定，在STI沟槽的侧壁和底表面依次形成氧化膜衬里和氮化膜衬里，然后用高密度等离子体(在下文中，简称为‘HDP’)氧化膜填充沟槽，从而形成STI结构。
然而，随着对于更高集成度的持续压力，由于半导体器件的设计规则减小，STI结构的纵横比增加，和STI沟槽的间隙的宽度减小。因此增加了不产生空隙地填充STI沟槽内部的间隙的能力的重要性。
为了保证极好的间隙填充属性，在HDP工艺中可以使用增加偏置功率(bias power)的方法。然而，当偏置功率增加时，STI沟槽侧壁和底部的氧化膜12和衬里13更可能从衬底10分离，如图1的TEM(透射电子显微镜)照片所示。进一步，如图2的SEM(扫描电子显微镜)照片所示，在HDP氧化膜14里可能出现多个气泡缺陷16。
为了阻止上述的分离现象和气泡缺陷，已经提出了一种方法，在该方法中在氮化物衬里上另外形成中温(medium-temperature)氧化衬里。然而，在此情况下，由于另外的中温氧化衬里具有大约50到300的厚度，所以进一步减小了间隙，这引起在间隙填充余量的剧烈减小。进一步，需要额外的化学气相沉积(在下文中，简称为‘CVD’)工艺，其能复杂化并加长器件制造时间。
发明内容
本发明的实施例涉及以缩小与上述传统方法相关的局限的方式制造半导体器件的沟槽隔离结构的方法。
在一方面，本发明涉及制造半导体器件的沟槽隔离结构的方法，该方法包括：在高密度等离子体(HDP)化学气相沉积装置内加载其中形成了沟槽的衬底；第一次加热衬底；施加第一偏置功率到装置以在沟槽的侧壁和底表面上形成HDP氧化衬里，在HDP氧化衬垫形成之后在沟槽内仍有间隙；去除第一偏置功率的施加并第二次加热衬底；施加比第一偏置功率大的功率水平的第二偏置功率到衬底以形成HDP氧化膜来填充沟槽内的间隙；从装置上卸载衬底。
在一个实施例中，第一次加热，将衬底加热到大约300到400℃范围内的温度。
在另一个实施例中，在HDP氧化衬里的形成中，将衬底加热到大约300到450℃范围内的温度。
在另一个实施例中，第一偏置功率在大约500到2000W的范围内。
在另一个实施例中，在对应于形成HDP氧化膜的时间段的大约1/200到1/10的量的时间段范围内的时间段内执行HDP氧化衬里的形成。
在另一个实施例中，从大约1到5秒的时间段范围执行HDP氧化衬里的形成。
在另一个实施例中，在HDP氧化衬里的形成中，使用He气作为溅射气体。
在另一个实施例中，在第二加热中，将衬底加热到大约400到600℃范围内的温度。
在另一个实施例中，从大约50到150秒的时间段范围执行第二加热。
在另一个实施例中，在HDP氧化膜的形成中，衬底是在从大约600到800℃范围的温度。
在另一个实施例中，第二偏置功率在大约3000到6000W的范围内。
在另一个实施例中，从大约50到200秒的时间段范围执行HDP氧化膜的形成。
在另一个实施例中，在HDP氧化膜的形成中，使用H2气作为溅射气体。
在另一个实施例中，在沟槽的侧壁和底表面上依次形成氧化膜和氮化物衬里。
在另一方面，本发明涉及制造半导体器件的沟槽隔离结构的方法，包括：在高密度等离子体(HDP)化学气相沉积装置内加载其中形成有沟槽的衬底；第一次加热衬底；在沟槽的侧壁和底表面上形成He HDP氧化衬里，在HeHDP氧化衬里的形成之后在沟槽内仍有间隙；第二次加热衬底；形成H2 HDP氧化膜来填充沟槽内的间隙；从装置上卸载衬底。
在一个实施例中，在He HDP氧化衬里的形成中，施加第一偏置功率，在H2 HDP氧化膜的形成中，施加比第一偏置功率高的功率水平的第二偏置功率。
在另一个实施例中，第一偏置功率在大约500到2000W的范围内。
在另一个实施例中，第二偏置功率在大约3000到6000W的范围内。
在另一个实施例中，在第一次加热中，将衬底加热到大约300到400℃范围内的温度。
在另一个实施例中，在He HDP氧化衬里的形成中，衬底是在大约300到450℃范围内的温度。
在另一个实施例中，形成He HDP氧化衬里的所需时间为形成H2 HDP氧化膜所需时间的约1/200到1/10的范围。
在另一个实施例中，从大约1到5秒的时间段范围执行He HDP氧化衬里的形成。
在另一个实施例中，在第二次加热中，将衬底加热到从大约400到600℃范围内的温度。
在另一个实施例中，从大约50到150秒的时间段范围执行第二次加热。
在另一个实施例中，在H2 HDP氧化膜的形成中，衬底的温度是在从大约600到800℃范围。
在另一个实施例中，从大约50到200秒的时间段范围执行H2 HDP氧化膜的形成。
在另一个实施例中，在沟槽的侧壁和底表面上依次形成氧化膜和氮化物衬里。
附图说明
参照附图通过详细描述优选实施例，本发明的上述和其他的特性和优点可以变得更明显：
图1是根据传统技术的方法制造的STI结构的截面的TEM相片；
图2是根据传统技术的方法制造的STI结构是上表面的SEM相片；
图3是说明在根据本发明的实施例制造STI结构的方法的工艺步骤中直到形成衬里的步骤的横断面图；
图4是说明在根据本发明的实施例制造STI结构的方法的工艺步骤中直到形成衬里的步骤的横断面图；
图5是说明在根据本发明的实施例制造STI结构的方法的工艺步骤中直到形成衬里的步骤的横断面图；
图6是说明在根据本发明的实施例制造STI结构的方法的工艺步骤中直到形成衬里的步骤的横断面图；
图7是用来间隙填充的高密度等离子体化学气体沉积(HDP CVD)装置的示意横断面图；
图8是显示了在间隙填充工艺的各个步骤上时间和温度间关系的示意图；
图9是完成间隙填充后的横断面图；
图10是显示完成间隙填充后完成STI结构的工艺的横断面图；
图11A是显示根据本发明的每个示例制造HDP氧化膜的表面形态的SEM相片；
图11B是显示根据本发明的每个示例制造HDP氧化膜的表面形态的SEM相片；和
图11C是显示根据比较的示例制造HDP氧化膜的表面形态的SEM相片。
具体实施方式
参考对优选实施例和附图的下面的详细描述，更容易理解本发明的优点和特征以及实现方法。然而，本发明可以以许多不同的形式实现，不应解释为限于在此提出的实施例。而是提出这些实施例以使公开彻底和完全。在某些实施例中，略去了已知工艺步骤、部件结构和技术的详细描述，因为它们会使本发明的主题模糊。在整个描述中相似的参考标号指代相似的部件。
这里使用的术语只为了描述具体实施例的目的，并不旨在限制本发明。应该理解的是用在说明书中的术语“包括”和/或“包含”是解释陈述的特性、步骤、工作，和/或部件的存在，不是排除一个或多个其它的特性、步骤、工作，和/或部件的存在或者增加。
现在参照图3到10描述根据本发明的实施例制造半导体器件的浅沟槽隔离(在下文中，称为‘STI’)结构的方法。在制造方法的描述中，给出本领域技术人员广泛熟知的工艺步骤的示意图描述，这样以清楚地描述本发明的实施例的主题。
图3到6是说明在间隙填充工艺步骤前直到形成衬里步骤的工艺步骤。
首先，参照图3，在例如硅衬底的集成电路衬底100上依次形成垫氧化膜104和硬掩膜氮化膜108。接下来，将有机抗反射涂敷(在下文中，简称为‘ARC’)层(未显示)和光刻胶层112涂在氮化膜108上。形成垫氧化膜104是为了减小衬底100和氮化膜108之间的应力。垫氧化膜104具有大约20到200的厚度。氮化膜108在蚀刻以形成STI区时用作硬掩膜。通过沉积厚度在500到2000的氮化硅膜形成氮化膜108。例如，作为沉积方法，可以使用CVD(化学气相沉积)、SACVD(副大气CVD)、LPCVD(低压CVD)，或者PECVD(等离子体增强CVD)。
参照图4，形成光刻胶图形112a以限定有源区。然后，通过干蚀刻方法用光刻胶图形112a作为掩膜蚀刻氮化膜108和垫氧化膜104，从而形成具有氮化膜图形108a和垫氧化膜图形104a的沟槽掩膜110a。当蚀刻氮化膜108时，使用碳氟气体。例如，使用CxFy基或者CaHbFc基气体，比如CF4、CHF3、C2F6、CH2F2、CH3F、CH4、C2H2，或者C4F6，或者这些气体的混合气体。同时，使用Ar气作为环境气体。
参照图5，在去除光刻胶图形112a后，用沟槽掩膜110a作为蚀刻掩膜通过各向异性蚀刻方法蚀刻暴露衬底100，从而形成STI结构的沟槽116来限定其间的器件有源区。用一般的方法去除光刻胶图形112a，例如，在用氧等离子体进行灰化后的有机剥离。为了高集成度的目的，可以将STI结构的沟槽116形成为具有0.2μm或更少的厚度。此时，将STI结构的沟槽116制成足够深度以提供足够的器件隔离。
参照图6，在STI的沟槽116的侧壁和底部形成氧化膜120。形成氧化膜120是为了消除在形成STI的沟槽116的干蚀刻工艺过程中产生的缺陷和损伤以及圆化STI的沟槽116的角，从而防止应力集中在角上。氧化膜120可以用例如热生长氧化膜、CVD氧化膜，或者ALD(原子层沉积)氧化膜制成。可以将氧化膜120制成大约50到300的厚度。
在氧化膜120上沿沟槽116的侧壁形成氮化物衬里130。氮化物衬里130可以用例如氮化膜或者氮氧化膜形成。氮化物衬里130用来吸收由衬底100和随后被填充进STI结构的沟槽116的HDP氧化物膜之间在热膨胀系数的不同而产生的应力，并且阻止在有源区产生的缺陷扩散到STI结构的内部区。进一步，氮化物衬里130用来在随后的热处理工艺或氧化工艺过程中阻止由于氧穿过STI扩散到有源区的半导体衬底的内部而导致的与STI接触的半导体衬底被氧化。此外，氮化物衬里130形成来阻止注入到有源区中的离子朝STI的方向扩散。氮化物衬里130可以制成例如大约50到300的厚度。
在图6中，描述了氧化膜120和氮化物衬里130都形成的情况。然而，在某些情况下只形成氧化膜120。
接下来，执行填充STI沟槽内部的间隙填充工艺。根据本发明的实施例的间隙填充工艺可以通过施加高偏置功率形成HDP氧化膜以填充间隙，从而保证极好的间隙填充属性。进一步，以减轻或防止在侧壁上的氧化膜120和衬里130之间的分离的方式，以及以进一步减轻或者防止在HDP氧化膜里形成气泡缺陷的方式执行该工艺。此外，在某些上面概述的传统方法中所要求的额外CVD工艺并不是必须的。
具体地，通过使用例如图7示出的一类HDP CVD装置执行根据本发明实施例的间隙填充工艺，其依赖于图8显示的时间和温度的关系。从而形成如图9显示的横断面形状的间隙填充氧化膜。
参照图7，HDP CVD装置200包括具有上腔室210和下腔室220的腔室230。上腔室210和下腔室220相结合以形成封闭空间。上腔室以半球状形成，并具有半球形的上电极240，在上电极240上提供多个射频(RF)线圈245。将来自第一RF功率发生器280的低频RF功率施加到RF线圈245。下腔室220具有其上放置半导体衬底100的静电卡盘250。将来自第二RF功率发生器290的作为偏置功率的高频RF功率施加到静电卡盘250。在腔室内部沿着静电卡盘250的周围以规则的间隔提供侧气体发射器260。在形成多喷嘴的上腔室210中，提供可旋转上气体发射器270。可以采用对气体发射器260的结构、形状、安装位置的各种不同的修改。
图8是描绘在间隙填充工艺的不同步骤上时间和温度间关系的示意图。参照图8，间隙填充工艺包括第一加热步骤(S1)，HDP氧化衬里形成步骤(S2)，第二加热步骤(S3)，和间隙填充HDP氧化膜形成步骤(S4)。在加热步骤(S1和S3)时，由仅施加低频RF功率到图7显示的HDP CVD装置时产生的高密度等离子体(HDP)和施加的RF功率增加衬底的温度。在加热步骤中，不执行沉积。另一方面，在HDP氧化衬里形成步骤(S2)和HDP氧化膜形成步骤(S4)中，通过施加低频RF功率和高密度偏置RF功率到装置同时将沉积气体提供进装置来执行沉积。
现在参照图7到9具体描述各个步骤。
首先，将其上形成了垫氧化膜图形104a、氮化膜图形108a、氧化膜120，和氮化物衬里130的衬底100加载到HDP CVD装置200的静电卡盘250上之后，执行第一加热步骤(S1)。
具体地，将来自第一RF功率发生器280的大约3000到6000W的RF功率施加到RF线圈245大约20到50秒，同时通过操作连接到排气管(未显示)的真空泵(未显示)保持腔室230内的压强大约在5到50mTorr的低压。然后，通过气体注入器260和270提供比如Ar气或He气的惰性气体。结果，在腔室230内产生HDP，并且通过产生的HDP和施加的RF功率衬底100的温度增加到大约300至400℃以达到第一温度。如果必要，为了除去气体注入器260和270的入口处的杂质可以进一步提供O2。
接下来，执行HDP氧化衬里形成步骤(S2)。
具体地，将来自第一RF功率发生器280的大约3000到9000W的RF功率施加到RF线圈245并且将来自第二RF功率发生器290的大约500到2000W的偏置RF功率施加到静电卡盘250持续大约1到5秒的短时间，同时保持腔室内的压强在相同的水平。进一步，通过气体注入器260和270提供沉积气体(硅源气体和氧化气体)和溅射气体。分别地用SiH4气体、O2气和He气作为硅源气体、氧化气体和溅射气体使用。腔室230里产生的HDP将一些提供的沉积气体、溅射气体离子化。另一方面，将被施加到静电卡盘250的偏置RF功率离子化的沉积气体和溅射气体加速到衬底表面。沉积气体的加速离子形成氧化硅膜，然后由He气的加速离子在沉积的氧化硅膜上执行溅射。结果，在氮化物衬里130上形成薄膜HDP氧化衬里(参见图9的参考标号140)。
通过施加比在HDP氧化膜形成步骤(S4)用来间隙填充的大约3000到6000W的第二偏置功率低的大约500到2000W的第一偏置功率形成HDP氧化衬里140。因此，可以减小由于加速离子的碰撞所产生的缺陷的数量和缺陷大小。
进一步，由于偏置功率低，所以可以减轻或者消除低氧化膜120和氮化物衬里130从衬底100的分离的发生。
HDP氧化衬里可以由H2或He HDP氧化衬里形成。
另一方面，因为通过施加相对低的偏置功率和相对低的RF功率形成HDP氧化衬里140，所以没有呈现出足够的间隙填充属性。因此，在必要的时间内执行HDP氧化衬里形成步骤(S2)以保证足够厚度实现作为薄膜的功能，例如1到5秒，该时间对应于HDP氧化膜形成步骤(S4)需要的用于基本填充间隙的时间的大约1/200到1/10的时间量。
通过施加的RF功率和偏置RF功率，衬底的温度可以基本上等于第一温度或者增加到比第一温度稍高的第二温度，例如300到450℃。
接下来，执行第二加热步骤(S3)。
具体地，将来自第一RF功率产生器280的大约3000到7000W的RF功率施加到RF线圈245大约50到150秒，同时保持腔室230内的压强在相同的水平。在开始第二加热步骤(S3)时，关闭施加到静电卡盘250的偏置RF功率，停止通过气体注入器260和270的沉积气体(硅源气体和氧化气体)的供给。然后，通过气体注入器260和270供给比如Ar气或He气的惰性气体。与第一加热步骤(S1)相似，如果必要可以进一步供给O2气。
因此通过腔室230内之前产生的HDP、新产生的HDP，和施加的RF功率可以将衬底100的温度增加到大约400到600℃的第三温度。
由于关闭偏置RF功率，在第二加热步骤(S3)过程中，不执行HDP氧化膜的真正沉积。进一步，除去被HDP氧化衬里140不期望捕获的离子，从而有效修补氧化膜120、氮化物衬里130和HDP氧化衬里140的缺陷。
为了减少缺陷，优选在第二加热步骤(S3)的温度，也就是第三温度，比第二温度高，但是接近随后的HDP氧化膜形成步骤(S4)的温度。
接下来，执行用于基本填充间隙的HDP氧化膜形成步骤(S4)。
具体地，将来自第一RF功率产生器280的大约3000到9000W的RF功率施加到RF线圈245以及将来自第二RF功率产生器290的大约3000到6000W的RF功率施加到静电卡盘250大约50到200秒，同时保持腔室230内的压强在与上述步骤(S1、S2和S3)相同的水平或例如5到20mTorr的较低的水平。然后，通过气体注入器260和270供给沉积气体(硅源气体和氧化气体)和溅射气体。分别地用SiH4气、O2气和H2气作为硅源气体、氧化气体和溅射气体。当在该工艺情况下执行HDP氧化膜形成步骤(S4)时，可以将衬底100的温度增加到大约600到800℃。
H2气可以形成具有极好间隙填充属性的HDP氧化膜，但是要求相对高的偏置功率。进一步，He气需要低的偏置功率，但是与H2气相比获得较差的间隙填充属性。因此，可以分别通过用He HDP氧化衬里和H2 HDP氧化膜形成HDP氧化衬里140和HDP氧化膜150优化形成的衬里和间隙填充属性。
与HDP氧化衬里140形成步骤(S2)相似，通过腔室230内产生的HDP将一些沉积气体和溅射气体离子化，将被施加到静电卡盘250的偏置RF功率离子化的沉积气体和溅射气体加速到衬底表面。沉积气体的加速离子形成了氧化硅膜，并且由H2的加速离子在沉积的硅氧化膜上执行溅射。由于以如图9所示的方式执行溅射，所以在HDP氧化衬里140上形成填充间隙的HDP氧化膜150。HDP氧化膜150具有致密的膜质量和极好的间隙填充属性。进一步，HDP氧化膜150的顶表面的轮廓基本如图9所示。
在图9中，HDP氧化衬里140和HDP氧化膜150的界线用虚线表示。这是因为衬里140和氧化膜150是依次用相同的材料形成，结果不容易在视觉上识别它们之间的界线。
由于HDP氧化衬里140已经形成，因此即使在后来形成HDP氧化膜150时施加高偏置功率，氧化膜120和氮化膜130也不会与衬底100分离。因此，在HDP氧化膜形成步骤(S4)过程中，可以施加大约3000到6000W的高偏置功率。因此，可以形成HDP氧化膜150以完全填充STI沟槽116，而不会在得到的膜内出现空隙。
此外，通过施加低偏置功率形成HDP氧化衬里140，然后通过加热步骤修补在其上产生的任何缺陷。HDP氧化膜150在存在做为缓冲层的HDP氧化衬里140时形成。因此，在得到的HDP氧化膜150内不会产生气泡缺陷。
在包括HDP氧化衬里140和HDP氧化膜150的间隙填充膜160形成后，从HDP CVD装置200卸载衬底100，然后完成间隙填充工艺。
最后，如图10所示，完成STI结构170的形成。参照图10，首先，在与沟槽掩膜110a的顶表面基本相同的水平，平坦化间隙填充膜160。例如使用CMP(化学机械抛光)工艺或回蚀刻工艺进行平坦化。在平坦化工艺中，可以将氮化图形108a作为平坦化停止层使用。例如，当使用CMP工艺平坦化HDP氧化膜150时，氮化图形108a作为CMP停止层。作为在CMP工艺中使用的浆料，首选能有选择地蚀刻比氮化膜图形108a更快地蚀刻HDP氧化膜150的材料。因此，可以使用包含二氧化铈基磨料的浆料。
接下来，去除沟槽掩膜110a(见图4)，接着完成STI结构。通过施加磷酸去除沟槽110a的氮化膜图形108a，并通过施加稀释的HF或是NH4F、HF和去离子水的混合物的BOE(缓冲氧化腐蚀剂)去除垫氧化膜图形104a。
随后，使用传统制造工艺进一步执行在由STI结构170确定的有源区形成比如晶体管的有源部件和电容器的无源部件的步骤、形成允许电信号的输入到有源部件和无源部件/从有源部件和无源部件输出的引线的步骤、在衬底上形成无源层的步骤，和封装衬底的步骤，从而完成包括根据在此描述的方法形成的STI结构的半导体器件的制造。因为随后步骤可以使本发明的主题不明显，所以给出它们的示意描述。
现在以下面具体示例的方式描述在本发明的方法下STI结构的制造结果。
其半导体衬底上准备三个测试衬底，其上形成具有100厚度的热生长氧化膜和具有70厚度的氮化膜。然后，在表1所示的工艺条件下分别形成HDP氧化膜。
  第一加热  HDP氧化衬里  第二加热(时间/温度)  HDP氧化膜
  第一示例   ○  ○  ○(60～80秒/400～450℃)  ○
  第二示例   ○  ○  ○(80～120秒/450～550℃)  ○
  对比示例   ○  ○  ×  ○
在表1中，通过施加RF功率以致衬底的温度变成大约350℃，同时供给Ar和He气以执行第一加热步骤。通过施加1500W的偏置功率和施加RF功率以致衬底的温度变成大约400℃，同时供给SiH4气体、O2气和He气以执行HDP氧化衬里形成步骤。通过施加4900W偏置功率和施加RF功率以致衬底的温度变成大约700℃，同时供给SiH4气体、O2气和H2以执行HDP氧化膜形成步骤。
图11A和图11B是根据第一个和第二个示例制造的HDP氧化膜的表面的SEM照片。图11C是根据对比示例制造的HDP氧化膜的表面的SEM照片，其中没有对衬底施加第二加热步骤。
从图11C显示的多个气泡缺陷的照片中，可以知道通过执行HDP氧化衬里形成步骤和第二加热步骤有效地抑制了气泡缺陷。从图11A和图11B照片中，可以知道由于增加了第二加热步骤的持续时间有效地抑制了气泡缺陷。
根据本发明，通过施加高偏置功率形成用于填充间隙的HDP氧化膜，从而可以保证极好的间隙填充属性，同时阻止侧壁的氧化膜与衬里的分离并阻止气泡缺陷的出现。此外，可以通过不需要CVD工艺而是HDP氧化膜形成步骤的简单工艺完成STI。
尽管结合本方面的典型实施例描述本发明，显然，对于本领域的普通技术人员，进行各种修改和改变没有离开本发明的范围和精神。因此，应该理解在各个方面上述实施例不是限制性的而是说明性的。

Claims (27)

1.一种制造半导体器件的沟槽隔离结构的方法，包括：
将其中形成沟槽的衬底加载到高密度等离子体化学气相沉积装置内；
第一次加热所述衬底；
施加第一偏置功率到所述装置以在所述沟槽的侧壁和底表面上形成高密度等离子体氧化衬里，在所述高密度等离子体氧化衬里形成之后在所述沟槽内仍存在间隙；
去除所述第一偏置功率的施加，并第二次加热所述衬底；
施加具有比所述第一偏置功率大的功率水平的第二偏置功率到所述衬底以形成高密度等离子体氧化膜来填充所述沟槽内的间隙；
从所述装置上卸载所述衬底。
2.根据权利要求1所述的方法，其中在所述第一次加热中，将所述衬底加热到大约300到400℃范围内的温度。
3.根据权利要求1所述的方法，其中在所述高密度等离子体氧化衬里的形成中，将所述衬底加热到大约300到450℃范围内的温度。
4.根据权利要求1所述的方法，其中所述第一偏置功率在大约500到2000W的范围内。
5.根据权利要求1所述的方法，其中在对应于形成所述高密度等离子体氧化膜的时间段的大约1/200到1/10的量的时间范围的时间段内执行所述高密度等离子体氧化衬里的形成。
6.根据权利要求1所述的方法，其中从大约1到5秒的时间段范围执行所述高密度等离子体氧化衬里的形成。
7.根据权利要求1所述的方法，其中在所述高密度等离子体氧化衬里的形成中，使用He气作为溅射气体。
8.根据权利要求1所述的方法，其中在所述第二次加热中，将所述衬底加热到大约400到600℃范围内的温度。
9.根据权利要求1所述的方法，其中从大约50到150秒的时间段范围执行所述第二次加热。
10.根据权利要求1所述的方法，其中在所述高密度等离子体氧化膜的形成中，所述衬底是在从大约600到800℃范围的温度。
11.根据权利要求1所述的方法，其中所述第二偏置功率在大约3000到6000W的范围内。
12.根据权利要求1所述的方法，其中从大约50到200秒的时间段范围执行所述高密度等离子体氧化膜的形成。
13.根据权利要求1所述的方法，其中在所述高密度等离子体氧化膜的形成中，使用H2气作为溅射气体。
14.根据权利要求1所述的方法，其中在所述沟槽的侧壁和底表面上依次形成氧化膜和氮化物衬里。
15.一种制造半导体器件的沟槽隔离结构的方法，包括：
将其中形成沟槽的衬底加载到高密度等离子体化学气相沉积装置内；
第一次加热所述衬底；
在所述沟槽的侧壁和底表面上形成He高密度等离子体氧化衬里，在所述He高密度等离子体氧化衬里形成之后在沟槽内仍存在间隙；
第二次加热所述衬底；
形成H2高密度等离子体氧化膜来填充所述沟槽内的间隙；以及
从所述装置上卸载所述衬底。
16.根据权利要求15所述的方法，其中在所述He高密度等离子体氧化衬里的形成中，施加第一偏置功率，和在所述H2高密度等离子体氧化膜的形成中，施加具有比所述第一偏置功率高的功率水平的第二偏置功率。
17.根据权利要求16所述的方法，其中所述第一偏置功率在大约500到2000W的范围内。
18.根据权利要求16所述的方法，其中所述第二偏置功率在大约3000到6000W的范围内。
19.根据权利要求15所述的方法，其中在所述第一加热中，将所述衬底加热到大约300到400℃范围内的温度。
20.根据权利要求15所述的方法，其中在所述He高密度等离子体氧化衬里的形成中，所述衬底是在大约300到450℃范围内的温度。
21.根据权利要求15所述的方法，其中形成所述He高密度等离子体氧化衬里需要的时间为在形成所述H2高密度等离子体氧化膜需要的时间量的大约1/200到1/10的范围内。
22.根据权利要求15所述的方法，其中从大约1到5秒的时间段范围执行所述He高密度等离子体氧化衬里的形成。
23.根据权利要求15所述的方法，其中在所述第二次加热中，将所述衬底加热到从大约400到600℃范围内的温度。
24.根据权利要求15所述的方法，其中从大约50到150秒的时间段范围执行所述第二次加热。
25.根据权利要求15所述的方法，其中在所述H2高密度等离子体氧化膜的形成中，所述衬底的温度是在从大约600到800℃范围。
26.根据权利要求15所述的方法，其中从大约50到200秒的时间段范围执行所述H2高密度等离子体氧化膜的形成。
27.根据权利要求15所述的方法，其中在所述沟槽的侧壁和底表面上依次形成氧化膜和氮化物衬里。
CN2006101515689A 2005-08-09 2006-08-09 制造半导体器件的沟槽隔离的方法 Active CN1913123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR72792/05 2005-08-09
KR1020050072792A KR100745987B1 (ko) 2005-08-09 2005-08-09 반도체 소자의 트렌치 소자 분리 영역 제조 방법

Publications (2)

Publication Number Publication Date
CN1913123A true CN1913123A (zh) 2007-02-14
CN1913123B CN1913123B (zh) 2010-12-01

Family

ID=37722000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101515689A Active CN1913123B (zh) 2005-08-09 2006-08-09 制造半导体器件的沟槽隔离的方法

Country Status (6)

Country Link
US (1) US7608519B2 (zh)
JP (1) JP2007049162A (zh)
KR (1) KR100745987B1 (zh)
CN (1) CN1913123B (zh)
DE (1) DE102006037710B4 (zh)
TW (1) TWI323496B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314099A (zh) * 2010-07-08 2012-01-11 中芯国际集成电路制造(上海)有限公司 去除晶片上的光刻胶层的方法
CN102509711A (zh) * 2011-11-10 2012-06-20 上海华力微电子有限公司 一种检测浅沟槽隔离缺陷的方法
CN104835775A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR101046376B1 (ko) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20090050899A (ko) * 2007-11-16 2009-05-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.
US8034691B2 (en) 2008-08-18 2011-10-11 Macronix International Co., Ltd. HDP-CVD process, filling-in process utilizing HDP-CVD, and HDP-CVD system
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10023956B2 (en) * 2015-04-09 2018-07-17 Lam Research Corporation Eliminating first wafer metal contamination effect in high density plasma chemical vapor deposition systems
CN106098584B (zh) * 2016-08-22 2018-08-10 上海华力微电子有限公司 一种检测浅沟槽隔离区空洞缺陷的方法
CN113436961A (zh) * 2021-06-24 2021-09-24 西安奕斯伟硅片技术有限公司 氧化膜生成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262059B2 (ja) 1998-02-12 2002-03-04 日本電気株式会社 半導体装置の製造方法
JP2001135718A (ja) 1999-11-08 2001-05-18 Nec Corp トレンチ分離構造の作製方法
KR100563371B1 (ko) * 1999-12-13 2006-03-22 주식회사 하이닉스반도체 반도체 소자의 소자 격리층 형성 방법
KR100357304B1 (ko) 1999-12-30 2002-10-19 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
CN1200455C (zh) * 2001-07-12 2005-05-04 旺宏电子股份有限公司 浅沟渠隔离结构的制造方法
TW554472B (en) * 2002-09-23 2003-09-21 Nanya Technology Corp A method for forming shallow trench isolation
CN100343972C (zh) 2002-10-14 2007-10-17 南亚科技股份有限公司 浅沟道隔离区形成方法
KR100782789B1 (ko) 2002-12-05 2007-12-05 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
KR100505427B1 (ko) * 2003-07-26 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US6989337B2 (en) * 2003-10-02 2006-01-24 United Microelectric Corp. Silicon oxide gap-filling process
KR100541680B1 (ko) * 2003-11-28 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7098116B2 (en) * 2004-01-08 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method for reducing oxide thickness variations at different pattern densities
KR20050073105A (ko) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 반도체 장치의 얕은 트렌치 아이솔레이션 제조방법
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314099A (zh) * 2010-07-08 2012-01-11 中芯国际集成电路制造(上海)有限公司 去除晶片上的光刻胶层的方法
CN102314099B (zh) * 2010-07-08 2013-07-31 中芯国际集成电路制造(上海)有限公司 去除晶片上的光刻胶层的方法
CN102509711A (zh) * 2011-11-10 2012-06-20 上海华力微电子有限公司 一种检测浅沟槽隔离缺陷的方法
CN104835775A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法

Also Published As

Publication number Publication date
KR100745987B1 (ko) 2007-08-06
CN1913123B (zh) 2010-12-01
US7608519B2 (en) 2009-10-27
KR20070018281A (ko) 2007-02-14
DE102006037710B4 (de) 2017-04-06
US20070037348A1 (en) 2007-02-15
TWI323496B (en) 2010-04-11
JP2007049162A (ja) 2007-02-22
DE102006037710A1 (de) 2007-04-05
TW200707636A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
CN1913123A (zh) 制造半导体器件的沟槽隔离的方法
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
CN101330035B (zh) 浅沟槽隔离结构及其制造方法
CN101079379A (zh) 集成工艺调制一种利用hdp－cvd间隙填充的新型方法
TWI716414B (zh) 氧化矽膜的選擇性沉積
CN1314706A (zh) 形成元件隔离区的方法
CN1815697A (zh) 等离子体蚀刻方法
US20120270380A1 (en) Method for forming isolation layer in semiconductor device
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1941326A (zh) 具有锥型沟道的半导体器件的制造方法
CN100576491C (zh) 浅沟槽隔离结构及其制造方法
CN1921083A (zh) 半导体器件的制造方法
CN1881586A (zh) 半导体器件及其制造方法
CN101449364A (zh) 压缩性氮化物膜及其制造方法
KR20140024386A (ko) 퇴적물 제거 방법
CN1512272A (zh) 利用氟化氩曝光光源制造半导体器件的方法
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
CN1697154A (zh) 具有沟道隔离的半导体器件的制造方法
US20050023634A1 (en) Method of fabricating shallow trench isolation structure and microelectronic device having the structure
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
CN1769517A (zh) 等离子体化学气相沉积设备及用它制造半导体器件的方法
US9558988B2 (en) Method for filling the trenches of shallow trench isolation (STI) regions
CN101183659B (zh) 一种在硅片表面实施的沟槽隔离工艺
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
US20120220130A1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant