CN101174593A - 分离栅极快闪存储器的制造方法 - Google Patents
分离栅极快闪存储器的制造方法 Download PDFInfo
- Publication number
- CN101174593A CN101174593A CNA2006101598840A CN200610159884A CN101174593A CN 101174593 A CN101174593 A CN 101174593A CN A2006101598840 A CNA2006101598840 A CN A2006101598840A CN 200610159884 A CN200610159884 A CN 200610159884A CN 101174593 A CN101174593 A CN 101174593A
- Authority
- CN
- China
- Prior art keywords
- layer
- voltage circuit
- grid
- substrate
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 100
- 239000000463 material Substances 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 17
- 230000005641 tunneling Effects 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 177
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- RUXBQPVRMIMAJE-UHFFFAOYSA-N hydroxy(oxo)silicon Chemical compound O[Si]=O RUXBQPVRMIMAJE-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Abstract
本发明提供一种分离栅极快闪存储器的制造方法，先提供基底，包括存储单元、高压电路区及低压电路区。接着，于高压电路区中的基底上形成第一氧化层。然后，于低压电路区中的基底上形成第二氧化层。接下来，于第一氧化层与第二氧化层上形成第一导体层。之后，于存储单元中的基底上形成穿隧氧化层。随后，于穿隧介电层上形成堆叠栅极结构。继之，于存储单元中的基底上形成共形的第三氧化层。再者，于第三氧化层上形成第二导体层。随后，移除部份第二导体层。接着，图案化第一导体层，以于形成高压元件的栅极及低压元件的栅极。
Description
技术领域
本发明是有关于一种半导体元件的制造方法，且特别是有关于一种分离栅极快闪存储器的制造方法。
背景技术
非易失性存储器(nonvolatile memory)现今被应用于各种电子装置上，如用于储存结构数据、程序数据等等。快闪存储器是一种非易失性存储器，由于其可以进行多次数据存入、读取与清除等的动作，因此成为半导体市场中成长颇为快速的产品。
近来，为了降低半导体元件的制造成本并简化工艺，将存储器的存储单元(memory cell)与周边电路区(periphery circuit)的元件集成在同一芯片上已逐渐成为一种趋势。举例来说，将快闪存储器与周边电路元件集成在同一芯片上，则称的为嵌入式快闪存储器(embedded flash memory)。另外，在考虑到存储单元中的元件追求可靠度(reliability)、周边电路区中的元件则追求高效能(high performance)以及元件施加电压的高低等条件下，需要对应存储单元与周边电路区的元件特性，而于栅极或堆叠栅极结构与基底之间设置不同厚度的氧化层，以使元件在操作上可以达到要求。
举例来说，图1所绘示为公知的快闪存储器结构的剖面图。此结构包括基底100、穿隧介电层110、高温氧化层112、栅氧化层114、堆叠栅极结构120、抹除栅极140、选择栅极142、高压元件的栅极144与低压元件的栅极146。基底100包括存储单元102、高压电路区104与低压电路区106。上述各区域由隔离结构108隔离，而高压电路区104与低压电路区106组合即为周边电路区。堆叠栅极结构120包括由穿隧介电层开始依序为浮置栅极122、栅间介电层124、控制栅极126与顶盖层130。其中，控制栅极126包括掺杂多晶硅层126a与金属硅化物层126b。
值得注意的是，存储单元102中的选择栅极142与浮置栅极122之间的多晶硅层间氧化层(Internal poly oxidation，IPO)是由高温氧化层112与栅氧化层114所构成。高压电路区104中的高压元件的栅极144与基底100之间的栅氧化层以及存储单元102中的选择栅极142与基底100之间的栅氧化层同样是由穿隧介电层110、高温氧化层112与栅氧化层114所构成。低压电路区106中的低压元件的栅极146与基底100之间设置一层栅氧化层114。
为了增加存储器抹除的速度，会减少存储单元中的多晶硅层间氧化层的厚度。然而，在公知的快闪存储器中，存储单元102中的多晶硅层间氧化层与高压元件的栅氧化层具有相同的高温氧化层112与栅氧化层114，在减少存储单元102中的多晶硅层间氧化层的厚度的同时，高压元件的栅氧化层的厚度也随之减少，会降低「时依性介电崩溃(Time-Dependent DielectricBreakdown；TDDB)」的测试值，而造成高压元件的寿命缩短，使得高压元件的可靠度降低。
此外，位于高压电路区104及低压电路区106中的隔离结构108边缘的栅氧化层会因为在制造过程中进行清洗工艺而变薄，而降低高压元件及低压元件的电性。
发明内容
有鉴于此，本发明的目的就是提供一种分离栅极快闪存储器的制造方法，能增加高压元件的栅氧化层的厚度。
本发明的再一目的是提供一种分离栅极快闪存储器的制造方法，可解决高压电路区及低压电路区中的隔离结构边缘的栅氧化层变薄的问题。
本发明提出一种分离栅极快闪存储器的制造方法，首先提供一基底，包括存储单元、高压电路区及低压电路区，且基底中已形成有多个隔离结构。接着，于高压电路区中的基底上形成第一氧化层。然后，于低压电路区中的基底上形成第二氧化层。接下来，于高压电路区中的第一氧化层与低压电路区中的第二氧化层上形成第一导体层。之后，于存储单元中的基底上形成穿隧氧化层。随后，于存储单元中的穿隧介电层上形成多个堆叠栅极结构。继之，于存储单元中的基底上形成共形的第三氧化层。再者，于存储单元中的第三氧化层上形成第二导体层。随后，移除存储单元中的部份第二导体层。接着，图案化第一导体层，以于高压电路区中形成多个高压元件的栅极，且于低压电路区中形成多个低压元件的栅极。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，堆叠栅极结构包括从穿隧介电层开始依序为第一栅极、栅间介电层、第二栅极、顶盖层。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，堆叠栅极结构更包括间隙壁，位于顶盖层与第二栅极两侧，且位于栅间介电层上。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，第一栅极的材料包括掺杂多晶硅。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，栅间介电层的材料包括氧化硅或氧化硅/氮化硅/氧化硅。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，第二栅极的材料为掺杂多晶硅或多晶硅化金属。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，顶盖层的材料包括氮化硅。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，于高压电路区中的基底上形成第一氧化层的方法为先于基底上形成第一氧化层。接着，于高压电路区中的第一氧化层上形成第一图案化掩模层。然后，移除未被第一图案化掩模层覆盖住的第一氧化层。接下来，移除第一图案化掩模层。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，第一导体层的形成方法为先于基底上形成第一导体材料层。接着，于高压电路区及低压电路区中的导体材料层上形成第二图案化掩模层。然后，移除未被第二图案化掩模层覆盖住的第一导体材料层。接下来，移除第二图案化掩模层。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，存储单元中的部份第二导体层的移除方法包括回蚀刻法。
本发明提出一种分离栅极快闪存储器的制造方法，首先提供一基底，包括存储单元、高压电路区及低压电路区。接着，于基底上形成第一氧化层。再者，于基底中形成多个隔离结构。继之，移除存储单元与低压电路区中的第一氧化层。然后，于低压电路区中的基底上形成第二氧化层。接下来，于高压电路区中的第一氧化层与低压电路区中的第二氧化层上形成第一导体层。接下来，于存储单元中的基底上形成穿隧氧化层。之后，于存储单元中的穿隧介电层上形成多个堆叠栅极结构。继之，于存储单元中的基底上形成共形的第三氧化层。再者，于存储单元中的第三氧化层上形成第二导体层。随后，移除存储单元中的部份第二导体层。接着，图案化第一导体层，以于高压电路区中形成多个高压元件的栅极，且于低压电路区中形成多个低压元件的栅极。
依照本发明的一优选实施例所述，在上述的分离栅极快闪存储器的制造方法中，存储单元与低压电路区中的第一氧化层的移除方法为先于高压电路区中的第一氧化层上形成第一图案化掩模层。接着，移除未被第一图案化掩模层覆盖住的第一氧化层。然后，移除第一图案化掩模层。
基于上述，由于在本发明所提出的分离栅极快闪存储器的制造方法中，高压元件的栅氧化层在工艺上并非与选择栅极的栅氧化层一起形成而是个别形成，因此可以有效地增加高压元件的栅氧化层的厚度，以提高TDDB的测试值，且可以延长高压元件的寿命，提升高压元件的可靠度。
此外，由于在形成高压元件与低压元件的栅氧化层之后，就直接在栅氧化层上形成用以形成栅极的导体层，因此可以改善高压电路区及低压电路区中的隔离结构边缘的栅氧化层因清洗工艺而变薄的问题，以提升高压元件及低压元件的电性。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
附图说明
图1所绘示为公知的分离栅极快闪存储器结构的剖面图。
图2A至图2H所绘示为本发明一实施例的分离栅极快闪存储器的制造流程剖面图。
主要元件符号说明：
100、200：基底 102、202：存储单元
104、204：高压电路区 106、206：低压电路区
108、208：隔离结构 110、220：穿隧介电层
112：高温氧化层 114：栅氧化层
120、222：堆叠栅极结构 122：浮置栅极
124、226：栅间介电层 126：控制栅极
126a、228a：掺杂多晶硅层 126b、228b：金属硅化物层
130、130a、130b、230、230a、230b：顶盖层
132、232：间隙壁 140：抹除栅极
142：选择栅极 144、240：高压元件的栅极
146、242：低压元件的栅极 210、214、234：氧化层
212、218：图案化掩模层 216：导体层
224：第一栅极 228：第二栅极
236：第三栅极 238：第四栅极
具体实施方式
图2A至图2H所绘示为本发明一实施例的分离栅极快闪存储器的制造流程剖面图。
首先，请参照图2A。提供基底200，基底200例如是硅基底。基底200包括存储单元202、高压电路区204与低压电路区206，且基底200中已形成有隔离结构208，各区域皆由隔离结构208隔离，而高压电路区204与低压电路区206组合即为周边电路区。
此外，还可以分别对存储单元202、高压元件区204与低压元件区206中的基底200进行离子注入工艺，以于存储单元202、高压元件区204与低压元件区206的基底200中形成掺杂井区及其它掺杂区。其中，离子注入的材质可以是n型或p型，将视其元件的设计而定。且其工艺方法应为本领域技术人员所熟知，故于此不再赘述。
接着，于基底200上形成氧化层210。氧化层210的材料例如是氧化硅，其形成方法例如是热氧化法。
在本实施例是先于基底200中形成隔离结构208，再于基底200上形成氧化层210，但并不用以限制本发明。在另一实施例中，可先于基底200上形成氧化层210，再于基底200中形成隔离结构208，而隔离结构208例如是浅沟槽隔离结构，其形成方法为本领域技术人员所周知，故于此不再赘述。
继之，请参照图2B，于存储单元202与高压电路区204中的氧化层210上形成图案化掩模层212。
然后，移除未被图案化掩模层212覆盖住的氧化层210，而高压电路区204中所留下来的氧化层210作为高压元件的栅氧化层，其移除方法例如是干式蚀刻法。
在此实施例中，图案化掩模层212是形成在存储单元202与高压电路区204中的氧化层210上，所以在以图案化掩模层212作为掩模时，只移除了低压电路区206中的氧化层210，而存储单元202中的氧化层210会于后续工艺中移除。在另一实施例中，可将图案化掩模层212只形成于高压电路区204中的氧化层210上，因此在以图案化掩模层212作为掩模时，会同时移除未被图案化掩模层212覆盖住的位于存储单元202及低压电路区206中的氧化层210。
接下来，请参照图2C，移除图案化掩模层212，其移除方法例如是灰化或蚀刻法。然后，于低压电路区206中的基底200上形成氧化层214，其形成方法例如是干式氧化法或是原位蒸汽生成(in situ steam generation，ISSG)法。
而后，请参照图2D，于基底200上形成导体层216，并覆盖于氧化层210与氧化层214上。导体层216的材料例如是掺杂多晶硅，而其形成方法例如是先以化学气相沉积法形成未掺杂多晶硅层，接着再进行掺杂工艺，或者是直接以化学气相沉积法形成临场掺杂多晶硅层。
接着，于高压电路区204及低压电路区206中的导体层216上形成图案化掩模层218。
然后，请参照图2E，移除未被图案化掩模层218覆盖住的导体层216，而留下形成于高压电路区204中的氧化层210与低压电路区206中的氧化层214上的导体层216。其中，移除未被图案化掩模层218覆盖住的导体层216的方法例如是干式蚀刻法。接下来，移除图案化掩模层218，其移除方法例如是灰化或蚀刻法。
之后，请参照图2F，移除位于存储单元202中的基底200上的氧化层210，其移除方法例如是干式蚀刻法。
接着，于存储单元202中的基底200上形成穿隧氧化层220。穿隧介电层220的材料例如是氧化硅，其形成方法例如是热氧化法。之后，于存储单元202中的穿隧介电层220上形成堆叠栅极结构222。
堆叠栅极结构222从穿隧介电层220开始例如是依序为第一栅极224、栅间介电层226、第二栅极228、顶盖层230。堆叠栅极结构222还包括间隙壁232，位于顶盖层230与第二栅极228两侧壁，且位于栅间介电层226上。
其中，第一栅极224的材料例如是掺杂多晶硅，其形成方法例如是先化学气相沉积法形成未掺杂多晶硅层，接着再进行掺杂工艺；或者是直接以化学气相沉积法形成临场掺杂多晶硅层。栅间介电层226的材料例如是氧化硅或氧化硅/氮化硅/氧化硅，其形成方法例如是化学气相沉积法。第二栅极228的材料例如是导体层，如掺杂多晶硅或多晶硅化金属。因此，第二栅极228可例如是由掺杂多晶硅层228a与金属硅化物层228b所组成。其中掺杂多晶硅层226a的形成方法与第一栅极224相同，而金属硅化物层226b的材料例如是硅化钨、硅化钛、硅化钴、硅化钽、硅化镍、硅化铂或硅化钯，其形成方法例如是化学气相沉积法。第一栅极224例如是作为浮置栅极；第二栅极228例如是作为控制栅极。
另外，顶盖层230例如是单层结构；或者是由顶盖层230a与顶盖层230b所组成的两层堆叠结构。单层顶盖层的材料例如是氧化硅、氮化硅、氮氧化硅或其他合适材料，其形成方法例如是先形成顶盖材料层，接着再以各向异性蚀刻法移除部分顶盖材料层。另外，两层堆叠结构的顶盖层230a的材料例如是氮化硅、氮氧化硅或其他合适材料。而顶盖层230b的材料例如是四乙羟基硅氧化层或其他合适材料。顶盖层230a与顶盖层230b的形成方法例如是先于基底200上依序形成顶盖层230a的材料层与顶盖层230b的材料层，接着再以各向异性蚀刻法移除部分上述材料层。
堆叠栅极结构222的形成方法例如是先形成其中所有膜层的材料层，再图案化上述所有膜层直至穿隧介电层220的表面。
随后，请参照图2G，于基底200上形成共形的氧化层234。氧化层234的形成方法例如是进行一个高温氧化物的沉积工艺。
继之，于氧化层234上形成导体层(未绘示)。导体层的材料例如是掺杂多晶硅，而其形成方法例如是先以化学气相沉积法形成未掺杂多晶硅层，接着再进行掺杂工艺；或者是直接以化学气相沉积法形成临场掺杂多晶硅层。
之后，移除存储单元202中的部份导体层，以于堆叠栅极结构222之间形成第三栅极236，以及于堆叠栅极结构222中最外侧的堆叠栅极结构222的其中之一的侧壁上形成第四栅极238，并可同时移除高压电路区204与低压电路区206中的导体层，其移除的方法例如是回蚀刻法。
再者，请参照图2H，图案化导体层216，以于高压电路区204中形成高压元件的栅极240，且于低压电路区206中形成低压元件的栅极242，而在图案化导体层216的同时，会一并图案化高压电路区204及低压电路区206中的穿隧介电层220及氧化层234。
由于，作为高压元件的栅氧化层的氧化层210在工艺上是个别形成，并非与第四栅极238(选择栅极)的栅氧化层(由穿遂氧化层220及氧化层234所组成)一起形成，而可以个别控制氧化层210的厚度，因此能有效地增加高压元件的栅氧化层的厚度。此外，由于高压元件的栅氧化层的厚度增加，因此能提高TDDB的测试值，且可以延长高压元件的寿命，提升高压元件的可靠度。
此外，由于在形成高压电路区204及低压电路区206中的氧化层210及氧化层214之后，就直接在氧化层210及氧化层214上形成用以形成栅极的导体层216，因此可以改善高压电路区204及低压电路区206中的隔离结构208边缘的氧化层210及氧化层214因清洗工艺而变薄的问题，以提升高压元件及低压元件的电性。
综上所述，本发明至少具有下列优点：
1.由于在本发明所提出的分离栅极快闪存储器的制造方法中，高压元件的栅氧化层在工艺上是个别形成，因此可以有效地增加高压元件的栅氧化层的厚度。
2.依照本发明所提出的分离栅极快闪存储器的制造方法所制造的高压元件具有较高的TDDB测试值、较长的使用寿命及较高的可靠度。
3.本发明所提出的分离栅极快闪存储器的制造方法能改善高压电路区及低压电路区中的隔离结构边缘的栅氧化层因清洗工艺而变薄的问题，因此可以所形成的高压元件及低压元件具有优选的电性。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求范围所界定者为准。
Claims (20)
1.一种分离栅极快闪存储器的制造方法，包括：
提供一基底，包括一存储单元、一高压电路区及一低压电路区，且该基底中已形成有多个隔离结构；
于该高压电路区中的该基底上形成一第一氧化层；
于该低压电路区中的该基底上形成一第二氧化层；
于高压电路区中的该第一氧化层与该低压电路区中的该第二氧化层上形成一第一导体层；
于该存储单元中的该基底上形成一穿隧氧化层；
于该存储单元中的该穿隧介电层上形成多个堆叠栅极结构；
于存储单元中的该基底上形成共形的一第三氧化层；
于该存储单元中的该第三氧化层上形成一第二导体层；
移除该存储单元中的部份该第二导体层；以及
图案化该第一导体层，以于该高压电路区中形成多个高压元件的栅极，且于该低压电路区中形成多个低压元件的栅极。
2.如权利要求1所述的分离栅极快闪存储器的制造方法，其中该些堆叠栅极结构包括从穿隧介电层开始依序为一第一栅极、一栅间介电层、一第二栅极、一顶盖层。
3.如权利要求2所述的分离栅极快闪存储器的制造方法，其中该些堆叠栅极结构更包括一间隙壁，位于该顶盖层与该第二栅极两侧，且位于该栅间介电层上。
4.如权利要求2所述的分离栅极快闪存储器的制造方法，其中该第一栅极的材料包括掺杂多晶硅。
5.如权利要求2所述的分离栅极快闪存储器的制造方法，其中该栅间介电层的材料包括氧化硅或氧化硅/氮化硅/氧化硅。
6.如权利要求2所述的分离栅极快闪存储器的制造方法，其中该第二栅极的材料为掺杂多晶硅或多晶硅化金属。
7.如权利要求2所述的分离栅极快闪存储器的制造方法，其中该顶盖层的材料包括氮化硅。
8.如权利要求1所述的分离栅极快闪存储器的制造方法，其中于该高压电路区中的该基底上形成该第一氧化层的方法包括：
于该基底上形成该第一氧化层；
于该高压电路区中的该第一氧化层上形成一第一图案化掩模层；
移除未被该第一图案化掩模层覆盖住的该第一氧化层；以及
移除该第一图案化掩模层。
9.如权利要求1所述的分离栅极快闪存储器的制造方法，其中该第一导体层的形成方法包括：
于该基底上形成一第一导体材料层；
于该高压电路区及该低压电路区中的该导体材料层上形成一第二图案化掩模层；
移除未被该第二图案化掩模层覆盖住的该第一导体材料层；以及
移除该第二图案化掩模层。
10.如权利要求1所述的分离栅极快闪存储器的制造方法，其中该存储单元中的部份该第二导体层的移除方法包括回蚀刻法。
11.一种分离栅极快闪存储器的制造方法，包括：
提供一基底，包括一存储单元、一高压电路区及一低压电路区；
于该基底上形成一第一氧化层；
于该基底中形成多个隔离结构；
移除该存储单元与该低压电路区中的该第一氧化层；
于该低压电路区中的该基底上形成一第二氧化层；
于高压电路区中的该第一氧化层与该低压电路区中的该第二氧化层上形成一第一导体层；
于该存储单元中的该基底上形成一穿隧氧化层；
于该存储单元中的该穿隧介电层上形成多个堆叠栅极结构；
于存储单元中的该基底上形成共形的一第三氧化层；
于该存储单元中的该第三氧化层上形成一第二导体层；
移除该存储单元中的部份该第二导体层；以及
图案化该第一导体层，以于该高压电路区中形成多个高压元件的栅极，且于该低压电路区中形成多个低压元件的栅极。
12.如权利要求11所述的分离栅极快闪存储器的制造方法，其中该些堆叠栅极结构包括从穿隧介电层开始依序为一第一栅极、一栅间介电层、一第二栅极、一顶盖层。
13.如权利要求12所述的分离栅极快闪存储器的制造方法，其中该些堆叠栅极结构更包括一间隙壁，位于该顶盖层与该第二栅极两侧，且位于该栅间介电层上。
14.如权利要求12所述的分离栅极快闪存储器的制造方法，其中该第一栅极的材料包括掺杂多晶硅。
15.如权利要求12所述的分离栅极快闪存储器的制造方法，其中该栅间介电层的材料包括氧化硅或氧化硅/氮化硅/氧化硅。
16.如权利要求12所述的分离栅极快闪存储器的制造方法，其中该第二栅极的材料为掺杂多晶硅或多晶硅化金属。
17.如权利要求12所述的分离栅极快闪存储器的制造方法，其中该顶盖层的材料包括氮化硅。
18.如权利要求11所述的分离栅极快闪存储器的制造方法，其中该存储单元与该低压电路区中的该第一氧化层的移除方法包括：
于该高压电路区中的该第一氧化层上形成一第一图案化掩模层；
移除未被该第一图案化掩模层覆盖住的该第一氧化层；以及
移除该第一图案化掩模层。
19.如权利要求11所述的分离栅极快闪存储器的制造方法，其中该第一导体层的形成方法包括：
于该基底上形成一第一导体材料层；
于该高压电路区及该低压电路区中的该导体材料层上形成一第二图案化掩模层；
移除未被该第二图案化掩模层覆盖住的该第一导体材料层；以及
移除该第二图案化掩模层。
20.如权利要求11所述的分离栅极快闪存储器的制造方法，其中该存储单元中的部份该第二导体层的移除方法包括回蚀刻法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101598840A CN101174593A (zh) | 2006-11-02 | 2006-11-02 | 分离栅极快闪存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101598840A CN101174593A (zh) | 2006-11-02 | 2006-11-02 | 分离栅极快闪存储器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101174593A true CN101174593A (zh) | 2008-05-07 |
Family
ID=39422982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101598840A Pending CN101174593A (zh) | 2006-11-02 | 2006-11-02 | 分离栅极快闪存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101174593A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956563A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956553A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956554A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN103208459A (zh) * | 2012-01-13 | 2013-07-17 | 华邦电子股份有限公司 | 反及闸型快闪存储装置的制造方法 |
| CN106158872A (zh) * | 2015-03-31 | 2016-11-23 | 物联记忆体科技股份有限公司 | 非易失性存储器 |
| CN109148456A (zh) * | 2017-06-16 | 2019-01-04 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN113611704A (zh) * | 2021-01-11 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 半导体结构的制作方法 |
-
2006
- 2006-11-02 CN CNA2006101598840A patent/CN101174593A/zh active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956563B (zh) * | 2011-08-24 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956553A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956563A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956553B (zh) * | 2011-08-24 | 2014-07-30 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 |
| CN102956554A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN102956554B (zh) * | 2011-08-30 | 2014-07-30 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN103208459A (zh) * | 2012-01-13 | 2013-07-17 | 华邦电子股份有限公司 | 反及闸型快闪存储装置的制造方法 |
| CN103208459B (zh) * | 2012-01-13 | 2016-01-06 | 华邦电子股份有限公司 | 反及闸型快闪存储装置的制造方法 |
| CN106158872A (zh) * | 2015-03-31 | 2016-11-23 | 物联记忆体科技股份有限公司 | 非易失性存储器 |
| CN106158872B (zh) * | 2015-03-31 | 2019-06-11 | 物联记忆体科技股份有限公司 | 非易失性存储器 |
| CN109148456A (zh) * | 2017-06-16 | 2019-01-04 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN109148456B (zh) * | 2017-06-16 | 2021-09-14 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN113611704A (zh) * | 2021-01-11 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 半导体结构的制作方法 |
| CN113611704B (zh) * | 2021-01-11 | 2023-12-19 | 联芯集成电路制造(厦门)有限公司 | 半导体结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097819B (zh) | 一种集成电路及形成集成电路的方法 | |
| US7517749B2 (en) | Method for forming an array with polysilicon local interconnects | |
| KR100432888B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US7960266B2 (en) | Spacer patterns using assist layer for high density semiconductor devices | |
| CN101174593A (zh) | 分离栅极快闪存储器的制造方法 | |
| CN102969279B (zh) | 用于制造半导体器件的方法 | |
| US20060258089A1 (en) | FLASH memory device and method of manufacture | |
| CN101533776B (zh) | 制造半导体存储器件的方法 | |
| CN101022112A (zh) | 非易失性存储器及其制造方法 | |
| JP2008091614A (ja) | 半導体装置およびその製造方法 | |
| US7294548B2 (en) | Semiconductor device and fabricating method thereof | |
| CN101236928A (zh) | 非挥发性存储器的制造方法 | |
| TW200812011A (en) | Method of manufacturing well pick-up structure of non-volatile memory | |
| JP2000031305A (ja) | Ａｎｄ型不揮発性半導体記憶装置およびその製造方法 | |
| US7592036B2 (en) | Method for manufacturing NAND flash memory | |
| US20120153374A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
| CN101452889A (zh) | 非易失性存储器的制造方法 | |
| JP2008166325A (ja) | 半導体装置の製造方法 | |
| JP2003258130A (ja) | 半導体装置の製造方法 | |
| CN1316601C (zh) | 非挥发性内存的制造方法 | |
| CN100468700C (zh) | 非挥发性存储器的制造方法 | |
| JP4829144B2 (ja) | 半導体装置及びその製造方法 | |
| CN100418209C (zh) | 非挥发性存储器的制造方法 | |
| CN100390964C (zh) | 非挥发性存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |