CN101533776B - 制造半导体存储器件的方法 - Google Patents
制造半导体存储器件的方法 Download PDFInfo
- Publication number
- CN101533776B CN101533776B CN2008101324515A CN200810132451A CN101533776B CN 101533776 B CN101533776 B CN 101533776B CN 2008101324515 A CN2008101324515 A CN 2008101324515A CN 200810132451 A CN200810132451 A CN 200810132451A CN 101533776 B CN101533776 B CN 101533776B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- storage unit
- gate pattern
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000009413 insulation Methods 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 28
- 238000005516 engineering process Methods 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 15
- 230000000717 retained effect Effects 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
Abstract
一种制造半导体存储器件的方法，该方法可以保护隧道绝缘层免受蚀刻损伤，包括以下步骤：在半导体衬底上顺序地形成隧道绝缘层、第一导电层、介电层和第二导电层；蚀刻第二导电层、介电层和第一导电层以形成栅极图案，第一导电层保留在栅极图案之间的隧道绝缘层上以防止隧道绝缘层被暴露；实施清洗工艺以除去在蚀刻步骤中产生的杂质；实施离子注入工艺以使保留在隧道绝缘层上的第一导电层单晶化；和实施氧化工艺以在栅极图案的顶部和侧壁上形成氧化物层，并将单晶化的第一导电层转变为绝缘层。
Description
相关申请的交叉引用
本申请要求2008年3月11日提交的韩国专利申请No.10-2008-0022558的优先权，通过引用将其全部内容并入本发明。
技术领域
本发明涉及制造半导体存储器件的方法，更具体涉及其中保护隧道绝缘层以免暴露于用于栅极图案的蚀刻工艺、从而防止对隧道绝缘层的蚀刻损伤的半导体存储器件的制造方法。
背景技术
在半导体快闪存储器件中，通常通过图案化用于浮置栅极的导电层、介电层、用于控制栅极的导电层和栅电极层来形成栅极图案。
图1是说明根据常规技术制造半导体器件的方法的半导体存储器件的截面图。
参考图1，在半导体衬底10上顺序地形成隧道绝缘层11、用于浮置栅极的导电层12、介电层13、用于控制栅极的导电层14和栅电极层15。然后，形成硬掩模图案，并且实施使用所述硬掩模图案的蚀刻工艺以图案化栅电极层15。随后，顺序地蚀刻用于控制栅极的导电层14、介电层13和用于浮置栅极的导电层12以暴露隧道绝缘层11。
在上述根据常规技术的用于在半导体存储器件中形成栅极图案的工艺中，实施蚀刻工艺直至暴露隧道绝缘层。然后，实施清洗工艺以除去在蚀刻工艺中产生的聚合物。
隧道绝缘层可受到通蚀刻工艺期间的过蚀刻或清洗工艺的损伤，从而劣化隧道绝缘层的特性。由于上述现象，在存储器件的编程操作完成之后，可引起电荷损失，由此劣化器件的数据保持特性。
发明内容
本发明的一个目的是提供制造半导体存储器件的方法，其中在用于形成半导体存储器件的栅极图案的工艺期间，在隧道绝缘层上保留具有一定厚度的导电层，然后在后续离子注入工艺中使保留的导电层单晶化(mono-crystallized)以增加导电层的电阻(resistance)，随后实施氧化过程以将导电层转变为绝缘层。根据本发明，在用于形成栅极图案的蚀刻工艺中防止隧道绝缘层暴露，使得在蚀刻工艺中或在后续清洗工艺中可引起的对隧道绝缘层的蚀刻损伤可得到抑制，由此改善半导体存储器件的电特性。
根据本发明一个实施方案的制造半导体存储器件的方法，包括以下步骤：在半导体衬底上顺序地形成隧道绝缘层、第一导电层、介电层和第二导电层；蚀刻第二导电层、介电层和第一导电层以形成栅极图案，第一导电层保留在栅极图案之间的隧道绝缘层上以防止隧道绝缘层暴露；实施清洗工艺以除去在用于形成栅极图案的蚀刻工艺中产生的杂质；实施离子注入工艺以使保留在隧道绝缘层上的第一导电层单晶化；和实施氧化工艺以在栅极图案的顶部和侧壁上形成氧化物层，并将单晶化的第一导电层转变为绝缘层。
根据本发明该实施方案的制造半导体存储器件的方法，还包括：在形成第二导电层之后，在第二导电层上顺序地形成栅电极层和硬掩模层的步骤。
保留在栅极图案之间的隧道绝缘层上的第一导电层优选具有
的厚度。
附图说明
通过参考下文结合附图进行的详述，本发明的上述及其他特征和优点将变得显而易见，其中：
图1是说明根据常规技术制造半导体器件的方法的半导体存储器件的截面图；和
图2至图5是说明根据本发明一个实施方案制造半导体存储器件的方法的半导体存储器件的截面图。
具体实施方式
以下，将参考附图更详细地说明本发明的优选实施方案。然而，应该注意，本发明的以下实施方案可以具有不同的形式，因此本发明的范围不限于本发明的以下实施方案。在此提供描述以使得本领域技术人员更完全地理解本发明，而本发明的范围应该由所附的权利要求来理解。
图2至图5是说明根据本发明一个实施方案制造半导体存储器件的方法的半导体存储器件的截面图。
参考图2，在半导体衬底100上顺序地形成隧道绝缘层101、用于浮置栅极的导电层102、介电层103、用于控制栅极的导电层104、栅电极层105、和硬掩模层106。
可由多晶硅层形成用于浮置栅极的导电层102和用于控制栅极的导电层104，介电层103优选形成为包括第一氧化物层103a、氮化物层103b和第二氧化物层103c的ONO结构。栅电极层105优选由钨(W)层形成。
用于浮置栅极的导电层102优选由包括不存在杂质的非晶硅层和包含杂质的多晶硅层的双层所形成。
虽然附图中未显示，但是在形成用于控制栅极的导电层104之后，优选在形成栅电极层105之前形成扩散防止层。
参考图3，在硬掩模层106上形成光刻胶图案，并且然后实施使用该光刻胶图案的蚀刻工艺以图案化硬掩模层106。随后，实施使用图案化的硬掩模层106的蚀刻工艺以图案化栅电极层105、用于控制栅极的导电层104、介电层103和用于浮置栅极的导电层102。结果，形成栅极图案。在此，不完全蚀刻用于浮置栅极的导电层102，而是一部分导电层102保留于在邻近栅极图案的半导体衬底100上形成的隧道绝缘层101上，使得保留的导电层102的薄层覆盖栅极图案之间的隧道绝缘层101。优选控制蚀刻工艺，使得保留的导电层102具有
的厚度。由于没有暴露隧道绝缘层101，所以在蚀刻工艺期间没有被过蚀刻所损伤。
然后，实施清洗工艺以除去在用于形成栅极图案而实施的蚀刻工艺中产生的杂质(包括聚合物)。而且，由于隧道绝缘层101没有暴露而是被保留的导电层102所覆盖，因此隧道绝缘层没有被清洗工艺所损伤。
参考图4，实施离子注入工艺以在半导体衬底100中形成源极/漏极区，并且通过使暴露的多晶导电层102单晶化以形成单晶导电层102a。即，栅极图案之间的多晶导电层102的连接结构例如多晶硅层被离子注入工艺期间注入的离子所破坏，使得栅极图案之间的导电层102单晶化。单晶导电层102a具有增加的电阻并且容易与其它材料反应。
为了控制由单晶导电层102a的厚度所导致的投影射程(projectedrange，Rp)的变化，优选离子注入工艺使用15～25KeV的能量。在此，半导体衬底100中的源极/漏极区和单晶导电层102a可通过单个离子注入步骤或通过单独的两个或更多注入步骤形成。
参考图5，实施氧化工艺以在栅极图案的侧壁和顶部上形成氧化物层107以及氧化暴露的单晶导电层102a，使得暴露的单晶导电层102a转变为氧化物层。结果，单晶导电层102a转变为绝缘层102b，使得栅极图案与相邻栅极图案电隔离。
根据本发明的一个实施方案，在形成半导体存储器件的栅极图案的工艺期间，在隧道绝缘层上保留一定厚度的导电层，然后在后续的离子注入工艺中使保留的导电层单晶化以增加导电层的电阻，随后实施氧化工艺以将单晶导电层转变为绝缘层。因此，隧道绝缘层在形成栅极图案的工艺中没有暴露，使得可防止在蚀刻工艺中或在清洗工艺中可能导致的对隧道绝缘层的蚀刻损伤，由此改善器件电特性。
尽管本发明中已经参考许多说明性的实施方案进行了描述，但是显然本领域技术人员可以知道很多的其它改变和实施方案，这些也在本文公开的原理的精神和范围内。更尤其是，在本说明书、附图和所附的权利要求的范围内，对象组合排列的构件和/或布置中可能有不同的变化和改变。除构件和/或布置的变化和改变之外，替代的用途对于本领域技术人员也是显而易见的。
Claims (12)
1.一种制造半导体存储器件的方法，包括以下步骤：
在半导体衬底上顺序地形成隧道绝缘层、用于浮置栅极的导电层、介电层和用于控制栅极的导电层；
蚀刻所述用于控制栅极的导电层、所述介电层和所述用于浮置栅极的导电层以形成栅极图案，在所述栅极图案之间的隧道绝缘层上保留预定厚度的所述用于浮置栅极的导电层；
实施离子注入工艺以在所述半导体衬底上形成源极/漏极区；和
实施氧化工艺以在所述栅极图案的顶部和侧壁上形成氧化物层和将保留在所述栅极图案之间的所述用于浮置栅极的导电层转变为绝缘层，
其中所述用于浮置栅极的导电层包括多晶硅层。
2.根据权利要求1所述的制造半导体存储器件的方法，其中所述用于浮置栅极的导电层包括不含杂质的非晶硅层和含杂质的多晶硅层。
3.根据权利要求1所述的制造半导体存储器件的方法，其中所述离子注入工艺使得保留在所述栅极图案之间的所述隧道绝缘层上的所述用于浮置栅极的导电层单晶化。
4.根据权利要求3所述的制造半导体存储器件的方法，其中所述离子注入工艺包括单个离子注入步骤。
5.根据权利要求3所述的制造半导体存储器件的方法，其中所述离子注入工艺包括两个或更多个离子注入步骤。
6.根据权利要求1所述的制造半导体存储器件的方法，其中保留在所述栅极图案之间的所述隧道绝缘层上的所述用于浮置栅极的导电层具有30～50
的厚度。
7.根据权利要求1所述的制造半导体存储器件的方法，其中所述离子注入工艺使用15～25KeV的能量来实施。
8.一种制造半导体存储器件的方法，包括以下步骤：
在半导体衬底上顺序地形成隧道绝缘层、第一导电层、介电层和第二导电层；
蚀刻所述第二导电层、所述介电层和所述第一导电层以形成栅极图案，所述第一导电层保留在所述栅极图案之间的所述隧道绝缘层上以防止暴露出所述隧道绝缘层；
实施清洗工艺，以除去在形成所述栅极图案的所述蚀刻工艺中产生的杂质；
实施离子注入工艺，以使得保留在所述栅极图案之间的所述隧道绝缘层上的第一导电层单晶化；和
实施氧化工艺，以在所述栅极图案的顶部和侧壁上形成氧化物层和将所述单晶化的第一导电层转变为绝缘层，
其中所述第一导电层包括多晶硅层。
9.根据权利要求8所述的制造半导体存储器件的方法，其中所述第一导电层包括不含杂质的非晶硅层和含杂质的多晶硅层。
10.根据权利要求8所述的制造半导体存储器件的方法，还包括在形成所述第二导电层之后，在所述第二导电层上顺序地形成栅电极层和硬掩模层的步骤。
11.根据权利要求8所述的制造半导体存储器件的方法，其中保留在所述栅极图案之间的所述隧道绝缘层上的所述第一导电层具有30～50
的厚度。
12.根据权利要求8所述的制造半导体存储器件的方法，其中所述离子注入工艺使用15～25KeV的能量来实施。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080022558A KR100946056B1 (ko) | 2008-03-11 | 2008-03-11 | 반도체 메모리 소자의 제조 방법 |
| KR1020080022558 | 2008-03-11 | ||
| KR10-2008-0022558 | 2008-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101533776A CN101533776A (zh) | 2009-09-16 |
| CN101533776B true CN101533776B (zh) | 2011-01-19 |
Family
ID=41063487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101324515A Expired - Fee Related CN101533776B (zh) | 2008-03-11 | 2008-07-16 | 制造半导体存储器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7811888B2 (zh) |
| JP (1) | JP2009218549A (zh) |
| KR (1) | KR100946056B1 (zh) |
| CN (1) | CN101533776B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2450945B1 (en) * | 2010-11-08 | 2013-05-29 | Imec | Method for producing a floating gate memory structure |
| KR20130044699A (ko) * | 2011-10-24 | 2013-05-03 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 이의 제조 방법 |
| KR20130116099A (ko) * | 2012-04-13 | 2013-10-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20140030483A (ko) * | 2012-08-30 | 2014-03-12 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| CN105990112A (zh) * | 2015-01-30 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件的制作方法 |
| KR102344881B1 (ko) * | 2015-03-31 | 2021-12-29 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN107785417A (zh) * | 2016-08-25 | 2018-03-09 | 比亚迪股份有限公司 | 碳化硅功率器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624023B1 (en) * | 2002-05-23 | 2003-09-23 | Macronix International Co., Ltd. | Method for improving the performance of flash memory |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3894275B2 (ja) | 2000-09-11 | 2007-03-14 | セイコーエプソン株式会社 | 強誘電体メモリ装置およびその製造方法 |
| KR100615585B1 (ko) | 2004-09-09 | 2006-08-25 | 삼성전자주식회사 | 반도체 소자의 게이트 패턴 형성방법 |
| JP4143589B2 (ja) * | 2004-10-15 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| KR100650903B1 (ko) | 2005-09-21 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 비휘발성 기억 장치 및 그 제조방법 |
| KR20070069817A (ko) * | 2005-12-28 | 2007-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2008
- 2008-03-11 KR KR1020080022558A patent/KR100946056B1/ko not_active IP Right Cessation
- 2008-06-27 US US12/147,985 patent/US7811888B2/en active Active
- 2008-07-16 CN CN2008101324515A patent/CN101533776B/zh not_active Expired - Fee Related
- 2008-07-28 JP JP2008192941A patent/JP2009218549A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624023B1 (en) * | 2002-05-23 | 2003-09-23 | Macronix International Co., Ltd. | Method for improving the performance of flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100946056B1 (ko) | 2010-03-09 |
| US7811888B2 (en) | 2010-10-12 |
| JP2009218549A (ja) | 2009-09-24 |
| KR20090097429A (ko) | 2009-09-16 |
| CN101533776A (zh) | 2009-09-16 |
| US20090233406A1 (en) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109460B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
| US7081651B2 (en) | Non-volatile memory device with protruding charge storage layer and method of fabricating the same | |
| CN101533776B (zh) | 制造半导体存储器件的方法 | |
| US5970371A (en) | Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM | |
| CN101127329A (zh) | 快闪存储器件及其制造方法 | |
| KR0168155B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| US7514368B2 (en) | Flash memory device | |
| KR20090082627A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100854504B1 (ko) | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 | |
| CN115881524A (zh) | 嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法 | |
| KR100665835B1 (ko) | 스플리트 게이트형 플래시 메모리 소자 제조방법 | |
| KR100642383B1 (ko) | 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법 | |
| KR100871982B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| KR100284307B1 (ko) | 플래쉬 이이피롬 제조방법 | |
| CN101246856B (zh) | Sonos快闪存储器的制作方法 | |
| KR100568856B1 (ko) | 비휘발성 반도체 메모리소자 제조방법 | |
| TWI571973B (zh) | 非揮發性記憶體的製造方法 | |
| KR20050068901A (ko) | 비 휘발성 메모리 소자의 제조방법 | |
| KR100497195B1 (ko) | 플래쉬 메모리 및 그 제조방법 | |
| KR100444841B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100628245B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20100079159A (ko) | 반도체 플래시 메모리 제조 방법, 이를 구현하기 위한 플래시 메모리 셀 | |
| KR100422347B1 (ko) | 플레쉬 메모리소자의 제조방법 | |
| KR20060066961A (ko) | 낸드형 비휘발성 메모리 소자 및 그 형성 방법 | |
| KR20100041308A (ko) | 반도체 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110119 Termination date: 20130716 |