CN115881524A - 嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法 - Google Patents

Abstract

本发明提供一种嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法，栅极制备方法包括：提供衬底，衬底内依次形成低压阱区、高压阱区及cell区，低压阱区、高压阱区和cell区之间均使用浅沟槽隔离结构隔开；于cell区及高压阱区的衬底上形成第一多晶硅层及ONO层，其中，第一多晶硅层露出cell区和高压阱区之间的浅沟槽隔离结构，ONO层覆盖第一多晶硅层还覆盖cell区和高压阱区之间的浅沟槽隔离结构；于低压阱区的衬底上及ONO层上形成第二多晶硅层；于低压阱区形成第一栅极；于cell区及高压阱区形成第二栅极。该方法实现了在制备栅极时，保证低压阱区第一栅极及高压阱区和cell区第二栅极均不被损伤的效果。

Description

嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法

技术领域

本发明涉及半导体集成电路制造技术领域，特别是涉及一种嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法。

背景技术

半导体存储器是现代电子技术中的关键组成之一，推动了现代社会的数字化、信息化发展。按照其保存数据时间的长短，大体上可分为易失性存储器和非易失性存储器。非易失性存储器具有数据保存时间长、断电不丢失和低功耗的特点。其中嵌入式快闪存储器（Embedded Flash，eflash），以其低成本、低功耗、存取速度快等性能优势，已经在非易失性存储器领域占据越来越重要的地位。随着科技的发展，数据存储介质应用也由一些传统的非易失存储器转向闪存型存储器，以闪存为主要存储介质的大量固态存储设备已经成为当今数据存储的主流方案之一。

通常，eflash的存储结构包括层叠在一起的浮栅和控制栅，该浮栅和控制栅之间形成复合介质层。通过向eflash的控制栅等电极施加不同的操作电压，实现对该eflash的读操作、写操作以及擦除操作的控制。eflash的存储内容取决于其存储结构中浮栅存储电子的状态，若浮栅为没有电子的状态，则eflash中的数据为1，若浮栅为有电子的状态，则eflash中的数据为0。

相关技术的eflash制备过程通常包括在衬底内形成低压阱区、高压阱区及cell区，cell区及高压阱区会用到浮栅和控制栅的叠层结构，而低压阱区为单层栅结构。在该三个区光刻形成各自的叠层栅结构及单层栅结构时存在会对cell区及高压阱区的叠层栅结构产生损伤的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种嵌入式快闪存储器及嵌入式快闪存储器栅极及制备方法，用于解决现有技术在eflash的低压阱区、高压阱区及cell区光刻形成各自的叠层栅结构及单层栅结构时存在会对cell区及高压阱区的叠层栅结构产生损伤等的问题。

为实现上述目的及其他相关目的，本发明提供一种嵌入式快闪存储器栅极的制备方法，所述制备方法包括：

提供衬底，所述衬底内依次形成有低压阱区、高压阱区及cell区，且所述低压阱区、所述高压阱区和所述cell区之间均使用浅沟槽隔离结构隔开；

于所述cell区及所述高压阱区的衬底上依次形成第一多晶硅层及ONO层，其中，所述第一多晶硅层露出所述cell区和所述高压阱区之间的所述浅沟槽隔离结构，所述ONO层覆盖所述第一多晶硅层还覆盖所述cell区和所述高压阱区之间的所述浅沟槽隔离结构；

于所述低压阱区的衬底上及所述ONO层上形成第二多晶硅层；

于所述低压阱区形成第一栅极，具体包括：于上述结构表面上旋涂第一光刻胶层，并进行图形化，形成图形化的第一光刻胶层；基于所述图形化的第一光刻胶层刻蚀所述低压阱区衬底上的所述第二多晶硅层；去除所述图形化的第一光刻胶层，以形成单层结构的所述第一栅极；

于所述cell区及所述高压阱区形成第二栅极，具体包括：于上述结构表面上旋涂第二光刻胶层，并进行图形化，形成图形化的第二光刻胶层，所述第二光刻胶层的厚度大于所述第一栅极的厚度；基于所述图形化的第二光刻胶层依次刻蚀所述cell区及所述高压阱区衬底上的所述第二多晶硅层、所述ONO层及所述第一多晶硅层；去除所述图形化的第二光刻胶层，以形成叠层结构的所述第二栅极。

可选地，所述cell区形成有一个所述第二栅极或两个所述第二栅极。

可选地，所述第一多晶硅层为掺杂多晶硅层，所述第二多晶硅层为非掺杂多晶硅层。

可选地，所述低压阱区包括低压P型阱区和低压N型阱区，且所述低压P型阱区及所述低压N型阱区之间通过浅沟槽隔离结构隔开；所述高压阱区包括高压P型阱区和高压N型阱区，且所述高压P型阱区及所述高压N型阱区之间通过浅沟槽隔离结构隔开。

进一步地，所述低压P型阱区及所述低压N型阱区均具有所述第一栅极；所述高压P型阱区及所述高压N型阱区均具有所述第二栅极。

可选地，提供所述衬底后，还包括于所述低压阱区的衬底表面形成第一栅介质层、所述高压阱区的衬底表面形成第二栅介质层、所述cell区的衬底表面形成隧穿介质层。

可选地，所述第一多晶硅层的厚度介于900Å~1100Å之间，所述ONO层的厚度介于200Å~300Å之间，所述第二多晶硅层的厚度介于1700Å~1800Å之间，所述第一光刻胶层的厚度介于2500Å~2600Å之间，所述第二光刻胶层的厚度介于7000Å~8000Å之间。

如上所述，本发明的嵌入式快闪存储器的制备方法，在刻蚀形成第一栅极的时候，由于cell区及高压阱区的第一多晶硅层、ONO层及第二多晶硅层还未被刻蚀，第一光刻胶层在旋涂时不会掉落，所以在刻蚀低压阱区的第二多晶硅层时不会损伤到cell区及高压阱区的第一多晶硅层、ONO层及第二多晶硅层；在刻蚀形成所述第二栅极的时候，由于第二光刻胶层的厚度大于第一栅极的厚度，其厚度足够厚，即使第二光刻胶层在旋涂时掉落，也足够保护低压阱区的第一栅极不被损伤。至此实现了在制备嵌入式快闪存储器栅极时，保证低压阱区的第一栅极及高压阱区和cell区的第二栅极均不被损伤的效果，使其拥有较佳的保形性。

附图说明

图1显示为现有技术中嵌入式快闪存储器栅极制备过程的截面结构示意图，其中，cell区及HV区的叠层栅极结构已经制备完成，LV区的单层栅极结构处于光刻图形化阶段。

图2显示为采用图1现有技术的嵌入式快闪存储器栅极制备工艺形成的栅极结构的扫描电镜（SEM）示意图。

图3显示为本发明一示例的嵌入式快闪存储器栅极制备方法的流程示意图。

图4显示为图3中步骤S1的截面结构示意图。

图5至图8显示为图3中步骤S2的截面结构示意图。

图9显示为图3中步骤S3的截面结构示意图。

图10至图12显示为图3中步骤S4的截面结构示意图。

图13至图15显示为图3中步骤S5的截面结构示意图。

图16显示为采用本发明的嵌入式快闪存储器栅极制备工艺形成的栅极结构的扫描电镜（SEM）示意图及透射电镜（FIB）示意图。

元件标号说明

1 衬底，10 低压阱区，100 低压P型阱区，101 低压N型阱区，11 高压阱区，110 高压P型阱区，111 高压N型阱区，12 cell区，13 浅沟槽隔离结构，14第一栅介质层，140 牺牲栅介质层，15第二栅介质层，16 隧穿介质层，17 第一多晶硅层，170 第一多晶硅材料层，171 图形化的光刻胶层，18 ONO层，180 ONO材料层，19 第二多晶硅层，20 第一栅极，200第一光刻胶层，201 图形化的第一光刻胶层，21 第二栅极，210 第二光刻胶层，211 图形化的第二光刻胶层，212 浮栅，213 栅间介质层，214 控制栅，30 cell区，31 高压阱区，310高压P型阱区，311 高压N型阱区，32 低压阱区，320 低压P型阱区，321 低压N型阱区，33 叠层栅极结构，34 第二多晶硅层，35 光刻胶层，S1~S5 步骤。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如背景技术中所述，现有技术在制备嵌入式快闪存储器栅极时会对cell区及高压阱区的叠层栅极结构产生损伤，发明人经过对现有的嵌入式快闪存储器栅极的制备过程研究发现，如图1所示，在cell区30及高压阱区31（高压阱区31一般包括高压P型阱区310及高压N型阱区311）的衬底上依次形成第一多晶硅层及ONO层和在低压阱区32（低压阱区32一般包括低压P型阱区320及低压N型阱区321）的衬底上及ONO层上形成第二多晶硅层34后，先采用光刻工艺刻蚀cell区30及高压阱区31的第一多晶硅层、ONO层及第二多晶硅层形成叠层栅极结构33，然后采用光刻工艺刻蚀低压阱区32衬底上的第二多晶硅层34形成单层栅极结构。在光刻低压阱区32形成单层栅极结构过程中，由于工艺限制，光刻胶层35不能旋涂的太厚，例如大概在2550Å左右，而叠层栅极结构33的厚度大概在3000Å左右，第二多晶硅层34的厚度大概在1750Å左右，所以在旋涂光刻胶层35时，cell区30及高压阱区31的叠层栅极结构33上的光刻胶层有可能在旋转涂胶时掉落，从而导致在刻蚀低压阱区32的第二多晶硅层34形成单层栅极结构时对cell区30及高压阱区31的叠层栅极结构33产生损伤。如图2所示，其中左图显示为cell区有两个叠层栅极结构33时，SEM图下两个叠层栅极结构33被损伤了1000Å左右；中间图显示为cell区有一个叠层栅极结构33时，SEM图下该叠层栅极结构33被损伤了1000Å左右；右图显示为SEM图下HV区的一个叠层栅极结构33被损伤了1000Å左右。

如图3所示，基于以上研究分析，本实施例提供了一种嵌入式快闪存储器栅极的制备方法，该制备方法包括：

S1、提供衬底，所述衬底内依次形成有低压阱区、高压阱区及cell区，且所述低压阱区、所述高压阱区和所述cell区之间均使用浅沟槽隔离结构隔开；

S2、于所述cell区及所述高压阱区的衬底上依次形成第一多晶硅层及ONO层，其中，所述第一多晶硅层露出所述cell区和所述高压阱区之间的所述浅沟槽隔离结构，所述ONO层覆盖所述第一多晶硅层还覆盖所述cell区和所述高压阱区之间的所述浅沟槽隔离结构；

S3、于所述低压阱区的衬底上及所述ONO层上形成第二多晶硅层；

S4、于所述低压阱区形成第一栅极，具体包括：于上述结构表面上旋涂第一光刻胶层，并进行图形化，形成图形化的第一光刻胶层；基于所述图形化的第一光刻胶层刻蚀所述低压阱区衬底上的所述第二多晶硅层；去除所述图形化的第一光刻胶层，以形成单层结构的所述第一栅极；

S5、于所述cell区及所述高压阱区形成第二栅极，具体包括：于上述结构表面上旋涂第二光刻胶层，并进行图形化，形成图形化的第二光刻胶层，所述第二光刻胶层的厚度大于所述第一栅极的厚度；基于所述图形化的第二光刻胶层依次刻蚀所述cell区及所述高压阱区衬底上的所述第二多晶硅层、所述ONO层及所述第一多晶硅层；去除所述图形化的第二光刻胶层，以形成叠层结构的所述第二栅极。

下面结合附图对本实施例的嵌入式快闪存储器栅极的制备方法进行详细说明，这里需要说明的是，本实施例主要是对嵌入式快闪存储器栅极的制备过程进行说明，所以嵌入式快闪存储器中其他结构的制备过程可采用现有技术实现，例如源漏极的制备、P型阱区的制备、N型阱区的制备、电极引出结构的制备等等，以下不再赘述。

如图3的步骤S1及图4所示，首先进行步骤S1，提供衬底1，所述衬底1内依次形成有低压阱区10、高压阱区11及cell区12，且所述低压阱区10、所述高压阱区11和所述cell区12之间均使用浅沟槽隔离结构13隔开。

所述衬底1可以是一晶圆，材料为半导体材料，尤其是适于制备嵌入式快闪存储器的半导体材料，例如硅、锗等。所述浅沟槽隔离结构13可以通过在衬底1中刻槽并填充氧化物形成。

所述衬底内的低压阱区10、高压阱区11及cell区12的离子注入过程在相应的步骤中完成，例如，可以先完成高压阱区11及cell区12的离子注入，后续再完成低压阱区10的离子注入。一般地，低压阱区10和高压阱区11相邻，高压阱区11和cell区12相邻，而低压阱区10又分为低压P型阱区100和低压N型阱区101，高压阱区11又分为高压P型阱区110和高压N型阱区111，因此，在衬底1内设置的区域依次有低压N型阱区101、低压P型阱区100、高压N型阱区111、高压P型阱区110及cell区12，这些区域之间均通过浅沟槽隔离结构13隔开，每个浅沟槽隔离结构13均分为两部分，分别在相邻的两个区域内，例如，低压P型阱区100和低压N型阱区101之间的浅沟槽隔离结构13，其一部分在低压P型阱区100中，另一半在低压N型阱区101中。

这里需要说明的是，图4中的cell区的截面结构是从嵌入式快闪存储器的位线方向转向字线方向剖切并拉直的截面结构示意图。以下图示的cell区均是按此剖切方式示出。

如图8所示，作为示例，提供所述衬底1后，还包括于所述低压阱区10的衬底表面形成第一栅介质层14、所述高压阱区11的衬底表面形成第二栅介质层15、所述cell区12的衬底表面形成隧穿介质层16的步骤。这里需要说明的是，形成所述第一栅介质层14、第二栅介质层15及隧穿介质层16可在提供所述衬底1后的不同步骤中完成，如图4所示，先形成第二栅介质层15、隧穿介质层16及牺牲栅介质层140；如图8所示，在形成后续的第一多晶硅层17及ONO层18后，去除牺牲栅介质层140，然后在牺牲栅介质层140所在位置形成第一栅介质层14。所述第二栅介质层15及所述隧穿介质层16也可在不同的步骤中完成，例如，先形成第二栅介质层15，再形成隧穿介质层16。具体根据实际情况进行设置。

如图3的步骤S2及图8所示，然后进行步骤S2，于所述cell区12及所述高压阱区11的衬底1上依次形成第一多晶硅层17及ONO层18，其中，所述第一多晶硅层17露出所述cell区12和所述高压阱区11之间的所述浅沟槽隔离结构13，所述ONO层18覆盖所述第一多晶硅层17还覆盖所述cell区12和所述高压阱区11之间的所述浅沟槽隔离结构13。

这里需要说明的是当高压阱区11分为高压P型阱区110和高压N型阱区111时，所述第一多晶硅层17还露出高压P型阱区110和高压N型阱区111之间的所述浅沟槽隔离结构13，所述ONO层18还覆盖高压P型阱区110和高压N型阱区111之间的所述浅沟槽隔离结构13。

作为一示例，所述第一多晶硅层17为掺杂多晶硅层，可通过离子注入的方式实现掺杂。

如图4至图8所示，作为一具体示例，形成所述第一多晶硅层17及所述ONO层18的步骤包括：

如图4所示，首先于所述衬底1上沉积第一多晶硅材料层170，一般采用MOCVD沉积工艺；

如图5所示，然后于所述第一多晶硅材料层170上旋涂光刻胶层并图形化，形成图形化的光刻胶层171，该图形化的光刻胶层171裸露出低压阱区10及所述cell区12和所述高压阱区11之间的所述浅沟槽隔离结构13；

如图6所示，基于所述图形化的光刻胶层171刻蚀所述第一多晶硅材料层170，得到所述第一多晶硅层17，接着去除所述图形化的光刻胶层171；

如图7所示，接着于上述结构表面沉积ONO材料层180；

如图8所示，去除低压阱区10上的所述ONO材料层180，得到所述ONO层18，该ONO层18覆盖整个cell区12及高压阱区11的表面，即ONO层18覆盖所述第一多晶硅层17还覆盖所述cell区12和所述高压阱区11之间的所述浅沟槽隔离结构13。

如图8所示，作为示例，所述第一多晶硅层17的厚度介于900Å~1100Å之间，本实施例中优选为1000Å左右。所述ONO层18的厚度介于200Å~300Å之间，本实施例中优选为250 Å左右。

如图3的步骤S3及图9所示，接着进行步骤S3，于所述低压阱区10的衬底上及所述ONO层18上形成第二多晶硅层19，即在三个区，低压阱区10、高压阱区11及cell区12均形成第二多晶硅层19。

作为示例，所述第二多晶硅层19为非掺杂多晶硅层。其厚度一般介于1700Å~1800Å之间，本实施例中优选为1750Å左右。

如图3的S4及图12所示，接着进行步骤S4，于所述低压阱区10形成第一栅极20，具体步骤包括：

如图10所示，于上述所得结构表面上旋涂第一光刻胶层200，如图11所示，对所述第一光刻胶层200进行图形化，形成图形化的第一光刻胶层201；这里需要说明的是，基于工艺限制，第一光刻胶层200不能旋涂的太厚，一般在2500Å~2600Å之间，本实施例优选为2550Å左右。

如图12所示，基于所述图形化的第一光刻胶层201刻蚀所述低压阱区10衬底上的所述第二多晶硅层19；然后去除所述图形化的第一光刻胶层201，以在所述低压阱区10形成单层结构的所述第一栅极20。如上所述，当所述低压阱区10包括低压P型阱区100及低压N型阱区101时，则在这两个区也均形成有所述第一栅极20。

在刻蚀形成所述第一栅极20的时候，由于cell区12及高压阱区11的第一多晶硅层17、ONO层19及第二多晶硅层19还未被刻蚀，第一光刻胶层200在旋涂时不会掉落，所以在刻蚀低压阱区10的第二多晶硅层19时不会损伤到cell区12及高压阱区11的第一多晶硅层17、ONO层19及第二多晶硅层19。

如图3的S5及图15所示，接着进行步骤S5，于所述cell区12及所述高压阱区11形成第二栅极21，具体步骤包括：

如图13所示，于上述所得结构表面上旋涂第二光刻胶层210，如图14所示，对所述第二光刻胶层进行图形化，形成图形化的第二光刻胶层211，所述第二光刻胶层210的厚度大于所述第一栅极20的厚度。这里需要说明的是，基于工艺条件限制，所述第二光刻胶层210的厚度较大，大于第一栅极20即第二多晶硅层19的厚度，一般在7000Å~8000Å之间，本实施例优选为BARC 800Å加光刻胶6700Å总共7500Å左右，该厚度远高于低压阱区10第一栅极20的厚度。

如图15所示，基于所述图形化的第二光刻胶层211依次刻蚀所述cell区12及所述高压阱区11衬底上的所述第二多晶硅层19、所述ONO层18及所述第一多晶硅层17；然后去除所述图形化的第二光刻胶层211，以形成叠层结构的所述第二栅极21，从而所述第二栅极21由下向上包括浮栅212、栅间介质层213及控制栅214。如上所述，当所述高压阱区11包括高压P型阱区110及高压N型阱区111时，则在这两个区也均形成有所述第二栅极21。所述cell区12根据不同的应用场景，可以是1T结构，即包括1个晶体管，也可以是2T结构，即包括2个晶体管；当为1T结构时，cell区12形成有一个第二栅极21，当为2T结构时，cell区12形成有两个第二栅极21。

在刻蚀形成所述第二栅极21的时候，由于第二光刻胶层210的厚度大于第一栅极20的厚度，其厚度足够厚，即使第二光刻胶层210在旋涂时掉落，也足够保护低压阱区10的第一栅极20不被损伤。

至此实现了在制备嵌入式快闪存储器栅极时，保证低压阱区10的第一栅极20及高压阱区11和cell区的第二栅极21均不被损伤的效果，使其拥有较佳的保形性。如图16所示，为采用本实施例的制备方法制得的嵌入式快闪存储器栅极的扫描电镜图及透射电镜图，其中左一图为cell区第二栅极的透射电镜图，左二图为高压阱区第二栅极的扫描电镜图，左三为高压阱区与低压阱区边界区域的扫描电镜图，左四为低压阱区第一栅极的扫描电镜图。从图中可以看出，第一栅极及第二栅极没有收到损伤，且第一栅极及第二栅极的inlineCD、THK以及形貌均没有受到明显影响。

基于以上嵌入式快闪存储器栅极的制备方法，本实施例还提供一种嵌入式快闪存储器的制备方法，包括如上所述的嵌入式快闪存储器栅极的制备方法。

基于以上嵌入式快闪存储器栅极的制备方法，本实施例还提供一种嵌入式快闪存储器栅极，采用如上所述的嵌入式快闪存储器栅极的制备方法制备得到。

基于以上嵌入式快闪存储器栅极的制备方法，本实施例还提供一种嵌入式快闪存储器，包括采用如上所述的嵌入式快闪存储器栅极的制备方法制备得到的栅极。

综上所述，本发明提供一种嵌入式快闪存储器的制备方法，在刻蚀形成第一栅极的时候，由于cell区及高压阱区的第一多晶硅层、ONO层及第二多晶硅层还未被刻蚀，第一光刻胶层在旋涂时不会掉落，所以在刻蚀低压阱区的第二多晶硅层时不会损伤到cell区及高压阱区的第一多晶硅层、ONO层及第二多晶硅层；在刻蚀形成所述第二栅极的时候，由于第二光刻胶层的厚度大于第一栅极的厚度，其厚度足够厚，即使第二光刻胶层在旋涂时掉落，也足够保护低压阱区的第一栅极不被损伤。至此实现了在制备嵌入式快闪存储器栅极时，保证低压阱区的第一栅极及高压阱区和cell区的第二栅极均不被损伤的效果，使其拥有较佳的保形性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种嵌入式快闪存储器栅极的制备方法，其特征在于，所述制备方法包括：

提供衬底，所述衬底内依次形成有低压阱区、高压阱区及cell区，且所述低压阱区、所述高压阱区和所述cell区之间均使用浅沟槽隔离结构隔开；

于所述cell区及所述高压阱区的衬底上依次形成第一多晶硅层及ONO层，其中，所述第一多晶硅层露出所述cell区和所述高压阱区之间的所述浅沟槽隔离结构，所述ONO层覆盖所述第一多晶硅层还覆盖所述cell区和所述高压阱区之间的所述浅沟槽隔离结构；

于所述低压阱区的衬底上及所述ONO层上形成第二多晶硅层；

于所述低压阱区形成第一栅极，具体包括：于上述结构表面上旋涂第一光刻胶层，并进行图形化，形成图形化的第一光刻胶层；基于所述图形化的第一光刻胶层刻蚀所述低压阱区衬底上的所述第二多晶硅层；去除所述图形化的第一光刻胶层，以形成单层结构的所述第一栅极；

于所述cell区及所述高压阱区形成第二栅极，具体包括：于上述结构表面上旋涂第二光刻胶层，并进行图形化，形成图形化的第二光刻胶层，所述第二光刻胶层的厚度大于所述第一栅极的厚度；基于所述图形化的第二光刻胶层依次刻蚀所述cell区及所述高压阱区衬底上的所述第二多晶硅层、所述ONO层及所述第一多晶硅层；去除所述图形化的第二光刻胶层，以形成叠层结构的所述第二栅极。

2.根据权利要求1所述的嵌入式快闪存储器栅极的制备方法，其特征在于：所述cell区形成有一个所述第二栅极或两个所述第二栅极。

3.根据权利要求1所述的嵌入式快闪存储器栅极的制备方法，其特征在于：所述第一多晶硅层为掺杂多晶硅层，所述第二多晶硅层为非掺杂多晶硅层。

4.根据权利要求1所述的嵌入式快闪存储器栅极的制备方法，其特征在于：所述低压阱区包括低压P型阱区和低压N型阱区，且所述低压P型阱区及所述低压N型阱区之间通过浅沟槽隔离结构隔开；所述高压阱区包括高压P型阱区和高压N型阱区，且所述高压P型阱区及所述高压N型阱区之间通过浅沟槽隔离结构隔开。

5.根据权利要求4所述的嵌入式快闪存储器栅极的制备方法，其特征在于：所述低压P型阱区及所述低压N型阱区均具有所述第一栅极；所述高压P型阱区及所述高压N型阱区均具有所述第二栅极。

6.根据权利要求1所述的嵌入式快闪存储器栅极的制备方法，其特征在于：提供所述衬底后，还包括于所述低压阱区的衬底表面形成第一栅介质层、所述高压阱区的衬底表面形成第二栅介质层、所述cell区的衬底表面形成隧穿介质层。

7.根据权利要求1所述的嵌入式快闪存储器栅极的制备方法，其特征在于：所述第一多晶硅层的厚度介于900Å~1100Å之间，所述ONO层的厚度介于200Å~300Å之间，所述第二多晶硅层的厚度介于1700Å~1800Å之间，所述第一光刻胶层的厚度介于2500Å~2600Å之间，所述第二光刻胶层的厚度介于7000Å~8000Å之间。

8.一种嵌入式快闪存储器的制备方法，其特征在于，包括如权利要求1~7中任意一项所述的嵌入式快闪存储器栅极的制备方法。

9.一种嵌入式快闪存储器栅极，其特征在于，采用如权利要求1~7中任意一项所述的嵌入式快闪存储器栅极的制备方法制备形成。

10.一种嵌入式快闪存储器，其特征在于，包括如权利要求9所述的嵌入式快闪存储器栅极。

Images