CN111933644B - 闪存单元及其制造方法 - Google Patents
闪存单元及其制造方法 Download PDFInfo
- Publication number
- CN111933644B CN111933644B CN202010795400.1A CN202010795400A CN111933644B CN 111933644 B CN111933644 B CN 111933644B CN 202010795400 A CN202010795400 A CN 202010795400A CN 111933644 B CN111933644 B CN 111933644B
- Authority
- CN
- China
- Prior art keywords
- stop layer
- etch stop
- flash memory
- layer
- contact etch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000013500 data storage Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 150
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910001415 sodium ion Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明提供了一种闪存单元及其制造方法,其中,所述闪存单元的制造方法包括:首先,提供一具有隔离侧墙的基底,且所述隔离侧墙的底部存在凹陷;然后,在所述基底上形成第一接触刻蚀停止层,且所述第一接触刻蚀停止层还填充所述凹陷;其次,刻蚀所述第一接触刻蚀停止层,且所述凹陷中的第一接触刻蚀层停止层被保留;最后,在所述基底以及所述凹陷中的第一接触刻蚀层停止层上形成第二接触刻蚀停止层。本发明通过两次形成接触刻蚀停止层,可以改善隔离侧墙底部被覆盖不足的问题,进而可以解决闪存单元出现数据保存失败的问题。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种闪存单元及其制造方法。
背景技术
闪存是一种广泛使用的非易失性计算机存储技术,通常采用浮栅或者电荷捕获结构在场效应晶体管中存储电荷,构成存储单元。
根据读操作时逻辑门的区别,闪存分两种:NAND型和NOR型。NOR型闪存可以对其每一个存储单元进行独立的读写操作,提供了完全的随机存取功能,因此能用于可执行程序的非易失性存储,可取代易失性的SRAM和DRAM。并且,NOR型闪存相比于NAND型闪存有很大的技术优势:提供通用型的非易失性存储器,具有完全随机存取功能,可用于数据存储以及可执行程序代码存储。
目前90nm的Nor型闪存存在隔离侧墙底部被接触刻蚀停止层覆盖不足的问题,从而在后端制程中产生的钠离子会钻入隔离侧墙,堆积在栅极结构的旁边,进而会导致闪存单元出现数据保存失败的后果。
发明内容
本发明的目的在于提供一种闪存单元以及其制造方法,以解决隔离侧墙底部被接触刻蚀停止层覆盖不足的问题,进而阻隔后端制程产生的钠离子进入隔离侧墙,解决闪存单元出现数据保存失败的问题。
为解决上述技术问题,本发明提供一种闪存单元的制造方法,包括:
提供一具有隔离侧墙的基底,且所述隔离侧墙的底部存在凹陷;
在所述基底上形成第一接触刻蚀停止层,且所述第一接触刻蚀停止层还填充所述凹陷;
刻蚀所述第一接触刻蚀停止层,且所述凹陷中的第一接触刻蚀层停止层被保留;以及,
在所述基底以及所述凹陷中的第一接触刻蚀层停止层上形成第二接触刻蚀停止层。
可选的,在所述的闪存单元的制造方法中,所述基底包括衬底以及位于所述衬底上方的栅极结构,所述隔离侧墙位于所述衬底上且位于所述栅极结构两侧。
可选的,在所述的闪存单元的制造方法中,所述栅极结构包括从下至上依次层叠的隧穿介质层、浮栅层、栅间介质层和控制栅层。
可选的,在所述的闪存单元的制造方法中,所述栅间介质层包括ONO介质层,且所述ONO介质层包括从下至上依次层叠的第一氧化物层、氮化物层和第二氧化物层。
可选的,在所述的闪存单元的制造方法中,所述隔离侧墙包括第一侧墙和第二侧墙,所述第一侧墙包括覆盖所述栅极结构侧表面的第一部分以及覆盖所述衬底的第二部分,所述第二侧墙位于所述第二部分上方,所述凹陷位于所述第二部分的侧表面上。
可选的,在所述的闪存单元的制造方法中,所述第一接触刻蚀停止层的材料包括氮化硅或者氮氧化硅。
可选的,在所述的闪存单元的制造方法中,采用PECVD方法形成所述第一接触刻蚀停止层和第二接触刻蚀停止层。
可选的,在所述的闪存单元的制造方法中,采用干法刻蚀的方法去除所述第一接触刻蚀停止层。
可选的,在所述的闪存单元的制造方法中,所述干法刻蚀的气体包括CF4、C2F6、SiF4、NF3、CHF3中的至少一种。
可选的,在所述的闪存单元的制造方法中,所述栅极结构上方的所述第一接触刻蚀停止层的厚度为36nm~44nm。
为了实现上述目的以及其他相关目的,本发明还提供了一种根据上述所述的制造方法所制造的闪存单元,包括:
具有隔离侧墙的基底,且所述隔离侧墙的底部存在凹陷;
填充所述凹陷的第一接触刻蚀停止层;以及,
覆盖所述基底以及第一接触刻蚀停止层的第二接触刻蚀停止层。
在本发明提供的闪存单元及其制造方法中,先在基底上形成一层接触刻蚀停止层,然后进行刻蚀,最后再形成一层接触刻蚀停止层。由于在刻蚀的过程中,所述隔离侧墙底部凹陷中的所述接触刻蚀停止层不容易被刻蚀到,因此所述凹陷中的接触刻蚀停止层被保留下来,在经过第二次形成接触刻蚀停止层后,所述隔离侧墙被接触刻蚀停止层覆盖充足,后续制程的钠离子并不能通过所述凹陷进入所述隔离侧墙。因此,本发明可以改善隔离侧墙底部被覆盖不足的问题,进而可以解决闪存单元出现数据保存失败的问题。
附图说明
图1是一种闪存单元的结构示意图;
图2是图1中A区域的放大图;
图3是图1中的闪存单元的扫描电镜图;
图4是A区域的扫描电镜图;
图5是本发明一实施例中的闪存单元的制造方法的流程图;
图6是本发明一实施例中的基底的结构示意图;
图7是图6中C区域的放大图;
图8是本发明一实施例中形成有第一接触刻蚀停止层的闪存单元的结构示意图;
图9是图8中D区域的放大图;
图10是本发明一实施例中第一接触刻蚀停止层被刻蚀后的闪存单元的结构示意图;
图11是图10中E区域的放大图;
图12是本发明一实施例中形成有第二接触刻蚀停止层的闪存单元的结构示意图;
图13是图12中F区域的放大图;
其中,图1~图4中,
01-衬底,021-隧穿介质层,022-浮栅层,023-ONO介质层,0231-第一氧化物层,0232-氮化物层,0233-第二氧化物层,024-控制栅层,031-氧化硅侧墙,0311-凹陷,032-氮化硅侧墙,04-接触刻蚀停止层;
图5~图13中,
10-衬底,201-隧穿介质层,202-浮栅层,203-栅间介质层,2031-第一氧化物层,2032-氮化物层,2033-第二氧化物层,204-控制栅层,301-第一侧墙,302-第二侧墙,3011-凹陷,40-第一接触刻蚀停止层,50-第二接触刻蚀停止层。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存单元及其制造方法作进一步详细说明。根据下面说明书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1,目前一种Nor型闪存单元的制造方法包括:
步骤S1:提供一基底,且所述基底包括衬底01、位于所述衬底01上方的栅极结构以及位于所述栅极结构两侧的隔离侧墙,其中,所述栅极结构包括从下至上依次层叠的隧穿介质层021、浮栅层022、ONO介质层023和控制栅层024,且所述ONO介质层023包括从下至上依次层叠的第一氧化物层0231、氮化物层0232和第二氧化物层0233;
步骤S2:在所述控制栅层024、隔离侧墙以及衬底01上形成一层接触刻蚀停止层04。
所述隔离侧墙包括位于所述栅极结构两侧的L型氧化硅侧墙031以及位于所述氧化硅侧墙031上的氮化硅侧墙032。由于在形成氧化硅侧墙031时采用的是湿法刻蚀,而湿法刻蚀的各向异性比较差,容易在所述氧化硅侧墙031表面上形成凹陷,例如在所述氧化硅侧墙031的底部侧表面上形成凹陷0311,所述凹陷0311可以为各种形状,数量至少为一个。例如,请参见图2,A区域为形成接触刻蚀停止层04后所述凹陷0311所在的区域,所述凹陷0311为一个尖角缺口。而接触刻蚀停止层04在凹陷0311处的覆盖能力比较差,因此所述隔离侧墙的底部并不能被所述接触刻蚀停止层04覆盖充足,在后续制程工艺中,闪存单元经过高温烘烤(24h,240℃)后,闪存单元中的钠离子会很容易通过所述凹陷处钻入氧化硅侧墙031,而氧化硅本身对钠离子的阻挡能力比较弱,会使所述钠离子堆积在栅极结构旁边,形成堆积区B,从而导致闪存单元在高温烘烤前后的开启电压有一个较大的变化,闪存单元的可靠性也因此会变差,请参阅图3和图4。所述闪存单元中的钠离子一般来源于后续制程中的钝化层和金属阻拦层。高温烘烤前后闪存单元的开启电压会发生转变的行为,一般这种现象称为数据保存失败(retention fail)。
为了改善隔离侧墙底部被接触刻蚀停止层覆盖不足的问题,阻隔后端制程产生的钠离子进入隔离侧墙,解决闪存单元出现数据保存失败的问题,本发明实施例提供了一种闪存单元的制造方法。
参阅图5,所述闪存单元的制造方法包括:
提供一具有隔离侧墙的基底,且所述隔离侧墙的底部存在凹陷3011;
在所述基底上形成第一接触刻蚀停止层40,且所述第一接触刻蚀停止层40还填充所述凹陷3011;
刻蚀所述第一接触刻蚀停止层40,且所述凹陷3011中的第一接触刻蚀层停止层40被保留;
在所述基底以及所述凹陷中的第一接触刻蚀层停止层上形成第二接触刻蚀停止层50。
参阅图6,所述基底包括衬底10以及形成在所述衬底10上的栅极结构,所述隔离侧墙位于所述栅极结构两侧。所述衬底10可以为未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI),在所述衬底10中还可以形成各种掺杂区和其他合适的部件(图中未示出)等。作为示例,在本实施例中,所述衬底10选用单晶硅材料构成。
在所述衬底10上形成栅极结构,所述栅极结构可以包括从下至上依次层叠的隧穿介质层201、浮栅层202、栅间介质层203和控制栅层204。所述隧穿介质层201的材料可以是氧化物,例如氧化硅,所述浮栅层202和控制栅层204的材料可以是多晶硅。所述栅间介质层203可以为ONO介质层,且所述ONO介质层包括从下至上依次层叠的第一氧化物层2031、氮化物层2032和第二氧化物层2033。其中,所述第一氧化物层2031的材料可以为氧化硅,所述氮化物层2032的材料可以为氮化硅。优选地,所述第二氧化物层2033的材料为SiON。所述隧穿介质层201、浮栅层202、栅间介质层203和控制栅层204的形成可以利用本领域公知的沉积或外延生长技术,包括但不限于物理气相沉积(PVD)或化学气相沉积(CVD)。例如,采用炉管进行化学气相沉积形成所述隧穿介质层201、浮栅层202、栅间介质层203和控制栅层204。在所述隧穿介质层201、浮栅层202、栅间介质层203和控制栅层204形成之后还可以进行刻蚀、离子注入等其他工艺。例如采用刻蚀工艺除去部分所述隧穿介质层201、浮栅层202、栅间介质层203和控制栅层204,以裸露出所述衬底10的部分上表面,然后在裸露出的所述衬底10的上表面进行离子注入工艺,以在所述栅极结构两侧的衬底10上形成源漏区。所述刻蚀工艺和离子注入工艺均是本领域公知的技术,在此不做赘述。
在所述栅极结构两侧形成隔离侧墙,所述隔离侧墙包括第一侧墙301和第二侧墙302。所述第一侧墙301包括覆盖所述栅极结构侧表面的第一部分以及覆盖所述衬底10的第二部分,所述第二侧墙302位于所述第二部分上方,所述凹陷位于所述第二部分的侧表面上。所述第一侧墙301的材料可以为介电材料,诸如氮化硅、氧化硅、氮氧化硅、其他合适的材料和/或它们的组合。进一步地,所述第一侧墙301的材料优选与所述遂穿介质层201的材料相同,即所述第一侧墙301的材料优选为氧化硅。所述第一侧墙301的厚度优选为8nm~12nm。所述第二侧墙302位于所述第一侧墙301上,所述第二侧墙302的材料可以为介电材料,诸如氮化硅、氧化硅、氮氧化硅、其他合适的材料和/或它们的组合。进一步地,所述第二侧墙302的材料优选为氮化物,例如氮化硅。所述第二侧墙302底部边缘到所述第一侧墙的第一部分的水平厚度优选为600nm~700nm。所述第一侧墙301和第二侧墙302的形成可以利用本领域公知的沉积或外延生长技术,包括但不限于物理气相沉积(PVD)或化学气相沉积(CVD)。例如,采用炉管进行化学气相沉积形成所述第一侧墙301和所述第二侧墙302。具体的为:首先,通过炉管在所述栅极结构以及裸漏出的衬底10表面上生长出一层氧化物;然后通过湿法刻蚀形成L型结构的第一侧墙301;再通过炉管在所述第一侧墙301上形成一层氮化硅层;最后通过刻蚀形成所述第二侧墙302。由于所述第一侧墙301是采用湿法刻蚀形成的,所述湿法刻蚀的各向异性差,因此,在所述第一侧墙301的底部裸露出的侧表面上会出现凹陷3011,请参阅图7,C区域为具有凹陷3011的区域。
参阅图8,在所述基底上沉积一层接触刻蚀停止层,即第一接触刻蚀停止层40,所述第一接触刻蚀停止层40的材料可以为氮化硅、氮氧化硅、和/或其他合适的材料形成,进一步地,所述第一接触刻蚀停止层40的材料优选为氮化硅,所述氮化物对碱性离子有很强的阻挡作用。所述栅极结构上方的所述第一接触刻蚀停止层40的厚度优选为36nm~44nm。所述沉积方法优选为化学气相沉积(CVD),例如等离子体增强化学的气相沉积法(PlsmaEnhanced CVD,PECVD)以及低压力化学气相沉积法(Low Pressure Chemical VaporDeposition,LPCVD)。所述低压力化学气相沉积法的沉积速度慢,而且需要真空环境,而所述等离子体增强化学的气相沉积法的基本温度低、沉积速率快、成膜质量好、针孔较少以及不易龟裂,因此,所述形成方法优选为等离子体增强化学的气相沉积法(PECVD)方法。
所述第一接触刻蚀停止层40覆盖所述栅极结构的上表面、裸漏出的衬底10表面以及隔离侧墙的表面,同时也会填充到所述隔离侧墙底部的凹陷3011中,参阅图9,D区域为形成所述第一接触刻蚀停止层40后所述凹陷3011所在的区域。
参阅图10,在所述第一接触刻蚀停止层40形成之后,对所述第一接触刻蚀停止层40进行刻蚀,所述刻蚀方法优选为干法刻蚀,所述刻蚀气体包括CF4、C2F6、SiF4、NF3、CHF3中的至少一种。由于所述第一接触刻蚀停止层40下方的控制栅不容易被刻蚀掉,因此,可以直接通过所述第一接触刻蚀停止层40的膜厚(所述栅极结构上的所述第一接触刻蚀停止层的厚度)来确定刻蚀时间的方法进行所述第一刻蚀接触停止层40的刻蚀。经过刻蚀之后,所述栅极结构的顶部和裸露出的衬底10的上表面的第一接触刻蚀停止层40被除去。由于所述隔离侧墙中的第二侧墙302的材料可以与所述第一接触刻蚀停层40的材料相同,而所述隔离侧墙表面上的所述第一接触刻蚀停止层40的薄膜厚度比所述栅极结构顶部和所述衬底10上表面的薄膜厚度薄,因此所述隔离侧墙表面上的所述第一接触刻蚀停止层40被除去的同时,所述隔离侧墙中的第二侧墙302也会被消耗一些,而所述隔离侧墙底部的凹陷3011中的第一接触刻蚀停止层40并不容易被刻蚀到,所以所述凹陷3011中的第一接触刻蚀停止层40会被保留下来,请参阅图11,E区域为刻蚀第一接触刻蚀停止层40后所述凹陷3011所在的区域。
参阅图12,在所述第一接触刻蚀停止层40刻蚀之后,在所述栅极结构、衬底10的上表面、隔离侧墙30的表面以及所述凹陷3011中的第一接触刻蚀层停止层上沉积一层接触刻蚀停止层,即第二接触刻蚀停止层50。所述第二接触刻蚀停止层50的厚度优选与所述第一接触刻蚀停止层40的厚度相同,即所述栅极结构上方的所述第二接触刻蚀停止层50的厚度优选为36nm~44nm。所述第二接触刻蚀停止层50的材料优选与所述第一接触刻蚀停止层40的材料相同,即优选为氮化硅。所述第二接触刻蚀停止层50的形成方法可以与所述第一接触刻蚀停止层40的形成方法相同,也可以不相同。优选的,采用等离子体增强化学的气相沉积法进行所述第二接触刻蚀停止层50的沉积。由于所述凹陷3011被所述第一接触刻蚀停止层40填充,因此,所述第二接触刻蚀停止层50在所述隔离侧墙的底部并不会出现凹陷,即所述隔离侧墙30的底部被所述第二接触刻蚀停止层50充足的覆盖,可以防止后续制程中产生的钠离子钻入所述隔离侧墙,进而避免造成闪存单元出现数据保存失败,请参阅图13,F区域为形成第二接触刻蚀停止层50后所述凹陷3011所在的区域。
在所述第二接触刻蚀停止层50形成之后,还包括后续的工艺制程,例如形成层间介电(ILD)层、金属阻拦层、钝化层以及字线等,均是本领域比较熟知的技术,在此不做赘述。
除此之外,本发明还提供了一种闪存单元,采用上述所述的闪存单元的制造方法得到,因此,所述闪存单元也不会出现由于隔离侧墙的底部被接触刻蚀停止层覆盖不足,而产生数据保存失败的问题。
综上可见,本发明提供的闪存单元及其制造方法中,在所述基底上先后两次形成接触刻蚀停止层,可以改善隔离侧墙底部被覆盖不足的问题,进而可以解决闪存单元出现数据保存失败的问题。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
Claims (11)
1.一种闪存单元的制造方法,其特征在于,包括:
提供一具有隔离侧墙的基底,且所述隔离侧墙的底部存在凹陷;
在所述基底上形成第一接触刻蚀停止层,且所述第一接触刻蚀停止层还填充所述凹陷;
刻蚀所述第一接触刻蚀停止层,且所述凹陷中的第一接触刻蚀层停止层被保留;以及,
在所述基底以及所述凹陷中的第一接触刻蚀层停止层上形成第二接触刻蚀停止层。
2.如权利要求1所述的闪存单元的制造方法,其特征在于,所述基底包括衬底以及位于所述衬底上方的栅极结构,所述隔离侧墙位于所述衬底上且位于所述栅极结构两侧。
3.如权利要求2所述的闪存单元的制造方法,其特征在于,所述栅极结构包括从下至上依次层叠的隧穿介质层、浮栅层、栅间介质层和控制栅层。
4.如权利要求3所述的闪存单元的制造方法,其特征在于,所述栅间介质层包括ONO介质层,且所述ONO介质层包括从下至上依次层叠的第一氧化物层、氮化物层和第二氧化物层。
5.如权利要求2所述的闪存单元的制造方法,其特征在于,所述隔离侧墙包括第一侧墙和第二侧墙,所述第一侧墙包括覆盖所述栅极结构侧表面的第一部分以及覆盖所述衬底的第二部分,所述第二侧墙位于所述第二部分上方,所述凹陷位于所述第二部分的侧表面上。
6.如权利要求1所述的闪存单元的制造方法,其特征在于,所述第一接触刻蚀停止层的材料包括氮化硅或者氮氧化硅。
7.如权利要求1所述的闪存单元的制造方法,其特征在于,采用PECVD方法形成所述第一接触刻蚀停止层和第二接触刻蚀停止层。
8.如权利要求1所述的闪存单元的制造方法,其特征在于,采用干法刻蚀的方法去除所述第一接触刻蚀停止层。
9.如权利要求8所述的闪存单元的制造方法,其特征在于,所述干法刻蚀的气体包括CF4、C2F6、SiF4、NF3、CHF3中的至少一种。
10.如权利要求2所述的闪存单元的制造方法,其特征在于,所述栅极结构上方的所述第一接触刻蚀停止层的厚度为36nm~44nm。
11.一种根据权利要求1~10任一项制造方法所制造的闪存单元,其特征在于,包括:
具有隔离侧墙的基底,且所述隔离侧墙的底部存在凹陷;
填充所述凹陷的第一接触刻蚀停止层;以及,
覆盖所述基底以及第一接触刻蚀停止层的第二接触刻蚀停止层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010795400.1A CN111933644B (zh) | 2020-08-10 | 2020-08-10 | 闪存单元及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010795400.1A CN111933644B (zh) | 2020-08-10 | 2020-08-10 | 闪存单元及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111933644A CN111933644A (zh) | 2020-11-13 |
CN111933644B true CN111933644B (zh) | 2024-02-02 |
Family
ID=73308245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010795400.1A Active CN111933644B (zh) | 2020-08-10 | 2020-08-10 | 闪存单元及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111933644B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240536A (zh) * | 1996-12-17 | 2000-01-05 | 西门子公司 | 存储器单元装置及其制造方法 |
CN102315252A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 共享源线的闪存单元及其形成方法 |
CN102420186A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种无侧墙cmos器件的制备方法 |
CN102593062A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
CN102751334A (zh) * | 2011-04-18 | 2012-10-24 | 力晶科技股份有限公司 | 非易失性存储器元件及其制造方法 |
CN105261594A (zh) * | 2015-09-02 | 2016-01-20 | 董业民 | 自对准分离栅闪存的形成方法 |
CN106298672A (zh) * | 2015-05-15 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
CN111384056A (zh) * | 2018-12-29 | 2020-07-07 | 合肥晶合集成电路有限公司 | 非易失性存储器及其形成方法 |
CN111490005A (zh) * | 2020-05-26 | 2020-08-04 | 上海华虹宏力半导体制造有限公司 | 间隙填充方法、闪存的制作方法及半导体结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080025508A (ko) * | 2006-09-18 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조 방법 |
-
2020
- 2020-08-10 CN CN202010795400.1A patent/CN111933644B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240536A (zh) * | 1996-12-17 | 2000-01-05 | 西门子公司 | 存储器单元装置及其制造方法 |
CN102751334A (zh) * | 2011-04-18 | 2012-10-24 | 力晶科技股份有限公司 | 非易失性存储器元件及其制造方法 |
CN102420186A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种无侧墙cmos器件的制备方法 |
CN102315252A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 共享源线的闪存单元及其形成方法 |
CN102593062A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
CN106298672A (zh) * | 2015-05-15 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
CN105261594A (zh) * | 2015-09-02 | 2016-01-20 | 董业民 | 自对准分离栅闪存的形成方法 |
CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
CN111384056A (zh) * | 2018-12-29 | 2020-07-07 | 合肥晶合集成电路有限公司 | 非易失性存储器及其形成方法 |
CN111490005A (zh) * | 2020-05-26 | 2020-08-04 | 上海华虹宏力半导体制造有限公司 | 间隙填充方法、闪存的制作方法及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111933644A (zh) | 2020-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7316955B2 (en) | Method of manufacturing semiconductor device | |
US8809146B2 (en) | Semiconductor devices comprising a plurality of gate structures | |
KR100436406B1 (ko) | 부유 게이트를 갖는 반도체 기억 장치 및 그 제조 방법 | |
US6624464B2 (en) | Highly integrated non-volatile memory cell array having a high program speed | |
US8436410B2 (en) | Semiconductor devices comprising a plurality of gate structures | |
CN105826273A (zh) | 闪存器件及其制造方法 | |
US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
US20090098721A1 (en) | Method of fabricating a flash memory | |
US6613630B2 (en) | Nonvolatile memory device and fabricating method thereof | |
KR20080001266A (ko) | 플래시 메모리 소자의 제조방법 | |
KR100684885B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
CN108493190B (zh) | 存储器及其形成方法 | |
CN111933644B (zh) | 闪存单元及其制造方法 | |
KR100593599B1 (ko) | 반도체 소자의 제조 방법 | |
US7214586B2 (en) | Methods of fabricating nonvolatile memory device | |
CN113871394A (zh) | 存储器结构 | |
US20080128789A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US20080044981A1 (en) | Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods | |
US20070052003A1 (en) | Method for producing a memory with high coupling ratio | |
US20070252190A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
US7358559B2 (en) | Bi-directional read/program non-volatile floating gate memory array, and method of formation | |
US7525148B2 (en) | Nonvolatile memory device | |
CN113903789A (zh) | 闪存存储器及其制造方法、操作方法 | |
KR100800379B1 (ko) | 비휘발성 메모리 소자의 게이트 제조방법 | |
KR20080040214A (ko) | 반도체 메모리 소자의 게이트 전극 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Applicant after: Hefei crystal integrated circuit Co.,Ltd. Address before: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Applicant before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |