CN102420186A - 一种无侧墙cmos器件的制备方法 - Google Patents

一种无侧墙cmos器件的制备方法 Download PDF

Info

Publication number
CN102420186A
CN102420186A CN2011101381473A CN201110138147A CN102420186A CN 102420186 A CN102420186 A CN 102420186A CN 2011101381473 A CN2011101381473 A CN 2011101381473A CN 201110138147 A CN201110138147 A CN 201110138147A CN 102420186 A CN102420186 A CN 102420186A
Authority
CN
China
Prior art keywords
side wall
cmos device
etching
preparation
silicide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101381473A
Other languages
English (en)
Inventor
徐强
张文广
郑春生
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011101381473A priority Critical patent/CN102420186A/zh
Publication of CN102420186A publication Critical patent/CN102420186A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种无侧墙CMOS器件的制备方法，其中，包括下列步骤：在CMOS器件已形成的栅极上沉积一不定形碳薄膜；刻蚀不定形碳薄膜，形成栅极侧壁的侧墙，刻蚀掉侧墙采用的是干法刻蚀；进行源漏离子注入并实施热处理；在栅极顶部和源漏区顶部制备金属硅化物薄膜，刻蚀掉侧墙，金属硅化物薄膜为硅化钴薄膜或者硅化镍薄膜；沉积一通孔蚀刻停止层覆盖于CMOS器件表面；在通孔蚀刻停止层之上沉积一金属沉积前介电质层。本发明工艺简单，有利于后续金属沉积前的介电质层的填充，有效提高了器件性能。

Description

一种无侧墙CMOS器件的制备方法
技术领域
本发明一般涉及集成电路制造技术领域，更确切地说，本发明涉及一种无侧墙CMOS器件的制备方法。
背景技术
在CMOS器件的制备过程中，侧墙（Spacer）主要用来隔离源极（漏极）与栅极，以免在后续金属硅化物的制备过程中使得源极（漏极）与栅极导通，通常用SiN来制备。图1A~图1E是现有的CMOS晶体管的部分制备流程，如图1所示，具体包括：（1）在CMOS器件已形成的栅极0上沉积一SiN薄膜1；（2）刻蚀SiN薄膜1，形成栅极侧壁的侧墙2；（进行源漏离子注入并实施热处理；）（3）在栅极0顶部和源漏区顶部制备金属硅化物薄膜3；（4）沉积一通孔蚀刻停止层4（Contact Etch Stop Layer，CESL）覆盖于CMOS器件表面；（5）在通孔蚀刻停止层4上沉积一金属沉积前的介电质层5（Pre-Metal Dielectric，PMD）。但是在金属硅化物薄膜3的制备完成以后，侧墙2的存在已经没有意义，反而会影响后续金属沉积前的介电质层5的填充能力，同时还会对通孔蚀刻停止层4的高应力效应起到一定的缓冲作用。
发明内容
针对上述存在的问题，本发明的目的在于提供一种无侧墙CMOS器件的制备方法，在制备CMOS器件中将侧墙去除，从而有利于后续金属沉积前的介电质层的填充，并且提高了通孔蚀刻停止层的应力效果，增强了器件性能，具体是通过下述技术方案实现的：
一种无侧墙CMOS器件的制备方法，其中，包括下列步骤：
在CMOS器件已形成的栅极上沉积一不定形碳薄膜；
刻蚀不定形碳薄膜，形成栅极侧壁的侧墙；
进行源漏离子注入并实施热处理；
在栅极顶部和源漏区顶部制备金属硅化物薄膜，刻蚀掉侧墙；
沉积一通孔蚀刻停止层覆盖于CMOS器件表面；
在通孔蚀刻停止层之上沉积一金属沉积前介电质层。
上述无侧墙CMOS器件的制备方法，其中，所述刻蚀掉侧墙采用的是干法刻蚀。 
上述无侧墙CMOS器件的制备方法，其中，所述干法刻蚀为离子铣刻蚀。
上述无侧墙CMOS器件的制备方法，其中，所述干法刻蚀为等离子刻蚀。
上述无侧墙CMOS器件的制备方法，其中，所述干法刻蚀为反应离子刻蚀。
上述无侧墙CMOS器件的制备方法，其中，所述金属硅化物薄膜为硅化钴薄膜。
上述无侧墙CMOS器件的制备方法，其中，所述金属硅化物薄膜为硅化镍薄膜。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A~图1E是现有技术中CMOS晶体管的部分制备流程示意图；
图2A~图2E是本发明无侧墙CMOS器件的制备方法中的最佳实施例的部分流程示意图。
具体实施方式
本发明无侧墙CMOS器件的制备方法中的最佳实施例的部分流程示意图如图2A~图2E所示，在制备CMOS器件中将侧墙去除，从而有利于后续金属沉积前的介电质层的填充，并且提高了通孔蚀刻停止层的应力效果，增强了器件性能，具体是通过下列步骤实现的：
如图2A所示，在CMOS器件已形成的栅极0上沉积一不定形碳薄膜1，不定形碳薄膜的成分是主要是碳跟氢，制备过程是通过反应气体C2H2或者是C3H6在惰性气体的稀释下，在一定的等离子体条件下解离重组形成的，C/H的比例一般是80/20。
如图2B所示，刻蚀不定形碳薄膜1，形成栅极0侧壁的侧墙2；进行源漏离子注入并实施热处理，使得离子能够扩散进入源漏区；
如图2C所示，在栅极0顶部和栅电介质层表面制备金属硅化物薄膜3，刻蚀掉侧墙2，此处的金属硅化物薄膜3为硅化钴薄膜或者硅化镍薄膜。具体地，采用的刻蚀方法为干法刻蚀为离子铣刻蚀或者等离子刻蚀或者反应离子刻蚀。
如图2D所示，沉积一通孔蚀刻停止层4覆盖于CMOS器件表面，覆盖区域包括CMOS器件的栅极区域；
如图2E所示，在通孔蚀刻停止层4之上沉积一金属沉积前的介电质层5。
其他工艺步骤同其他CMOS制备方法一样。
本发明工艺简单，采用不定形碳的好处就是在通过干法蚀刻定义了栅极侧壁，然后在做完金属硅化物接触层以后，可以比较方便地用含有氧的气体将其烧去，从而使得后续的通孔蚀刻停止层（CESL层）的应力效应突出，有利于后续金属沉积前的介电质层的填充，有效提高了器件的性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，因此，尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正，在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (7)

1.一种无侧墙CMOS器件的制备方法，其特征在于，包括下列步骤：
在CMOS器件已形成的栅极上沉积一不定形碳薄膜；
刻蚀不定形碳薄膜，形成栅极侧壁的侧墙；
进行源漏离子注入并实施热处理；
在栅极顶部和源漏区顶部制备金属硅化物薄膜，刻蚀掉侧墙；
沉积一通孔蚀刻停止层覆盖于CMOS器件表面；
在通孔蚀刻停止层之上沉积一金属沉积前介电质层。
2.根据权利要求1所述的无侧墙CMOS器件的制备方法，其特征在于，所述刻蚀掉侧墙采用的是干法刻蚀。
3.根据权利要求2所述的无侧墙CMOS器件的制备方法，其特征在于，所述干法刻蚀为离子铣刻蚀。
4.根据权利要求2所述的无侧墙CMOS器件的制备方法，其特征在于，所述干法刻蚀为等离子刻蚀。
5.根据权利要求2所述的无侧墙CMOS器件的制备方法，其特征在于，所述干法刻蚀为反应离子刻蚀。
6.根据权利要求1所述的无侧墙CMOS器件的制备方法，其特征在于，所述金属硅化物薄膜为硅化钴薄膜。
7.根据权利要求1所述的无侧墙CMOS器件的制备方法，其特征在于，所述金属硅化物薄膜为硅化镍薄膜。
CN2011101381473A 2011-05-26 2011-05-26 一种无侧墙cmos器件的制备方法 Pending CN102420186A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101381473A CN102420186A (zh) 2011-05-26 2011-05-26 一种无侧墙cmos器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101381473A CN102420186A (zh) 2011-05-26 2011-05-26 一种无侧墙cmos器件的制备方法

Publications (1)

Publication Number Publication Date
CN102420186A true CN102420186A (zh) 2012-04-18

Family

ID=45944523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101381473A Pending CN102420186A (zh) 2011-05-26 2011-05-26 一种无侧墙cmos器件的制备方法

Country Status (1)

Country Link
CN (1) CN102420186A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166632A1 (zh) * 2012-05-08 2013-11-14 中国科学院微电子研究所 半导体器件及其制造方法
CN111933644A (zh) * 2020-08-10 2020-11-13 合肥晶合集成电路有限公司 闪存单元及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500756B1 (en) * 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US20040005746A1 (en) * 2002-07-03 2004-01-08 Lien-Che Ho Method of manufacturing a MOS transistor
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
CN101026162A (zh) * 2006-02-24 2007-08-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN101183666A (zh) * 2007-12-13 2008-05-21 上海宏力半导体制造有限公司 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
CN101355035A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101593702A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500756B1 (en) * 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US20040005746A1 (en) * 2002-07-03 2004-01-08 Lien-Che Ho Method of manufacturing a MOS transistor
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
CN101026162A (zh) * 2006-02-24 2007-08-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN101355035A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101183666A (zh) * 2007-12-13 2008-05-21 上海宏力半导体制造有限公司 一种用于嵌入式闪存自对准源漏极的侧墙制造方法
CN101593702A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166632A1 (zh) * 2012-05-08 2013-11-14 中国科学院微电子研究所 半导体器件及其制造方法
CN111933644A (zh) * 2020-08-10 2020-11-13 合肥晶合集成电路有限公司 闪存单元及其制造方法
CN111933644B (zh) * 2020-08-10 2024-02-02 合肥晶合集成电路股份有限公司 闪存单元及其制造方法

Similar Documents

Publication Publication Date Title
US20140264590A1 (en) FinFET with Bottom SiGe Layer in Source/Drain
CN104701164A (zh) 半导体器件和半导体器件的制作方法
CN102437028B (zh) Pmos源漏区离子注入方法及相应的器件制造方法
CN103426926B (zh) 半导体结构及其形成方法、pmos晶体管及其形成方法
CN103579112A (zh) Cmos及其形成方法
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN102800594A (zh) Pmos管的制作方法
CN102420186A (zh) 一种无侧墙cmos器件的制备方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN103545257A (zh) Cmos晶体管的制作方法
CN104576532B (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
CN102479711B (zh) Pmos晶体管的形成方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN102446857B (zh) 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
CN102117773A (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN102097376B (zh) 半导体器件的制作方法
CN103377898B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
CN100585817C (zh) 一种可改善负温度不稳定性的pmos管制作方法
CN105870021A (zh) 金属氧化物半导体晶体管的制作方法
CN102637603B (zh) 通过可移除侧墙集成工艺增强应力记忆效应的方法
CN103000525A (zh) Pmos晶体管结构及其制造方法
CN103065971A (zh) 半导体器件的形成方法和保持硼磷硅玻璃形貌的方法
CN103426766A (zh) Pmos晶体管及其形成方法
CN102110614B (zh) 高k金属栅mos晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120418