CN102437028B - Pmos源漏区离子注入方法及相应的器件制造方法 - Google Patents

Pmos源漏区离子注入方法及相应的器件制造方法 Download PDF

Info

Publication number
CN102437028B
CN102437028B CN201110388784.6A CN201110388784A CN102437028B CN 102437028 B CN102437028 B CN 102437028B CN 201110388784 A CN201110388784 A CN 201110388784A CN 102437028 B CN102437028 B CN 102437028B
Authority
CN
China
Prior art keywords
pmos
drain region
grid structure
amorphous carbon
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110388784.6A
Other languages
English (en)
Other versions
CN102437028A (zh
Inventor
曹永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110388784.6A priority Critical patent/CN102437028B/zh
Publication of CN102437028A publication Critical patent/CN102437028A/zh
Application granted granted Critical
Publication of CN102437028B publication Critical patent/CN102437028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种PMOS源漏区离子注入方法及相应的器件制造方法。利用无定形碳层可以完全去除掉并不会造成硅凹陷的特性，使用无定形碳层作为PMOS源漏区离子注入的垫层，可以在基本不改变注入杂质分布的情况下，降低注入杂质在硅衬底中的射程，从而可以得到比常规方法更浅的超浅结；或者是在保持超浅结结深不变的情况下，增大注入的能量，从而在一定程度上缓解工艺对于大剂量、低能量离子注入的需求，降低PMOS源漏区离子注入的工艺难度。本发明提供的PMOS源漏区离子注入方法及相应的器件制造方法，可以改进PMOS源漏区超浅结的离子注入工艺，降低工艺难度。

Description

PMOS源漏区离子注入方法及相应的器件制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种PMOS源漏区离子注入方法及相应的器件制造方法。
背景技术
随着半导体制造技术的飞速发展，为了实现高集成度，半导体器件的尺寸在不断缩小。在P沟道金属氧化物半导体(PMOS)器件和互补金属氧化物半导体(CMOS)器件的制造工艺中，由于器件尺寸的不断缩小，源漏区结深要求也越来越浅，离子注入的能量要求越来越低，离子注入的剂量越来越高，这使得形成源漏区超浅结的离子注入工艺更加复杂。
在深亚微米工艺中，源漏区超浅结的形成通常使用侧墙刻蚀残膜作为注入垫层，形成源漏区超浅结。但是随着工艺尺寸的进一步缩小，在65nm及以下工艺中，侧墙刻蚀残膜厚度的不均匀性会导致超浅结深度的不均匀性，所以通常采用单纯的硅表面来形成超浅结。
PMOS器件和NMOS器件源漏区超浅结的离子注入使用不同的注入杂质，通常情况下，PMOS使用硼，NMOS使用磷和砷。由于硼原子质量很轻，同等能量下在硅衬底中的注入射程更深，所以对于同样的结深要求，PMOS采用更低的注入能量，或者采用更加复杂的工艺。因此，如何改进PMOS源漏区超浅结的离子注入工艺，降低工艺难度，是半导体制造工艺中亟待解决的问题。
发明内容
本发明的目的在于提供一种PMOS源漏区离子注入方法及相应的器件制造方法，以改进PMOS源漏区超浅结的离子注入工艺，降低工艺难度。
为解决上述技术问题，本发明提供一种PMOS源漏区离子注入方法，包括下列步骤：
提供一衬底，所述衬底表面形成有栅极结构，所述栅极结构两侧形成有侧墙；
在上述结构表面沉积一无定形碳层；
以所述侧墙为掩蔽，在所述栅极结构两侧进行PMOS源漏区离子注入，使离子穿过所述无定形碳层注入到衬底内。
在所述的PMOS源漏区离子注入方法中，所述PMOS源漏区离子注入是轻掺杂源漏区离子注入和/或重掺杂源漏区离子注入。
在所述的PMOS源漏区离子注入方法中，所述方法还包括在完成所述PMOS源漏区离子注入之后去除所述无定形碳层的步骤。
在所述的PMOS源漏区离子注入方法中，所述PMOS源漏区离子注入的注入离子为硼或氟化硼。
相应的，本发明还提供一种PMOS器件制造方法，采用所述的PMOS源漏区离子注入方法。
相应的，本发明还提供一种CMOS器件制造方法，在对PMOS区域进行源漏区离子注入之前，在所述PMOS区域表面覆盖一层无定形碳层，使离子穿过所述无定形碳层注入到所述PMOS区域的衬底内。
在所述的CMOS器件制造方法中，所述方法包括下列步骤：
提供一衬底，所述衬底表面形成有PMOS栅极结构和NMOS栅极结构，所述PMOS栅极结构和所述NMOS栅极结构两侧分别形成有第一侧墙；
在上述结构表面沉积一层第一无定形碳层；
在NMOS区域覆盖光刻胶，暴露出PMOS区域；
以所述第一侧墙为掩蔽，在所述PMOS栅极结构两侧进行P型轻掺杂源漏区离子注入，使离子穿过所述第一无定形碳层注入到衬底内，形成P型轻掺杂源漏注入区；
去除所述光刻胶和第一无定形碳层；
在所述PMOS区域覆盖光刻胶，暴露出所述NMOS区域；
以所述第一侧墙为掩蔽，在所述NMOS栅极结构两侧进行N型轻掺杂源漏区离子注入，形成N型轻掺杂源漏注入区，然后去除光刻胶。
在所述的CMOS器件制造方法中，所述方法还包括下列步骤：
去除所述第一侧墙，在所述PMOS栅极结构和所述NMOS栅极结构两侧分别形成第二侧墙；
在上述结构表面沉积一层第二无定形碳层；
在NMOS区域覆盖光刻胶，暴露出PMOS区域；
以所述第二侧墙为掩蔽，在所述PMOS栅极结构两侧进行P型重掺杂源漏区离子注入，使离子穿过所述第二无定形碳层注入到衬底内，形成P型重掺杂源漏注入区；
去除所述光刻胶和第二无定形碳层；
在所述PMOS区域覆盖光刻胶，暴露出所述NMOS区域；
以所述第二侧墙为掩蔽，在所述NMOS栅极结构两侧进行N型重掺杂源漏区离子注入，形成N型重掺杂源漏注入区，然后去除光刻胶。
在所述的CMOS器件制造方法中，所述P型轻掺杂源漏区离子注入的注入离子为硼或氟化硼。
在所述的CMOS器件制造方法中，所述P型重掺杂源漏区离子注入的注入离子为硼或氟化硼。
本发明的方法在PMOS器件轻掺杂或重掺杂源漏区离子注入之前，增加无定形碳层作为注入垫层，可以在基本不改变注入杂质分布的情况下，降低注入杂质在硅衬底中的射程，从而可以得到比常规方法更浅的超浅结，或者是在保持超浅结结深不变的情况下，增大注入的能量，从而在一定程度上缓解工艺对于大剂量、低能量离子注入的需求，降低PMOS源漏区离子注入的工艺难度。
此外，无定形碳层可以在去除光刻胶的步骤中将其一并清除干净，因此无需增加额外的工艺步骤，不会增加工艺难度，并且由于无定形碳层具有易于完全去除的特点，不会在硅衬底表面留有残留，因而不会导致衬底表面出现硅凹陷的问题。
附图说明
图1为本发明第一实施例的PMOS源漏区离子注入方法的流程图。
图2A～2C为本发明第一实施例的PMOS源漏区离子注入方法的示意图。
图3A～3L为本发明第二实施例的形成CMOS器件的方法示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明的核心思想在于，提供一种PMOS源漏区离子注入方法及相应的器件制造方法，利用无定形碳层可以完全去除掉并不会造成硅凹陷的特性，使用无定形碳层作为PMOS源漏区离子注入的垫层，可以在基本不改变注入杂质分布的情况下，降低注入杂质在硅衬底中的射程，从而可以得到比常规方法更浅的超浅结；或者是在保持超浅结结深不变的情况下，增大注入的能量，从而在一定程度上缓解工艺对于大剂量、低能量离子注入的需求，降低PMOS源漏区离子注入的工艺难度。
图1为本发明第一实施例的PMOS源漏区离子注入方法的流程图。图2A～2C为本发明第一实施例的PMOS源漏区离子注入方法的示意图。如图1所示，本发明提供的PMOS源漏区离子注入方法包括以下步骤：
步骤S11，如图2A所示，提供一衬底101，所述衬底表面形成有栅极结构11，所述栅极结构两侧形成有侧墙102。
步骤S12，如图2B所示，在上述结构表面沉积一无定形碳层103。将所述无定形碳层103作为PMOS源漏区离子注入的垫层。
步骤S13，如图2C所示，以所述侧墙102为掩蔽，在所述栅极结构11两侧进行PMOS源漏区离子注入，使离子穿过所述无定形碳层103注入到衬底101内，形成PMOS源漏注入区104。所述PMOS源漏区离子注入是轻掺杂源漏区离子注入和/或重掺杂源漏区离子注入。所述PMOS源漏区离子注入的注入离子为硼或氟化硼。
步骤S14，去除所述无定形碳层103。由于所述无定形碳层103具有易于完全去除的特点，不会在所述硅衬底101表面留有残留，因而不会导致衬底101表面出现硅凹陷的问题。
在一些实施例中，采用本发明第一实施例的PMOS源漏区离子注入方法形成PMOS器件。
在本发明第二实施例中，提供一种CMOS器件制造方法，在对PMOS区域进行源漏区离子注入之前，在所述PMOS区域表面覆盖一层无定形碳层，使离子穿过所述无定形碳层注入到所述PMOS区域的衬底内。图3A～3L为本发明第二实施例的形成CMOS器件的方法示意图。如图3A～3F所示，本发明提供的CMOS器件制造方法首先包括下列步骤：
步骤S21，如图3A所示，提供一衬底201，所述衬底201表面形成有PMOS栅极结构21和NMOS栅极结构22，所述PMOS栅极结构21和所述NMOS栅极结构22两侧分别形成有第一侧墙202。
步骤S22，如图3B所示，在上述结构表面沉积一层第一无定形碳层203。
步骤S23，如图3C所示，在上述结构表面覆盖一层光刻胶204，并去除PMOS区域的光刻胶204，形成PMOS离子注入窗口。
步骤S24，如图3C所示，以所述第一侧墙202为掩蔽，在所述PMOS栅极结构21两侧进行P型轻掺杂源漏区离子注入，使离子穿过所述第一无定形碳层203注入到衬底201内，形成P型轻掺杂源漏注入区205。所述P型轻掺杂源漏区离子注入的注入离子为硼或氟化硼。
步骤S25，如图3D所示，采用灰化(Ashing)工艺去除所述光刻胶204和第一无定形碳层203。所述第一无定形碳层203可以在去除光刻胶204的步骤中将其一并清除干净，因此无需增加额外的工艺步骤，不会增加工艺难度，
步骤S26，如图3E所示，在上述结构表面覆盖一层光刻胶206，并去除NMOS区域的光刻胶206，形成NMOS离子注入窗口。
步骤S27，如图3E所示，以所述第一侧墙202为掩蔽，在所述NMOS栅极结构22两侧进行N型轻掺杂源漏区离子注入，形成N型轻掺杂源漏注入区207。
步骤S28，如图3F所示，去除光刻胶206。
如图3G～3L所示，本发明提供的CMOS器件制造方法还包括下列步骤：
步骤S31，如图3G所示，去除所述第一侧墙202，在所述PMOS栅极结构21和所述NMOS栅极结构22两侧分别形成第二侧墙208。
步骤S32，如图3H所示，在上述结构表面沉积一层第二无定形碳层209。
步骤S33，如图3I所示，在上述结构表面覆盖一层光刻胶210；并去除PMOS区域的光刻胶210，形成PMOS离子注入窗口。
步骤S34，如图3I所示，以所述第二侧墙208为掩蔽，在所述PMOS栅极结构21两侧进行P型重掺杂源漏区离子注入，使离子穿过所述第二无定形碳层209注入到衬底201内，形成P型重掺杂源漏注入区211。所述P型重掺杂源漏区离子注入的注入离子为硼或氟化硼。
步骤S35，如图3J所示，采用灰化(Ashing)工艺去除所述光刻胶210和第二无定形碳层209。
步骤S36，如图3K所示，在上述结构表面覆盖一层光刻胶212，并去除NMOS区域的光刻胶212，形成NMOS离子注入窗口。
步骤S37，如图3K所示，以所述第二侧墙208为掩蔽，在所述NMOS栅极结构22两侧进行N型重掺杂源漏区离子注入，形成N型重掺杂源漏注入区213。
步骤S38，如图3L所示，去除光刻胶212。
综上所述，本发明提供了一种PMOS源漏区离子注入方法及相应的器件制造方法，利用无定形碳层可以完全去除掉并不会造成硅凹陷的特性，使用无定形碳层作为PMOS源漏区离子注入的垫层，可以在基本不改变注入杂质分布的情况下，降低注入杂质在硅衬底中的射程，从而可以得到比常规方法更浅的超浅结；或者是在保持超浅结结深不变的情况下，增大注入的能量，从而在一定程度上缓解工艺对于大剂量、低能量离子注入的需求，降低PMOS源漏区离子注入的工艺难度。因此，本发明提供的PMOS源漏区离子注入方法及相应的器件制造方法，可以改进PMOS源漏区超浅结的离子注入工艺，降低工艺难度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (3)

1.一种CMOS器件制造方法，其特征在于，包括步骤：
提供一衬底，所述衬底表面形成有PMOS栅极结构和NMOS栅极结构，所述PMOS栅极结构和所述NMOS栅极结构两侧分别形成有第一侧墙；
在上述结构表面沉积一层第一无定形碳层；
在NMOS区域覆盖光刻胶，暴露出PMOS区域；
以所述第一侧墙为掩蔽，在所述PMOS栅极结构两侧进行P型轻掺杂源漏区离子注入，使离子穿过所述第一无定形碳层注入到衬底内，形成P型轻掺杂源漏注入区；
去除所述光刻胶和第一无定形碳层；
在所述PMOS区域覆盖光刻胶，暴露出所述NMOS区域；
以所述第一侧墙为掩蔽，在所述NMOS栅极结构两侧进行N型轻掺杂源漏区离子注入，形成N型轻掺杂源漏注入区，然后去除光刻胶；
去除所述第一侧墙，在所述PMOS栅极结构和所述NMOS栅极结构两侧分别形成第二侧墙；
在上述结构表面沉积一层第二无定形碳层；
在NMOS区域覆盖光刻胶，暴露出PMOS区域；
以所述第二侧墙为掩蔽，在所述PMOS栅极结构两侧进行P型重掺杂源漏区离子注入，使离子穿过所述第二无定形碳层注入到衬底内，形成P型重掺杂源漏注入区；
去除所述光刻胶和第二无定形碳层；
在所述PMOS区域覆盖光刻胶，暴露出所述NMOS区域；
以所述第二侧墙为掩蔽，在所述NMOS栅极结构两侧进行N型重掺杂源漏区离子注入，形成N型重掺杂源漏注入区，然后去除光刻胶。
2.如权利要求1所述的CMOS器件制造方法，其特征在于，所述P型轻掺杂源漏区离子注入的注入离子为硼或氟化硼。
3.如权利要求1所述的CMOS器件制造方法，其特征在于，所述P型重掺杂源漏区离子注入的注入离子为硼或氟化硼。
CN201110388784.6A 2011-11-30 2011-11-30 Pmos源漏区离子注入方法及相应的器件制造方法 Active CN102437028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110388784.6A CN102437028B (zh) 2011-11-30 2011-11-30 Pmos源漏区离子注入方法及相应的器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110388784.6A CN102437028B (zh) 2011-11-30 2011-11-30 Pmos源漏区离子注入方法及相应的器件制造方法

Publications (2)

Publication Number Publication Date
CN102437028A CN102437028A (zh) 2012-05-02
CN102437028B true CN102437028B (zh) 2014-04-16

Family

ID=45985025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110388784.6A Active CN102437028B (zh) 2011-11-30 2011-11-30 Pmos源漏区离子注入方法及相应的器件制造方法

Country Status (1)

Country Link
CN (1) CN102437028B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683185B (zh) * 2012-05-04 2015-07-08 上海华力微电子有限公司 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法
CN103227114B (zh) * 2013-04-08 2015-12-09 上海华力微电子有限公司 一种形成超浅结面的方法
CN105529250B (zh) * 2014-09-30 2020-10-09 中芯国际集成电路制造(上海)有限公司 高能离子注入方法及半导体结构
CN106548983B (zh) * 2015-09-23 2019-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109065456A (zh) * 2018-09-27 2018-12-21 上海华力微电子有限公司 一种mos晶体管的形成方法以及cmos图像传感器的形成方法
CN110739273B (zh) * 2019-10-30 2022-06-07 华虹半导体(无锡)有限公司 超薄栅极cmos器件的制造方法
CN112992684A (zh) * 2021-02-07 2021-06-18 长鑫存储技术有限公司 一种形成超浅结的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429062B1 (en) * 1999-09-20 2002-08-06 Koninklike Philips Electronics N.V. Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant
CN1466177A (zh) * 2002-07-03 2004-01-07 旺宏电子股份有限公司 金氧半导体晶体管的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927618A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp Ｍｏｓ型半導体装置の製造方法
US7494885B1 (en) * 2004-04-05 2009-02-24 Advanced Micro Devices, Inc. Disposable spacer process for field effect transistor fabrication
TWI260717B (en) * 2004-05-17 2006-08-21 Mosel Vitelic Inc Ion-implantation method for forming a shallow junction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429062B1 (en) * 1999-09-20 2002-08-06 Koninklike Philips Electronics N.V. Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant
CN1466177A (zh) * 2002-07-03 2004-01-07 旺宏电子股份有限公司 金氧半导体晶体管的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-27618A 1997.01.28

Also Published As

Publication number Publication date
CN102437028A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
CN102437028B (zh) Pmos源漏区离子注入方法及相应的器件制造方法
CN103426769A (zh) 半导体器件制造方法
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN101740514B (zh) Mos晶体管及其制作方法
CN101770986B (zh) 降低栅极漏电流并控制启始电压偏移量的方法及装置
CN103545257A (zh) Cmos晶体管的制作方法
CN110176402A (zh) 一种fdsoi pmos浅掺杂离子注入方法
CN103367431A (zh) Ldmos晶体管及其制造方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN109285778A (zh) 半导体器件及其形成方法
CN105870021A (zh) 金属氧化物半导体晶体管的制作方法
CN102446769B (zh) 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
CN208819878U (zh) 半导体器件
CN111463284A (zh) N型fet及其制造方法
CN104916540A (zh) 一种应变沟道晶体管及其制备方法
CN101350305A (zh) 一种可改善负温度不稳定性的pmos管制作方法
CN103000525A (zh) Pmos晶体管结构及其制造方法
CN101894748B (zh) 离子注入的方法
CN103972108A (zh) Pmos源漏区离子注入方法、pmos的制备方法
CN102024701A (zh) P沟道金属氧化物半导体晶体管源漏注入方法
CN102024704A (zh) 制造金属氧化物半导体场效应晶体管的方法
CN102110614B (zh) 高k金属栅mos晶体管的制造方法
CN101770955B (zh) 一种制作p型金属氧化物半导体的方法
CN102623352A (zh) P-ldmos的制造方法
CN101697346B (zh) 一种增加pmos有效沟道长度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant