CN103227114B - 一种形成超浅结面的方法 - Google Patents
一种形成超浅结面的方法 Download PDFInfo
- Publication number
- CN103227114B CN103227114B CN201310119895.6A CN201310119895A CN103227114B CN 103227114 B CN103227114 B CN 103227114B CN 201310119895 A CN201310119895 A CN 201310119895A CN 103227114 B CN103227114 B CN 103227114B
- Authority
- CN
- China
- Prior art keywords
- shallow junctions
- ion
- ultra
- source
- method forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000005516 engineering process Methods 0.000 claims abstract description 39
- 238000002347 injection Methods 0.000 claims abstract description 29
- 239000007924 injection Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 229910052796 boron Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 150000003376 silicon Chemical class 0.000 claims description 2
- 125000001475 halogen functional group Chemical group 0.000 claims 3
- 229910052799 carbon Inorganic materials 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- -1 carbon ion Chemical class 0.000 description 6
- 125000005843 halogen group Chemical group 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000019771 cognition Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 208000002173 dizziness Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
本发明公开了一种形成超浅结面的方法，包括以下步骤：（1）提供一经过侧墙刻蚀工艺后形成的半导体结构；（2）对所述半导体结构进行氮源种离子注入工艺后，采用轻掺杂漏极工艺于所述半导体结构上注入硼离子；（3）继续重掺杂离子注入工艺和退火工艺，于所述半导体结构上形成具有超浅结面的源漏区。本发明引入新的源种---N28，由于N28可以降低硼原子在硅衬底中的扩散，且氮原子不会与硅原子形成共价键，所以克服了碳辅助注入时多晶硅栅耗尽层问题加重的问题，同时可以形成超浅结面，且工艺步骤简单。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种形成超浅结面的方法。
背景技术
随着超大规模集成电路的迅速发展，集成电路设计越来越复杂，晶圆上芯片的集成度越来越高，金属氧化物半导体场效应晶体管（metaloxidesemiconductor，简称：MOS）越做越小。MOS管缩小进而栅极变短，从而在栅极下面的电流沟道也跟着变短，当MOS管沟道缩短到一定程度时，就会出现短沟道效应。理论上说，沟道长度为源极前延到漏极前延的距离，然而，沟道的有效长度会受到源极和漏极与衬底形成的结面空泛区的影响而发生变化。当沟道长度与结面空泛区的深度相当或者更短时，结面空泛区会明显的切入电流沟道，导致栅极阈值电压降低，这便是短沟道效应。短沟道效应使得器件的阈值电压对沟道的长度变化非常敏感，器件的电学性能失常。
在90nm工艺技术节点以下的工艺技术中，超浅结面工艺被用来降低互补金属氧化物半导体（ComplementaryMetalOxideSemiconductor，简称：CMOS）器件的短沟道效应，对于P沟道金属氧化物半导体（PositivechannelMetalOxideSemiconductor，简称：PMOS）器件，由于轻掺杂漏极工艺中采用的是低能量的硼离子注入工艺，为了降低硼原子在硅衬底中的扩散，实现超浅结面，可以在轻掺杂漏极工艺注入的时候采用碳辅助注入工艺，由于碳原子可以降低硼原子在硅衬底中的扩散，所以碳辅助注入工艺有利于形成超浅结面。
然而，由于在进行轻掺杂漏极工艺（LightlyDopedDrain，简称：LDD）注入的时候，多晶硅栅同样会进行碳辅助注入，在之后进行P型重掺杂硼注入以及热退火工艺中，LDD工艺中注入的碳原子，同样会降低P型重掺杂注入的硼原子在多晶硅栅中的扩散能力，导致多晶硅栅中的硼原子扩散不充分，其结果使得在多晶硅栅中与栅氧结面附近的载流子浓度降低，当多晶硅栅极上加上偏压的情况下，多晶硅栅与栅氧界面更容易出现载流子耗尽而使得等效氧化层厚度变厚的情况，即多晶硅栅耗尽层问题加重。
中国专利（申请号：200710039186.1）公开了一种可减小短沟道效应的MOS晶体管及其制作方法，先制作凹槽，然后进行阱注入、防穿通注入和阈值电压调整注入，接着在该凹槽中制作栅极堆层，之后进行轻掺杂漏注入和晕注入，并制作栅极侧墙，然后进行源漏注入，以制成源极和漏极，最后在源极和漏极顶部制作金属硅化物层。
上述发明提供的工艺方法，虽然可以减小短沟道效应，但是其工艺步骤复杂，在器件大量生产时，需要消耗更多的时间，且制作凹槽成本较大，使得器件的成本上升。
中国专利（申请号：200910085448.7）公开了一种离子注入的方法，首先进行锗离子注入，接着进行砷离子注入，然后进行硼离子注入，再进行铟离子注入，最后进行碳离子注入。
通过上述发明提供的离子注入方法，虽然可以一定程度的减小短沟道效应对半导体元器件性能所产生的不利影响。但是，上述方法中所使用的离子种类较多，所消耗的原材料较多，且注入时的能量不易控制，工艺步骤复杂，并不能有效减小短沟道效应且增加器件的生产成本。
发明内容
针对上述存在的问题，本发明提供一种形成超浅结面的方法，从而消除短沟道效应，提高器件的良率，同时工艺步骤简单，降低生产成本。
为了实现上述目的，本发明采取的技术方案为：
一种形成超浅结面的方法，应用于形成PMOS的离子注入工艺中，其特征在于，包括以下步骤：
步骤1：提供一经过栅极侧墙刻蚀工艺和Halo离子注入工艺（半导体业界普遍认知的一种离子注入工艺）后形成的半导体结构；
步骤2：对所述半导体结构进行氮源种辅助离子注入工艺后，采用轻掺杂漏极工艺于所述半导体结构上注入硼离子；
步骤3：继续重掺杂离子注入工艺和退火工艺，于所述半导体结构上形成具有超浅结面的源漏区；
其中，所述半导体结构包括硅衬底和栅极结构，所述栅极结构位于所述硅衬底的上表面，且该硅衬底中设置有浅沟槽隔离区和有源区，所述有源区位于所述浅沟槽隔离区与所述栅极结构之间。
上述的形成超浅结面的方法，其特征在于，采用干法刻蚀工艺进行所述栅极侧墙刻蚀工艺。
上述的形成超浅结面的方法，其特征在于，所述Halo离子注入工艺的离子源为砷（As）。
上述的形成超浅结面的方法，其特征在于，调整晶圆片，使晶圆片法线方向与入射离子方向的夹角为7°～40°时，如夹角为7°、15°、35°、40°等，进行所述Halo离子注入工艺。
上述的形成超浅结面的方法，其特征在于，所述步骤2中的氮源种为N28。
上述的形成超浅结面的方法，其特征在于，于所述有源区和所述栅极结构上依次进行所述步骤2中的氮源种辅助离子注入工艺和硼离子注入工艺。
上述的形成超浅结面的方法，其特征在于，所述步骤3中重掺杂离子注入工艺为源漏离子注入工艺。
上述的形成超浅结面的方法，其特征在于，所述源漏离子注入工艺的离子源为硼（B）或者二氟化硼（BF2）。
上述的形成超浅结面的方法，其特征在于，所述源漏离子注入工艺的离子源为B。
上述的形成超浅结面的方法，其特征在于，于所述有源区和所述栅极结构上进行所述步骤3中的重掺杂离子注入工艺。
上述技术方案具有如下优点或者有益效果：
通过引入新的源种---N28，取代碳辅助注入工艺中的碳，由于N28可以降低硼原子在硅衬底中的扩散，且氮原子不会与硅原子形成共价键，所以克服了碳辅助注入时多晶硅栅耗尽层问题加重的问题，同时可以形成超浅型结面，且工艺步骤简单。
附图说明
图1-图5是形成具有超浅结面的源漏区的PMOS的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但不作为本发明的限定。
图1-图5形成具有超浅结面的源漏区的PMOS的流程结构示意图；如图所示，首先对一栅极多晶硅侧墙进行干法刻蚀，而后调整晶圆片，使晶圆片法线方向与入射离子方向的夹角在7°～40°之间，如夹角为7°、15°、35°、40°等等，采用砷离子进行Halo离子注入后形成如图1所示的半导体结构，半导体结构包括半导体衬底100、第一浅沟槽隔离区102和第二浅沟槽隔离区103，在半导体衬底100上形成有栅极结构101，定义浅沟槽隔离区与栅极结构之间的半导体衬底为有源区，在有源区中形成有第一Halo离子注入结面104和第二Halo离子注入结面105；
然后，利用离子注入的方法在栅极和有源区，注入N28离子(如图2所示)，再采用轻掺杂漏极工艺于栅极和有源区中注入硼离子（如图3所示），从而在半导体衬底100上形成第一超浅结面106和第二超浅结面107（如图4所示）；
继续在栅极和有源区中采用B离子或者BF2离子进行后续的源漏离子注入工艺，最后进行退火工艺，形成具有第一超浅结面106的源极108和具有第二超浅结面107的漏极109的PMOS（如图5所示）。
实施例1：应用N28辅助形成超浅结面；
在40纳米工艺中，利用N28辅助离子注入形成超浅结面的深度为25纳米。
终上所述，本发明通过引入新的源种---N28，取代碳辅助注入工艺中的碳，由于N28可以降低硼原子在硅衬底中的扩散，且氮原子不会与硅原子形成共价键，所以克服了碳辅助注入时多晶硅栅耗尽层问题加重的问题，同时可以形成超浅结面，且工艺步骤简单。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的申请专利范围，所以凡运用本发明说明书及图示内容所作出的等效变化，均包含在本发明的保护范围内。
Claims (10)
1.一种形成超浅结面的方法，应用于形成PMOS的离子注入工艺中，其特征在于，包括以下步骤：
步骤1：提供一经过栅极侧墙刻蚀工艺和Halo离子注入工艺后形成的半导体结构；
步骤2：对所述半导体结构进行氮源种辅助离子注入工艺后，采用轻掺杂漏极工艺于所述半导体结构上注入硼离子；
步骤3：继续重掺杂离子注入工艺和退火工艺，于所述半导体结构上形成具有超浅结面的源漏区；
其中，所述半导体结构包括硅衬底和栅极结构，所述栅极结构位于所述硅衬底的上表面，且该硅衬底中设置有浅沟槽隔离区和有源区，所述有源区位于所述浅沟槽隔离区与所述栅极结构之间。
2.如权利要求1所述的形成超浅结面的方法，其特征在于，采用干法刻蚀工艺进行所述栅极侧墙刻蚀工艺。
3.如权利要求1所述的形成超浅结面的方法，其特征在于，所述Halo离子注入工艺的离子源为砷。
4.如权利要求3所述的形成超浅结面的方法，其特征在于，调整晶圆片，使晶圆片法线方向与入射离子方向的夹角为7°～40°时，进行所述Halo离子注入工艺。
5.如权利要求1所述的形成超浅结面的方法，其特征在于，所述步骤2中的氮源种为N28。
6.如权利要求1所述的形成超浅结面的方法，其特征在于，于所述有源区和所述栅极结构上依次进行所述步骤2中的氮源种辅助离子注入工艺和硼离子注入工艺。
7.如权利要求1所述的形成超浅结面的方法，其特征在于，所述步骤3中重掺杂离子注入工艺为源漏离子注入工艺。
8.如权利要求7所述的形成超浅结面的方法，其特征在于，所述源漏离子注入工艺的离子源为B或者BF2。
9.如权利要求8所述的形成超浅结面的方法，其特征在于，所述源漏离子注入工艺的离子源为B。
10.如权利要求1所述的形成超浅结面的方法，其特征在于，于所述有源区和所述栅极结构上进行所述步骤3中的重掺杂离子注入工艺。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310119895.6A CN103227114B (zh) | 2013-04-08 | 2013-04-08 | 一种形成超浅结面的方法 |
| US14/091,433 US20140302656A1 (en) | 2013-04-08 | 2013-11-27 | Method of Forming Ultra Shallow Junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310119895.6A CN103227114B (zh) | 2013-04-08 | 2013-04-08 | 一种形成超浅结面的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103227114A CN103227114A (zh) | 2013-07-31 |
| CN103227114B true CN103227114B (zh) | 2015-12-09 |
Family
ID=48837509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310119895.6A Active CN103227114B (zh) | 2013-04-08 | 2013-04-08 | 一种形成超浅结面的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140302656A1 (zh) |
| CN (1) | CN103227114B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725509A (zh) * | 1996-02-07 | 2006-01-25 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| CN101459063A (zh) * | 2007-12-11 | 2009-06-17 | 上海华虹Nec电子有限公司 | 晶体管浅结的制作方法 |
| CN102110608A (zh) * | 2009-12-23 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 降低浅掺杂漏pn结漏电流的mos晶体管的制作方法 |
| CN102437028A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | Pmos源漏区离子注入方法及相应的器件制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5516707A (en) * | 1995-06-12 | 1996-05-14 | Vlsi Technology, Inc. | Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor |
| JPH1079506A (ja) * | 1996-02-07 | 1998-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6107150A (en) * | 1998-09-04 | 2000-08-22 | Advanced Micro Devices, Inc. | Method of making high performance transistors using channel modulated implant for ultra thin oxide formation |
| KR20060108926A (ko) * | 2005-04-13 | 2006-10-18 | 주식회사 하이닉스반도체 | 반도체소자의 노광장비 |
| US20120100686A1 (en) * | 2010-10-20 | 2012-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming ultra-shallow junctions in semiconductor devices |
-
2013
- 2013-04-08 CN CN201310119895.6A patent/CN103227114B/zh active Active
- 2013-11-27 US US14/091,433 patent/US20140302656A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725509A (zh) * | 1996-02-07 | 2006-01-25 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| CN101459063A (zh) * | 2007-12-11 | 2009-06-17 | 上海华虹Nec电子有限公司 | 晶体管浅结的制作方法 |
| CN102110608A (zh) * | 2009-12-23 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 降低浅掺杂漏pn结漏电流的mos晶体管的制作方法 |
| CN102437028A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | Pmos源漏区离子注入方法及相应的器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140302656A1 (en) | 2014-10-09 |
| CN103227114A (zh) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8198673B2 (en) | Asymmetric epitaxy and application thereof | |
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| CN104124167A (zh) | Mos晶体管及其形成方法 | |
| CN101459082B (zh) | Mos晶体管及其形成方法 | |
| CN105702582A (zh) | 晶体管的形成方法 | |
| US6399452B1 (en) | Method of fabricating transistors with low thermal budget | |
| CN106206719A (zh) | Mos晶体管及其形成方法 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN102800595B (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| CN101661889B (zh) | 一种部分耗尽的绝缘层上硅mos晶体管的制作方法 | |
| US20110097868A1 (en) | Method for fabricating p-channel field-effect transistor (fet) | |
| CN101621071B (zh) | 金属氧化物半导体器件及其制造方法 | |
| CN102420189B (zh) | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 | |
| CN103227114B (zh) | 一种形成超浅结面的方法 | |
| CN102024701B (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| US8409975B1 (en) | Method for decreasing polysilicon gate resistance in a carbon co-implantation process | |
| Xu et al. | Study of Si green transistor with an ultra-shallow pocket junction | |
| US8664073B2 (en) | Method for fabricating field-effect transistor | |
| CN106024900A (zh) | 改善栅极诱导漏极漏电的方法以及非均匀沟道掺杂器件 | |
| Kasim et al. | I D-V D and I D-V G analysis of 45nm NMOS with strained silicon on insulator (sSOI) by using simulation | |
| Muhamad et al. | Optimization in fabricating 90nm NMOS transistors using Silvaco | |
| CN103021948B (zh) | 深亚微米半导体器件的工艺集成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |