CN102420189B - 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 - Google Patents
一种改善后栅极工艺高k栅电介质cmos可靠性的方法 Download PDFInfo
- Publication number
- CN102420189B CN102420189B CN2011101603233A CN201110160323A CN102420189B CN 102420189 B CN102420189 B CN 102420189B CN 2011101603233 A CN2011101603233 A CN 2011101603233A CN 201110160323 A CN201110160323 A CN 201110160323A CN 102420189 B CN102420189 B CN 102420189B
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- grid
- reliability
- improvement
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明一般涉及半导体制造领域中的一种改善NMOS热载流子效应及PMOS负偏置温度不稳定性效应的方法，更确切的说，本发明涉及一种改善后栅极工艺高K栅电介质NMOS热载流子效应及PMOS负偏置温度不稳定性效应的方法。本发明公开了一种改善后栅极工艺高K栅电介质MOS可靠性的方法，通过在后栅极工艺制程中,于样本栅形成后,通过离子注入工艺注入氟离子于NMOS和PMOS器件区域，经热处理工艺，在界面处形成稳定的化学键，有效的提高NMOS器件抗HCI效应和PMOS器件抗NBTI效应的性能。
Description
技术领域
本发明一般涉及半导体制造领域中的一种改善NMOS热载流子效应及PMOS负偏置温度不稳定性效应的方法，更确切的说，本发明涉及一种改善后栅极工艺高K栅电介质NMOS热载流子效应及PMOS负偏置温度不稳定性效应的方法。
背景技术
为降低栅极漏电流，提高器件性能，目前，高K栅电介质技术已经应用到45纳米以下节点；然而，由于高K栅电介质与硅的界面具有大量的界面态，而这些界面态在半导体制程中会与氢形成不稳定的氢键，导致在NMOS和PMOS器件工作过程中产生大量界面态，从而改变MOS性能；即使得高K栅电介质的NMOS器件具有很严重的热载流子（Hot Carrier Injection，简称HCI）效应， 而PMOS器件具有严重的负偏置温度不稳定性（Negative Bias Temperature Instability，简称NBTI）效应。
热载流子（Hot Carrier Injection，简称HCI）效应，即在NMOS器件上，当器件的特征尺寸很小时，即使在不很高的电压下，也可产生很强的电场，从而易于导致出现热载流子，因此，在小尺寸器件以及大规模集成电路中，容易出现热载流子，由于热载流子所造成的一些影响，就称为热载流子效应。热载流子效应是导致器件和集成电路产生失效的重要原因，所以是需要特别注意和加以防止的。
负偏置温度不稳定性（Negative Bias Temperature Instability，简称NBTI）效应，即在高温下对PMOS器件施加负栅压而引起的一系列电学参数的退化（一般应力条件为125℃恒温下栅氧电场，源、漏极和衬底接地）；其产生过程主要涉及正电荷的产生和钝化，即界面陷阱电荷和氧化层固定正电荷的产生以及扩散物质的扩散过程，氢气和水汽是引起NBTI效应的两种主要物质。传统的R-D模型产生NBTI效应的原因为PMOS器件在高温负栅压下反型层的空穴受到热激发，遂穿到硅/二氧化硅界面，由于在界面存在大量的Si-H键，热激发的空穴与Si-H键作用生成H原子，从而在界面留下悬挂键，而由于H原子的不稳定性，两个H原子就会结合，以氢气分子的形式释放，远离界面向栅界面扩散，从而引起阈值电压的负向漂移。负偏置温度不稳定性会导致PMOS器件出现电性参数漂移，使晶体管间失配甚至导致产品失效。
当前，业界为改善NMOS晶体管的HCI效应，通常采用轻掺杂漏注入（Lightly Doped Drain，简称LDD）离子注入的优化方法，利用减小LDD离子注入的剂量和增大LDD注入能量，获得较深的LDD结，减小横向电场强度，从而改善HCI效应。但增大LDD离子注入能量，随着结深的加大，器件的有效沟道长度也将减小，这样就会增加短沟道效应（Short Channel Effect，简称SCE），引起器件直流特性的衰退。因此，单纯通过改变LDD离子注入的剂量和能量来改善HCI效应是不够的。
而对于PMOS 晶体管的NBTI效应， 一般采用优化栅氧，控制氮的浓度及氮峰值位置来提高性能。
发明内容
鉴于上述问题，本发明提供了一种改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，包括以下步骤：于一衬底上依次淀积第一介质层和多晶硅层，刻蚀所述第一介质层和所述多晶硅层分别形成第一类半导体器件和第二类半导体器件的样本栅；
注入氟离子并通过热处理使氟离子进入所述第一介质层中，淀积第二介质层，化学机械研磨所述第二介质层及所述第一、二类半导体器件的样本栅后，回蚀所述样本栅形成样本栅凹槽；依次淀积第一金属层于所述第一类半导体样本栅凹槽上，淀积第二金属层于所述第二类半导体样本栅凹槽上，选择性刻蚀所述第一金属层和所述第二金属层，淀积第三金属层，刻蚀并进行化学机械研磨工艺。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述氟离子采用离子注入工艺进行氟离子注入。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，在所述多晶硅栅形成之后，进行源漏极离子注入热处理工艺之前进行所述氟离子注入工艺。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述氟离子的注入能量范围是1KeV至20KeV。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述氟离子注入剂量范围是1E14/cm2 至3 E15/cm2。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述衬底上设置有一隔离槽，所述隔离槽两边分别为P衬底和N衬底。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述淀积第一金属层于所述第一类半导体样本栅凹槽上时，遮挡住所述P衬底部分；所述淀积第二金属层于所述第二类半导体样本栅凹槽上时，遮挡住所述N衬底部分。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述选择性刻蚀所述第一金属层和所述第二金属，既保留所述第一金属层至所述第一类半导体样本栅凹槽中，所述第二金属层至所述第二类半导体样本栅凹槽中。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述第一类半导体器件为NMOS，所述第二类半导体器件为PMOS。
上述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，所述第一、二介质层为高介电常数材料。
本发明提出一种改善后栅极工艺高K栅电介质CMOS可靠性的方法，通过在后栅极工艺制程中,于样本栅形成后,通过离子注入工艺注入氟离子于MOS器件区域，经过热处理工艺，在界面处形成稳定的化学键，有效的提高NMOS器件抗HCI效应和PMOS器件抗NBTI效应的性能。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1a-g是本发明改善后栅极工艺高K栅电介质CMOS可靠性的方法流程示意图；
图2是本发明中离子注入工艺注入氟离子及热处理工艺后的示意图。
具体实施方式
参见图1a-g所示，本发明一种改善后栅极工艺高K栅电介质CMOS可靠性的方法，其中，包括以下步骤：
在衬底1上依次淀积第一介质层102和多晶硅层103，其中，衬底1上设置有隔离槽101，其两边分别为P型衬底11和N型衬底12；采用光刻和刻蚀工艺，刻蚀多晶硅层102和第一介质层103形成NMOS半导体器件样本栅104和PMOS半导体器件样本栅105，其中，NMOS半导体器件样本栅104由第一介质层1021和多晶硅层1031构成，PMOS半导体器件样本栅105由第一介质层1022和多晶硅层1032构成；采用离子注入工艺106在漏源区114注入氟离子，其中，上述氟离子的注入能量范围在1KeV至20KeV之间，注入剂量范围是1E14/cm2 至3 E15/cm2，然后再进行源漏区的热处理工艺，以驱动上述注入的氟离子进入到高K栅极第一介质层102以形成稳定的化学键。
淀积第二介质层107，覆盖NMOS半导体器件样本栅104和PMOS半导体器件样本栅104，并采用机械化学研磨工艺，研磨第二介质层107、NMOS半导体器件样本栅104和PMOS半导体器件样本栅105，使多晶硅层1031的上表面、多晶硅层1032的上表面与第二介质层107的上表面在同一水平面上，其中，第二介质层107为层间介质层（interlayer dielectric，简称ILD）；回蚀多晶硅层1031、多晶硅层1032分别形成NMOS半导体器件样本栅凹槽110和PMOS半导体器件样本栅凹槽111，淀积第一金属层108于NMOS半导体器件样本栅凹槽110上，同时遮挡住N衬底部分，淀积第二金属层109于PMOS半导体器件样本栅凹槽111上，同时遮挡住P衬底部分；刻蚀第一金属层108和第二金属层109，保留第一金属层108至NMOS半导体器件样本栅凹槽110上，形成凹槽金属层1081，保留第二金属层109至PMOS半导体器件样本栅凹槽111上，形成凹槽第二金属层1091。
淀积第三金属层刻蚀并进行化学机械研磨工艺后，形成充满NMOS半导体器件样本栅凹槽110的NMOS第三金属层112，及充满PMOS半导体器件样本栅凹槽111的PMOS第三金属层113，继续半导体器件的制备工艺，最终形成NMOS器件2和PMOS器件3。
其中，第一介质层102和第二介质层107均为高介电常数材料。
参见图2所示，在后栅极工艺（gate-last）中，样本栅（dummy gate）形成之后，通过离子注入工艺注入氟离子，在源漏区利用后续的热处理工艺使氟离子进入到高K栅极介电层，氟离子在HfO2与SiO2的界面、SiO2与Si的界面处均形成Hf-F和Si-F键，由于Hf-F和Si-F键能要高于Hf-H和Si-H键能，在MOS器件工作中不容易产生界面态，从而改善了NMOS晶体管的热载流子注入效应和PMOS器件的负偏置温度不稳定性效应。
本发明提出一种改善后栅极工艺高K栅电介质MOS的方法，通过在后栅极工艺制程中，于多晶硅栅形成后，即在栅极中通过离子注入工艺注入氟离子，经过热处理工艺，在界面处形成稳定的化学键，有效的提高NMOS器件抗HCI效应和PMOS器件抗NBTI效应的性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，包括以下步骤：于一衬底上依次淀积第一介质层和多晶硅层，刻蚀所述第一介质层和所述多晶硅层分别形成第一类半导体器件和第二类半导体器件的样本栅；
注入氟离子并通过热处理使氟离子进入所述第一介质层中，淀积第二介质层，化学机械研磨所述第二介质层及所述第一、二类半导体器件的样本栅后，回蚀所述样本栅形成样本栅凹槽；依次淀积第一金属层于所述第一类半导体样本栅凹槽上，淀积第二金属层于所述第二类半导体样本栅凹槽上，选择性刻蚀所述第一金属层和所述第二金属层，淀积第三金属层，刻蚀并进行化学机械研磨工艺；
其中，注入氟离子并通过热处理后，在第一介质层界面处形成稳定的化学键，有效的提高NMOS器件抗热载流子效应和PMOS器件抗负偏置温度不稳定性效应的性能。
2.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述氟离子采用离子注入工艺进行氟离子注入。
3.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，在所述多晶硅栅形成之后，进行源漏极离子注入热处理工艺之前进行所述氟离子注入工艺。
4.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述氟离子的注入能量范围是1KeV至20KeV。
5.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述氟离子注入剂量范围是1E14/cm2至3E15/cm2。
6.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述衬底上设置有一隔离槽，所述隔离槽两边分别为P衬底和N衬底。
7.如权利要求6所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述淀积第一金属层于所述第一类半导体样本栅凹槽上时，遮挡住所述P衬底部分；所述淀积第二金属层于所述第二类半导体样本栅凹槽上时，遮挡住所述N衬底部分。
8.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述选择性刻蚀所述第一金属层和所述第二金属，既保留所述第一金属层至所述第一类半导体样本栅凹槽中，所述第二金属层至所述第二类半导体样本栅凹槽中。
9.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述第一类半导体器件为NMOS，所述第二类半导体器件为PMOS。
10.如权利要求1所述的改善后栅极工艺高K栅电介质CMOS可靠性的方法，其特征在于，所述第一、二介质层为高介电常数材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101603233A CN102420189B (zh) | 2011-06-15 | 2011-06-15 | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101603233A CN102420189B (zh) | 2011-06-15 | 2011-06-15 | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102420189A CN102420189A (zh) | 2012-04-18 |
| CN102420189B true CN102420189B (zh) | 2013-12-04 |
Family
ID=45944526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101603233A Active CN102420189B (zh) | 2011-06-15 | 2011-06-15 | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102420189B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103278759B (zh) * | 2013-05-02 | 2016-02-17 | 北京大学 | 分离soi器件中两种效应导致阈值电压漂移的方法 |
| CN104795362B (zh) * | 2014-01-16 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN109119326B (zh) | 2017-06-22 | 2022-04-19 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494199A (zh) * | 2008-01-24 | 2009-07-29 | 联华电子股份有限公司 | 具有双金属栅极的互补金属氧化物半导体元件的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6780730B2 (en) * | 2002-01-31 | 2004-08-24 | Infineon Technologies Ag | Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation |
| KR20100047558A (ko) * | 2008-10-29 | 2010-05-10 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
-
2011
- 2011-06-15 CN CN2011101603233A patent/CN102420189B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494199A (zh) * | 2008-01-24 | 2009-07-29 | 联华电子股份有限公司 | 具有双金属栅极的互补金属氧化物半导体元件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102420189A (zh) | 2012-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102104006A (zh) | 一种场效应晶体管的制备方法 | |
| CN102420189B (zh) | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 | |
| CN102800595B (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| CN101661889B (zh) | 一种部分耗尽的绝缘层上硅mos晶体管的制作方法 | |
| US20110097868A1 (en) | Method for fabricating p-channel field-effect transistor (fet) | |
| CN104347370B (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN103390559B (zh) | 半导体器件的制造方法 | |
| CN102420143A (zh) | 一种改善后栅极工艺高k栅电介质nmos hci方法 | |
| CN103489770A (zh) | 栅极氧化层生长方法以及cmos管制作方法 | |
| CN102420190B (zh) | 一种改善先栅极工艺高k栅电介质cmos可靠性的方法 | |
| CN103531542B (zh) | 减小负偏压温度不稳定性的cmos器件制作方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN103199013A (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
| CN102420144A (zh) | 一种改善先栅极工艺高k栅电介质nmos hci方法 | |
| CN102420117A (zh) | 一种改善后栅极pmos负偏压温度不稳定性的方法 | |
| CN101350305A (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
| CN102024701A (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN103779280A (zh) | 高介电层金属栅器件的制造方法 | |
| CN104201109B (zh) | 一种用于制备等离子氮化栅极介质层的方法 | |
| US8664073B2 (en) | Method for fabricating field-effect transistor | |
| CN103137694A (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN102738008A (zh) | 沟槽场效应晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |