CN102420117A - 一种改善后栅极pmos负偏压温度不稳定性的方法 - Google Patents

一种改善后栅极pmos负偏压温度不稳定性的方法 Download PDF

Info

Publication number
CN102420117A
CN102420117A CN2011101507185A CN201110150718A CN102420117A CN 102420117 A CN102420117 A CN 102420117A CN 2011101507185 A CN2011101507185 A CN 2011101507185A CN 201110150718 A CN201110150718 A CN 201110150718A CN 102420117 A CN102420117 A CN 102420117A
Authority
CN
China
Prior art keywords
negative bias
pmos
bias temperature
temperature instability
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101507185A
Other languages
English (en)
Inventor
谢欣云
黄晓橹
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011101507185A priority Critical patent/CN102420117A/zh
Publication of CN102420117A publication Critical patent/CN102420117A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善后栅极高介电常数栅电介质PMOS晶体管负偏压温度不稳定性的方法，是在高介电常数栅电介质金属栅电极叠层的后栅极制程中：形成一高介电常数栅电介质层并于该层上沉积一层附加样本栅极材料，之后刻蚀附加样本栅极材料及高介电常数栅电介质层；在附加样本栅形成之后且在源漏离子注入进行热处理之前，通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域；进行源漏离子注入并实施热处理；以绝缘层覆盖PMOS器件及其附加样本栅，并对绝缘层进行表面研磨处理；刻蚀掉附加样本栅并在原处形成沟槽，在沟槽中沉积第一金属层；在第一金属层上沉积填充第二金属层。本发明有效改善了PMOS的负偏压温度不稳定性效应。

Description

一种改善后栅极PMOS负偏压温度不稳定性的方法
技术领域
本发明一般涉及半导体制造技术领域，更确切地说，本发明涉及一种改善后栅极高介电常数栅电介质PMOS晶体管负偏压温度不稳定性的方法。
背景技术
负偏压温度不稳定性（NBTI：Negative Bias Temperature Instability）效应是CMOS电路中的PMOS管在高温、强场负栅压的作用下出现的一种退化现象，表现为栅电流增大，阈值电压向负方向漂移，亚阈值斜率减小，跨导和漏电流变小等。负偏压温度不稳定性效应的产生过程主要涉及正电荷的产生和钝化，即界面陷阱电荷和氧化层固定正电荷的产生以及扩散物质的扩散过程，氢气和水汽是引起负偏压温度不稳定性的两种主要物质。传统的R-D模型将负偏压温度不稳定性产生的原因归结于PMOS管在高温负栅压下反型层的空穴受到热激发，遂穿到硅/二氧化硅界面，由于在界面存在大量的Si-H键，热激发的空穴与Si-H键作用生成H原子，从而在界面留下悬挂键，而由于H原子的不稳定性，两个H原子就会结合，以氢气分子的形式释放，远离界面向栅界面扩散，从而引起阈值电压的负向漂移。 
为了能够很好的解决处理器采用45nm工艺的漏电问题，Intel采用了铪基高介电常数栅电介质金属栅电极叠层技术，高介电常数金属栅极工艺可使漏电减少10倍之多，使功耗也能得到很好的控制，而且如果在相同功耗下，理论上性能可提升20％左右。但是由于高介电常数栅电介质与硅的界面具有大量的界面态，这些界面态在半导体制程中会与氢形成不稳定的化学键，这些不稳定的氢键在PMOS器件工作过程中会产生大量界面态，从而改变PMOS性能，使得高介电常数栅电介质的PMOS器件具有很严重的负偏压温度不稳定性效应。当前，业界为减弱负偏压温度不稳定性效应对于PMOS器件产生的危害性，采用的方法主要包括：1）通过热退火，在Si/SiO2界面处引入氘；2）优化栅氧中的氮的掺杂浓度；3）尽量不要让水出现在氧化层中；4）在栅氧中进行氟注入；5）采用埋沟器件和中间的功函数栅材料等。后栅极工艺是用于制作金属栅极结构的一种工艺技术，这种技术的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火工步完成之后再形成金属栅极，工艺比较复杂，因此要解决后栅极高介电常数栅电介质PMOS中的负偏压温度不稳定性效应问题也成为一个复杂的综合性课题，本申请正是基于改善后栅极高介电常数栅电介质PMOS晶体管负偏压温度不稳定性而提出的。
发明内容
针对上述存在的问题，本发明的目的是提供一种改善后栅极高介电常数栅电介质PMOS晶体管负偏压温度不稳定性的方法，是通过下述技术方案实现的：
一种改善后栅极PMOS负偏压温度不稳定性的方法，其中，在高介电常数栅电介质金属栅电极叠层的后栅极制程中，包括：
形成一高介电常数栅电介质层并于该高介电常数栅电介质层上沉积一层附加样本栅极材料，之后刻蚀附加样本栅极材料，以形成MOS器件的栅电介质层及覆盖在栅电介质上的附加样本栅；
在附加样本栅形成之后且在源漏离子注入进行热处理之前，通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域；
进行源漏离子注入并实施热处理，使氟离子或含氟化合物进入高介电常数栅电介质层，以在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键；
以绝缘层覆盖PMOS器件及其附加样本栅，并对绝缘层进行表面研磨处理直至绝缘层中外露出附加样本栅；
刻蚀掉附加样本栅并在原附加样本栅处形成沟槽，然后在沟槽中沉积第一金属层，同时通过对其表面进行研磨处理来研磨掉多余的金属；
在第一金属层上沉积填充第二金属层，同时通过对其表面进行研磨处理来研磨掉多余的金属。
上述改善后栅极PMOS负偏压温度不稳定性的方法，其中，氟离子或含氟化合物的注入能量范围是1KeV至20KeV。
上述改善后栅极PMOS负偏压温度不稳定性的方法，其中，氟离子或含氟化合物的注入剂量范围为1E14/cm2至3E15/cm2。
上述改善后栅极PMOS负偏压温度不稳定性的方法，其中，所述在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键为Hf-F化学键。
上述改善后栅极PMOS负偏压温度不稳定性的方法，其中，所述在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键为Si-F化学键。
上述改善后栅极PMOS负偏压温度不稳定性的方法，其中，所述对绝缘层进行表面研磨处理直至绝缘层中外露出附加样本栅中是采用化学机械碾磨法进行研磨。
上述改善后栅极PMOS负偏压温度不稳定性的方法，其中，所述第一金属层和所述第二金属层采用不同金属。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A、图1B、图1C、图1D分别是本发明改善后栅极PMOS负偏压温度不稳定性的方法的最佳实施例的流程结构示意图。
具体实施方式
本发明改善后栅极PMOS负偏压温度不稳定性的方法是在高介电常数栅电介质金属栅电极叠层的后栅极工艺制程中进行，最佳实施例的流程结构示意图如图1A~图1D所示，具体包括：
形成一高介电常数栅电介质层1并于该高介电常数栅电介质层1上沉积一层附加样本栅极材料2，之后刻蚀附加样本栅极材料2，以形成MOS器件的栅电介质层1及覆盖在栅电介质1上的附加样本栅2，如图1A所示；
如图1B所示，在附加样本栅2形成之后且在源漏离子注入进行热处理之前，通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域3；进行源漏离子注入并实施热处理，使氟离子或含氟化合物进入高介电常数栅电介质层1，以在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键，这种化学键在MOS器件工作中不容易产生界面态，从而改善了PMOS晶体管的负偏压温度不稳定性效应；以绝缘层4覆盖PMOS器件区域3及其附加样本栅2，并对绝缘层4进行表面化学机械碾磨处理直至绝缘层4中外露出附加样本栅2上端；氟离子或含氟化合物的注入能量范围是1KeV至20KeV，注入剂量范围为1E14/cm2至3E15/cm2。
如图1C所示，刻蚀掉附加样本栅2并在原附加样本栅处形成沟槽5，然后在沟槽5中沉积第一金属层6，同时通过对其表面进行研磨处理来研磨掉多余的金属，具体是采用化学机械碾磨法（CMP）研磨掉表面多余的金属。
如图1D所示，在第一金属层6上沉积填充第二金属层7，同时通过对其表面进行化学机械碾磨处理来研磨掉多余的金属，第二金属层6与第一金属层7可以为不同金属。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，本案是以PMOS器件进行阐述，基于本发明精神，芯片还可作其他类型的转换。因此，尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正，在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (7)

1.一种改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，在高介电常数栅电介质金属栅电极叠层的后栅极制程中，包括：
形成一高介电常数栅电介质层并于该高介电常数栅电介质层上沉积一层附加样本栅极材料，之后刻蚀附加样本栅极材料，以形成MOS器件的栅电介质层及覆盖在栅电介质上的附加样本栅；
在附加样本栅形成之后且在源漏离子注入进行热处理之前，通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域；
进行源漏离子注入并实施热处理，使氟离子或含氟化合物进入高介电常数栅电介质层，以在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键；
以绝缘层覆盖PMOS器件及其附加样本栅，并对绝缘层进行表面研磨处理直至绝缘层中外露出附加样本栅；
刻蚀掉附加样本栅并在原附加样本栅处形成沟槽，然后在沟槽中沉积第一金属层，同时通过对其表面进行研磨处理来研磨掉多余的金属；
在第一金属层上沉积填充第二金属层，同时通过对其表面进行研磨处理来研磨掉多余的金属。
2.根据权利要求1所述的改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，氟离子或含氟化合物的注入能量范围是1KeV至20KeV。
3.根据权利要求1所述的改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，氟离子或含氟化合物的注入剂量范围为1E14/cm2至3E15/cm2。
4.根据权利要求1所述的改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，所述在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键为Hf-F化学键。
5.根据权利要求1所述的改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，所述在HfO2/SiO2和SiO2/Si界面处形成较稳定的氟化物化学键为Si-F化学键。
6.根据权利要求1所述的改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，所述对绝缘层进行表面研磨处理直至绝缘层中外露出附加样本栅中是采用化学机械碾磨法进行研磨。
7.根据权利要求1所述的改善后栅极PMOS负偏压温度不稳定性的方法，其特征在于，所述第一金属层和所述第二金属层采用不同金属。
CN2011101507185A 2011-06-07 2011-06-07 一种改善后栅极pmos负偏压温度不稳定性的方法 Pending CN102420117A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101507185A CN102420117A (zh) 2011-06-07 2011-06-07 一种改善后栅极pmos负偏压温度不稳定性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101507185A CN102420117A (zh) 2011-06-07 2011-06-07 一种改善后栅极pmos负偏压温度不稳定性的方法

Publications (1)

Publication Number Publication Date
CN102420117A true CN102420117A (zh) 2012-04-18

Family

ID=45944461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101507185A Pending CN102420117A (zh) 2011-06-07 2011-06-07 一种改善后栅极pmos负偏压温度不稳定性的方法

Country Status (1)

Country Link
CN (1) CN102420117A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390559A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018161A1 (en) * 2005-07-25 2007-01-25 Keun-Kyu Song Thin film transistor substrate and method for fabricating the same
US20080164516A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device
CN101728269A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 Pmos晶体管的制造方法及pmos晶体管
CN101789368A (zh) * 2008-09-12 2010-07-28 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN102054700A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018161A1 (en) * 2005-07-25 2007-01-25 Keun-Kyu Song Thin film transistor substrate and method for fabricating the same
US20080164516A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device
CN101789368A (zh) * 2008-09-12 2010-07-28 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN101728269A (zh) * 2008-10-21 2010-06-09 中芯国际集成电路制造(北京)有限公司 Pmos晶体管的制造方法及pmos晶体管
CN102054700A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390559A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103390559B (zh) * 2012-05-09 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法

Similar Documents

Publication Publication Date Title
CN103681276B (zh) 金属栅极、mos晶体管及cmos结构分别的形成方法
US8828814B2 (en) Integrated semiconductor device and fabrication method
US8278174B2 (en) In situ formed drain and source regions including a strain-inducing alloy and a graded dopant profile
CN110047908B (zh) 半导体器件及其制造方法
TW201605041A (zh) 藉由執行三重塗覆程序形成用於半導體裝置之通道區的方法
CN103854983A (zh) P型mosfet的制造方法
CN103295891A (zh) 栅介质层的制作方法、晶体管的制作方法
CN104124170A (zh) 晶体管及其形成方法
CN103855012A (zh) N型mosfet的制造方法
CN105304489A (zh) 半导体器件的形成方法
CN103390559B (zh) 半导体器件的制造方法
TW201729425A (zh) 功率金屬氧化物半導體場效電晶體及用於製造其之方法
CN101661889B (zh) 一种部分耗尽的绝缘层上硅mos晶体管的制作方法
CN102420117A (zh) 一种改善后栅极pmos负偏压温度不稳定性的方法
US9911832B2 (en) Method to improve gate dielectric quality for FinFET
KR20120065229A (ko) 하이-ｋ 금속 게이트 디바이스
CN103489770A (zh) 栅极氧化层生长方法以及cmos管制作方法
CN102420189B (zh) 一种改善后栅极工艺高k栅电介质cmos可靠性的方法
KR101985398B1 (ko) 반도체 장치 제조 방법
CN103531542B (zh) 减小负偏压温度不稳定性的cmos器件制作方法
CN102420143A (zh) 一种改善后栅极工艺高k栅电介质nmos hci方法
CN104701263B (zh) 一种半浮栅器件的制造方法
CN105990230B (zh) 制备esd器件的方法、esd器件
CN110690109B (zh) 半导体器件及其形成方法
CN102420190B (zh) 一种改善先栅极工艺高k栅电介质cmos可靠性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418