CN109285778A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN109285778A CN109285778A CN201710595411.3A CN201710595411A CN109285778A CN 109285778 A CN109285778 A CN 109285778A CN 201710595411 A CN201710595411 A CN 201710595411A CN 109285778 A CN109285778 A CN 109285778A
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- fin
- wall film
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000002955 isolation Methods 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 31
- 238000005516 engineering process Methods 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 11
- 230000026267 regulation of growth Effects 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910003697 SiBN Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 187
- 238000010586 diagram Methods 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H01L29/66795—
-
- H01L21/823821—
-
- H01L27/0924—
-
- H01L29/785—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供衬底，衬底上具有第一鳍部和覆盖第一鳍部部分侧壁的隔离结构；在隔离结构上形成第一栅极结构，第一栅极结构横跨第一鳍部且覆盖第一鳍部的部分顶部表面和部分侧壁表面；在暴露出的隔离结构中掺杂改性离子，在隔离结构中形成改性层，隔离结构的表面与改性层的表面齐平；在第一栅极结构的侧壁形成位于改性层表面的第一侧墙膜；形成第一侧墙膜后，刻蚀第一鳍部，在第一栅极结构和第一栅极结构侧壁第一侧墙膜两侧的第一鳍部中形成第一凹陷。所述方法提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，现有的鳍式场效应晶体管构成的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，衬底上具有第一鳍部和覆盖第一鳍部部分侧壁的隔离结构；在隔离结构上形成第一栅极结构，第一栅极结构横跨第一鳍部且覆盖第一鳍部的部分顶部表面和部分侧壁表面；在暴露出的隔离结构中掺杂改性离子，在隔离结构中形成改性层，隔离结构的表面与改性层的表面齐平；在第一栅极结构的侧壁形成位于改性层表面的第一侧墙膜；形成第一侧墙膜后，刻蚀第一鳍部，在第一栅极结构和第一栅极结构侧壁第一侧墙膜两侧的第一鳍部中形成第一凹陷。
可选的，所述改性离子包括氮离子。
可选的，在暴露出的隔离结构中掺杂改性离子的方法包括：采用离子注入工艺在暴露出的隔离结构中注入改性离子。
可选的，当所述改性离子为氮离子时，所述离子注入工艺的参数包括：注入能量为3KeV～10KeV，注入剂量为1.0E15atom/cm2～2.0E16atom/cm2，注入角度为0度～30度。
可选的，在暴露出的隔离结构中掺杂改性离子的方法还包括：采用离子注入工艺在暴露出的隔离结构中注入改性离子后，进行退火处理。
可选的，所述改性层的厚度为10埃～50埃。
可选的，所述隔离结构的材料包括氧化硅；所述第一侧墙膜的材料为SiN、SiCN、SiBN或SiON；所述第一鳍部的材料包括单晶硅。
可选的，刻蚀第一鳍部以形成第一凹陷的工艺包括各向异性干刻工艺。
可选的，所述第一侧墙膜位于改性层表面、第一鳍部的侧壁和顶部、以及第一栅极结构的侧壁和顶部；形成所述第一凹陷之前，还包括：回刻蚀第一侧墙膜直至暴露出第一区改性层表面、第一鳍部的顶部表面和第一栅极结构的顶部；回刻蚀第一侧墙膜后，刻蚀第一鳍部和第一鳍部侧壁的第一侧墙膜，形成所述第一凹陷。
可选的，形成第一栅极结构后，在第一栅极结构暴露出的隔离结构中形成改性层。
可选的，形成所述改性层后，形成第一栅极结构，第一栅极结构还位于改性层上。
可选的，还包括：在所述第一凹陷中外延生长第一源漏掺杂层。
可选的，所述衬底包括第一区和第二区，第一鳍部位于衬底第一区上，衬底第二区上具有第二鳍部；所述隔离结构位于衬底第一区和第二区上，隔离结构还覆盖第二鳍部的部分侧壁；所述改性层位于第一区和第二区的隔离结构中；所述半导体器件的形成方法还包括：在形成第一侧墙膜之前，在第二区隔离结构上形成第二栅极结构，第二栅极结构横跨第二鳍部、覆盖第二鳍部的部分顶部表面和部分侧壁表面；形成第一侧墙膜后，第一侧墙膜还位于第二栅极结构的侧壁和顶部、第二鳍部的侧壁和顶部以及第二区改性层表面；形成第一源漏掺杂层后，在第一区和第二区上形成第二侧墙膜，第二侧墙膜位于第一源漏掺杂层表面、第一区的第一侧墙膜和第一区改性层的表面、第一栅极结构顶部、以及第二区的第一侧墙膜表面；回刻蚀第二区第二侧墙膜和第二区第一侧墙膜直至暴露出第二区改性层表面、第二鳍部的顶部表面和第二栅极结构的顶部；回刻蚀第二区第二侧墙膜和第二区第一侧墙膜后，刻蚀第二鳍部、以及第二鳍部侧壁的第一侧墙膜和第二侧墙膜，在第二栅极结构及第二栅极结构侧壁的第一侧墙膜和第二侧墙膜两侧的第二鳍部中形成第二凹陷；在所述第二凹陷中外延生长第二源漏掺杂层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在暴露出的隔离结构中掺杂改性离子而形成改性层。隔离结构中掺杂改性离子后，改性离子填充于隔离结构材料的原子间隙中，使得形成的改性层的致密性较大，使得所述改性层的耐刻蚀性能优于隔离结构的耐刻蚀性能。形成第一侧墙膜后，第一栅极结构侧壁的第一侧墙膜底部的隔离结构中具有改性层。在刻蚀第一鳍部的过程中，对所述改性层的刻蚀损耗较小。相应的，第一栅极结构侧壁的第一侧墙膜底部的改性层的损耗较少，进而避免暴露出第一栅极结构，避免漏电，提高了半导体器件的性能。
附图说明
图1至图2是一种半导体器件形成过程的结构示意图；
图3至图31是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图2是一种半导体器件形成过程的结构示意图。
参考图1，提供衬底100，衬底100上具有鳍部110和覆盖鳍部110部分侧壁的隔离结构101；在隔离结构101上形成栅极结构120，栅极结构120横跨鳍部110、覆盖鳍部110的部分顶部表面和部分侧壁表面；在栅极结构120侧壁形成侧墙130。
参考图2，刻蚀栅极结构120和侧墙130两侧的鳍部110，在鳍部110中形成凹槽(图未示)；在所述凹槽内外延生长掺杂源漏掺杂层150。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
为了方便说明，将刻蚀栅极结构120和侧墙130两侧的鳍部110的工艺称为凹陷刻蚀工艺。所述隔离结构101暴露在凹陷刻蚀工艺的刻蚀环境中，因此凹陷刻蚀工艺容易对隔离结构101造成刻蚀损耗，甚至对侧墙130下方(虚线圈Q所示)的隔离结构101造成刻蚀损耗，从而导致在侧墙14下方形成缝隙(图未示)，所述缝隙暴露出栅极结构120。进而源漏掺杂层150的材料会生长在暴露出的栅极结构120表面，导致源漏掺杂层和栅极结构120之间连接起来，容易漏电。
为了解决上述问题，本发明提供一种半导体器件的形成方法，在暴露出的隔离结构中掺杂改性离子而形成改性层，隔离结构的表面与改性层的表面齐平；之后，在第一栅极结构的侧壁形成位于改性层表面的第一侧墙膜；之后，刻蚀第一鳍部，在第一栅极结构和第一栅极结构侧壁第一侧墙膜两侧的第一鳍部中形成第一凹陷。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图31是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图3至图6，图4中对应第一区的示图为沿图3中切割线M-M1的剖面示意图，图4中对应第二区的示图为沿图3中切割线M2-M3的剖面示意图，图5中对应第一区的示图为沿图3中切割线M4-M5的剖面示意图，图5中对应第二区的示图为沿图3中切割线M6-M7的剖面示意图，图6为沿着图3中切割线M8-M9的剖面示意图，提供衬底200，衬底200上具有第一鳍部210和覆盖第一鳍部210部分侧壁的隔离结构201。
本实施例中，所述衬底200包括第一区A和第二区B，第一鳍部210位于衬底200第一区A上，隔离结构201位于衬底200第一区A上。
在其它实施例中，衬底包括第一区而不包括第二区。
所述第一区A用于形成鳍式场效应晶体管。所述第二区B用于形成鳍式场效应晶体管，或者，第二区B用于形成其它半导体结构，如电阻、电容、二极管或三极管。当第二区B用于形成鳍式场效应晶体管时，第二区B用于形成的鳍式场效应晶体管类型和第一区A用于形成的鳍式场效应晶体管类型相反。具体的，当第一区A用于形成N型鳍式场效应晶体管时，第二区B用于形成P型鳍式场效应晶体管；当第一区A用于形成P型鳍式场效应晶体管时，第二区B用于形成N型鳍式场效应晶体管。
所述衬底200可以是单晶硅，多晶硅或非晶硅；衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；衬底200可以是单层结构，衬底200也可以是复合结构，如绝缘体上硅。本实施例中，所述衬底200的材料为硅。
本实施例中，所述衬底200第二区B上具有第二鳍部211，所述隔离结构201还位于衬底200第二区B上且覆盖第二鳍部211的部分侧壁。所述隔离结构201的顶部表面低于第一鳍部210的顶部表面和第二鳍部211的顶部表面。所述隔离结构201的材料包括氧化硅。
第一鳍部210和第二鳍部211的材料包括单晶硅或单晶锗硅。
继续结合参考图3至图6，在隔离结构201上形成第一栅极结构220，第一栅极结构220横跨第一鳍部210且覆盖第一鳍部210的部分顶部表面和部分侧壁表面。
本实施例中，还包括：在第二区B隔离结构201上形成第二栅极结构221，第二栅极结构221横跨第二鳍部211且覆盖第二鳍部211的部分顶部表面和部分侧壁表面。
第一栅极结构220包括横跨第一鳍部210的第一栅介质层和位于第一栅介质层上的第一栅电极层。第二栅极结构221包括横跨第二鳍部211的第二栅介质层和位于第二栅介质层上的第二栅电极层。第一栅介质层位于第一区A隔离结构201部分表面且覆盖第一鳍部210的部分顶部表面和部分侧壁表面。第二栅介质层位于第二区B隔离结构210部分表面且覆盖第二鳍部211的部分顶部表面和部分侧壁表面。本实施例中，第一栅介质层和第二栅介质层的材料为氧化硅。在其它实施例中，第一栅介质层和第二栅介质层的材料为高K介质材料(K大于3.9)。第一栅电极层和第二栅电极层的材料为多晶硅。
本实施例中，在形成第一栅极结构220的过程中，还形成位于第一栅极结构220顶部表面的第一掩膜保护层230；在形成第二栅极结构221的过程中，还形成位于第二栅极结构221顶部表面的第二掩膜保护层231。
接着，在暴露出的隔离结构201中掺杂改性离子，在隔离结构201中形成改性层，隔离结构201的表面与改性层的表面齐平。
结合参考图7至图9，图7为在图4基础上的示意图，图8为在图5基础上的示意图，图9为在图6基础上的示意图，采用离子注入工艺在暴露出的隔离结构201中注入改性离子，在隔离结构201中形成改性层202，隔离结构201的表面与改性层202的表面齐平。
所述改性离子包括氮离子。所述氮离子即不属于N型离子，也不属于P型离子，因此对第一鳍部210和第二鳍部211的电学性能的影响较小。
若离子注入工艺的注入能量过高，导致改性离子注入隔离结构201的深度过大，改性层202中改性离子浓度最高区域到改性层202表面的距离过大，相应的，改性离子在改性层202表面附近区域的浓度过小，改性层202表面附近区域的耐刻蚀性能相对于隔离结构201的耐刻蚀性能的差别过小；若离子注入工艺的注入能量过低，难以有效的将改性离子注入隔离结构201中。
若所述离子注入工艺的注入剂量过高，导致工艺成本增加；若所述离子注入工艺的注入剂量过低，离子注入工艺后改性离子在隔离结构201中的浓度过小，改性层202中的改性离子的浓度过小，改性层202的耐刻蚀性能相对于隔离结构201的耐刻蚀性能的差别过小。
所述离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底200法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越小。
为了方便说明，将第一鳍部210的平行于第一鳍部210延伸方向的侧壁称为第一侧壁，将第二鳍部211的平行于第二鳍部211延伸方向的侧壁称为第二侧壁。
在一个实施例中，所述离子注入工艺的注入方向与第一侧壁平行或与第二侧壁平行。在另一个实施例中，第一鳍部210的延伸方向和第二鳍部211的延伸方向平行，所述离子注入工艺的注入方向与第一侧壁平行且与第二侧壁平行。好处包括：减少改性离子注入第一鳍部210和第二鳍部211中的数量，降低改性离子对第一鳍部210和第二鳍部211电学性能的影响。
在其它实施例中，所述离子注入工艺的注入方向与第一侧壁和第二侧壁具有一定夹角。
综上，离子注入工艺的注入能量、注入剂量和注入角度需选择合适范围。
当所述改性离子为氮离子时，所述离子注入工艺的参数包括：注入能量为3KeV～10KeV，注入剂量为1.0E15atom/cm2～2.0E16atom/cm2，注入角度为0度～30度。
形成改性层202的方法还包括：采用离子注入工艺在暴露出的隔离结构201中注入改性离子后，进行退火处理。所述退火处理的作用包括：使得改性离子的分布更为均匀，且保证改性离子能够扩散至隔离结构201表面。
所述退火处理的参数包括：采用的气体包括N2，退火温度为900摄氏度～1100摄氏度。
进行退火处理后，改性层202表面附近的改性离子浓度相对于退火处理之前改性层202表面附近的改性离子浓度增加，使得退火处理后改性层202的致密性进一步变大。从而使得所述改性层202的耐刻蚀性能优于隔离结构201的耐刻蚀性能的程度增加，进一步降低第一栅极结构220侧壁的第一侧墙膜底部的改性层202的损耗。
在其它实施例中，不进行退火处理。
所述改性离子分布的区域为所述改性层202所在的区域。
在所述改性层202的厚度要求一定的情况下，相比单纯采用所述离子注入以形成改性层202的方式，采用所述离子注入后进行退火处理以形成改性层202对离子注入的深度要求较小，相应的注入能量得到降低，使得所述离子注入的工艺成本降低。
所述改性层202的耐刻蚀性能较大，原因在于：改性层202由在暴露出的隔离结构201中掺杂改性离子而形成。隔离结构201中掺杂改性离子后，改性离子填充于隔离结构201材料的原子间隙中，使得改性层202的致密性较大，使得所述改性层202的耐刻蚀性能优于隔离结构201的耐刻蚀性能。
若改性层202的厚度过小，导致在后续刻蚀第一鳍部210以形成第一凹陷的过程中，损耗全部的改性层202而暴露出改性层202底部的隔离结构201，改性层202对隔离结构201的保护作用减弱，相应的，容易刻蚀到第一栅极结构220侧壁第一侧墙膜的底部的隔离结构201；若改性层202的厚度过大，造成工艺成本过高。故改性层202的厚度需要选择合适的范围。本实施例中，改性层202的厚度为10埃～50埃。
改性层202位于第一区A隔离结构201中和第二区B隔离结构201中。
本实施例中，形成第一栅极结构220后，在第一栅极结构220暴露出的隔离结构201中形成改性层202。具体的，形成第一栅极结构220和第二栅极结构221后，在第一栅极结构220和第二栅极结构221暴露出的隔离结构201中形成改性层202。在其它实施例中，形成改性层后，形成第一栅极结构和第二栅极结构，第一栅极结构和第二栅极结构还位于改性层上。
结合参考图10至图12，图10为在图7基础上的示意图，图11为在图8基础上的示意图，图12为在图9基础上的示意图，在第一栅极结构220的侧壁形成位于改性层表面的第一侧墙膜240。
本实施例中，在第一区A改性层202表面、第一鳍部210的侧壁和顶部、第一栅极结构220的侧壁和顶部形成第一侧墙膜240。当衬底200还包括第二区B时，第一侧墙膜240还位于第二区B上。具体的，第二区B的第一侧墙膜240位于第二栅极结构221的侧壁和顶部、第二鳍部211的侧壁和顶部以及第二区B改性层202表面。本实施例中，形成了第一掩膜保护层230和第二掩膜保护层231，因此第一侧墙膜240还位于第一掩膜保护层230和第二掩膜保护层231上。
形成第一侧墙膜240后，使第一栅极结构220侧壁的第一侧墙膜240底部的隔离结构201中具有改性层202。
第一侧墙膜240的材料为SiN、SiCN、SiBN或SiON。形成第一侧墙膜240的工艺为沉积工艺，如等离子体化学气相沉积工艺或原子层沉积工艺。
本实施例中，在形成第一侧墙膜240之前，且在形成第一栅极结构220、第二栅极结构221和改性层202之后，还形成了偏移侧墙膜(未图示)，所述偏移侧墙膜位于第一区A的改性层202表面、第一鳍部210的侧壁和顶部、第一栅极结构220的侧壁和顶部、第二区B的改性层202表面、第二鳍部211的侧壁和顶部、以及第二栅极结构221的侧壁和顶部，所述偏移侧墙膜还位于第一掩膜保护层230和第二掩膜保护层231上；形成偏移侧墙膜之后，在第一栅极结构220两侧的第一鳍部210中注入第一轻掺杂离子，在第一栅极结构220两侧的第一鳍部210中形成第一轻掺杂区(未图示)，在第二栅极结构221两侧的第二鳍部211中注入第二轻掺杂离子，在第二栅极结构221两侧的第二鳍部211中形成第二轻掺杂区(未图示)。
第一轻掺杂离子的导电类型和第一鳍式场效应晶体管的类型相同。第二轻掺杂离子的导电类型和第二鳍式场效应晶体管的类型相同。
本实施例中，形成第一轻掺杂区和第二轻掺杂区后，形成第一侧墙膜240，第一侧墙膜240位于偏移侧墙膜表面。在其它实施例中，不形成偏移侧墙膜，也不形成第一轻掺杂区和第二轻掺杂区。
形成第一侧墙膜240后，刻蚀第一鳍部210，在第一栅极结构220和第一栅极结构220侧壁第一侧墙膜240两侧的第一鳍部210中形成第一凹陷。具体的，回刻蚀第一侧墙膜240直至暴露出第一区A改性层202表面、第一鳍部210的顶部表面和第一栅极结构220的顶部；之后，刻蚀第一鳍部210和第一鳍部210侧壁的第一侧墙膜240，在第一栅极结构220和第一栅极结构220侧壁第一侧墙膜240两侧的第一鳍部210中形成第一凹陷。
继续结合参考图10至图12，在第一区A和第二区B的第一侧墙膜240表面、第一鳍部210和第一栅极结构220上、以及改性层202上形成第一平坦层250；在第一平坦层250表面形成第一底部抗反射层260；在第二区B的第一底部抗反射层260表面形成第一光刻胶层270，且第一光刻胶层270暴露出第一区A的第一底部抗反射层260。
所述第一平坦层250的材料包括含碳有机聚合物。第一平坦层250的整个顶部表面高于第一栅极结构220顶部表面和第二栅极结构221顶部表面。
所述第一底部抗反射层260包括含硅的碳氧化物。
结合参考图13至图15，图13为在图10基础上的示意图，图14为在图11基础上的示意图，图15为在图12基础上的示意图，以第一光刻胶层270为掩膜刻蚀第一底部抗反射层260、第一平坦层250和第一鳍部210，在第一栅极结构220和第一栅极结构220侧壁的第一侧墙膜240两侧的第一鳍部210中形成第一凹陷280。
本实施例中，以所述第一光刻胶层270为掩膜刻蚀第一底部抗反射层260、第一平坦层250和第一侧墙膜240直至暴露出第一区A改性层202表面、第一鳍部210的顶部表面和第一栅极结构220的顶部；之后，以所述第一光刻胶层270为掩膜刻蚀第一鳍部210和第一鳍部210侧壁的第一侧墙膜240，形成第一凹陷280。
以所述第一光刻胶层270为掩膜刻蚀第一鳍部210以形成第一凹陷280的工艺为各向异性干刻工艺，参数包括：采用的气体包括碳氟基气体。
需要说明的是，以第一光刻胶层270为掩膜刻蚀第一底部抗反射层260、第一平坦层250和第一侧墙膜240的过程中，去除了第一栅极结构220顶部上的偏移侧墙膜和第一侧墙膜240、且暴露出第一区A的改性层202，使第一栅极结构220侧壁的偏移侧墙膜和第一侧墙膜240构成第一栅侧墙，使得第一鳍部210侧壁的偏移侧墙膜和第一侧墙膜240构成第一鳍侧墙。在其它实施例中，在没有形成偏移侧墙膜时，以第一光刻胶层为掩膜刻蚀第一底部抗反射层、第一平坦层和第一侧墙膜的过程中，去除了第一栅极结构顶部上的第一侧墙膜，且暴露出第一区的改性层，使得第一栅极结构侧壁的第一侧墙膜构成第一栅侧墙，使得第一鳍部侧壁的第一侧墙膜构成第一鳍侧墙。
需要说明的是，在其它实施例中，在形成所述第一平坦层之前，第一区的第一侧墙膜位于第一栅极结构的侧壁和第一鳍部的侧壁，且暴露出第一区改性层表面、第一鳍部顶部表面和第一栅极结构顶部；以所述第一光刻胶层为掩膜刻蚀第一底部抗反射层、第一鳍部、第一鳍部侧壁的第一侧墙膜和第一平坦层，在第一栅极结构和第一栅极结构侧壁的第一侧墙膜两侧的第一鳍部中形成第一凹陷，且暴露出第一区改性层表面。
为了方便说明，将以所述第一光刻胶层270为掩膜刻蚀第一鳍部210以形成第一凹陷280的工艺称为凹陷刻蚀工艺。在凹陷刻蚀工艺的参数下，凹陷刻蚀工艺对隔离结构201的刻蚀能力大于对第一栅侧墙的刻蚀能力且大于对第一鳍侧墙的刻蚀能力。
本实施例中，由于改性层202的耐刻蚀性能优于隔离结构201的耐刻蚀性能。在刻蚀第一栅极结构220两侧的第一鳍部210的过程中，对第一区A改性层202的刻蚀损耗较小。相应的，第一栅极结构220侧壁的第一侧墙膜240底部的改性层202的损耗较少，进而避免暴露出第一栅极结构220，避免漏电，提高了半导体器件的性能。
结合参考图16至图18，图16为在图13基础上的示意图，图17为在图14基础上的示意图，图18为在图15基础上的示意图，形成第一凹陷280(参考图13至图15)后，去除第一平坦层250(参考图13至图15)、第一底部抗反射层260(参考图13至图15)和第一光刻胶层270(参考图13至图15)；去除第一平坦层250、第一底部抗反射层260和第一光刻胶层270后，在第一凹陷280中外延生长第一源漏掺杂层290。
本实施例中，以第二区B的第一侧墙膜240、第一栅极结构220侧壁的第一侧墙膜240、第一鳍部210侧壁的第一侧墙膜240和第一掩膜保护层230为掩膜在第一凹陷280中外延生长第一源漏掺杂层290。
当第一区A用于形成P型鳍式场效应晶体管时，第一源漏掺杂层290的材料为掺杂第一源漏离子的锗硅，第一离子的导电类型为P型，如B离子或In离子。当第一区A用于形成N型鳍式场效应晶体管时，第一源漏掺杂层290的材料为掺杂第一源漏离子的硅，第一离子的导电类型为N型，如P(磷)离子或As离子。
由于在凹陷刻蚀工艺中，能够避免暴露出第一栅极结构220，因此第一源漏掺杂层290的材料不会生长在第一栅极结构220表面，避免第一源漏掺杂层290的材料和第一栅极结构220连接，避免漏电。
本实施例中，还包括：形成第一源漏掺杂层290后，在第一区A和第二区B上形成第二侧墙膜，第二侧墙膜位于第一源漏掺杂层290表面、第一区A的第一侧墙膜240和第一区A改性层202的表面、第一栅极结构220顶部、以及第二区B的第一侧墙膜240表面；回刻蚀第二区B第二侧墙膜和第二区B第一侧墙膜240直至暴露出第二区B改性层202表面、第二鳍部211的顶部表面和第二栅极结构221的顶部；回刻蚀第二区B第二侧墙膜和第二区B第一侧墙膜240后，刻蚀第二鳍部211、以及第二鳍部211侧壁的第一侧墙膜240和第二侧墙膜，在第二栅极结构221及第二栅极结构221侧壁的第一侧墙膜240和第二侧墙膜两侧的第二鳍部211中形成第二凹陷；在所述第二凹陷中外延生长第二源漏掺杂层。
结合参考图19至图21，图19为在图16基础上的示意图，图20为在图17基础上的示意图，图21为在图18基础上的示意图，形成第一源漏掺杂层290后，在第一区A和第二区B上形成第二侧墙膜，第二侧墙膜300位于第一源漏掺杂层290表面、第一区A的第一侧墙膜240和第一区A改性层202的表面、第一栅极结构220顶部、以及第二区B的第一侧墙膜240表面；在第一区A和第二区B的第二侧墙膜300表面形成第二平坦层310，第二平坦层310的整个表面高于第一栅极结构220和第二栅极结构221的顶部表面；在第二平坦层310表面形成第二底部抗反射层320；在第一区A的第二底部抗反射层320表面形成第二光刻胶层330，且第二光刻胶层330暴露出第二区B的第二底部抗反射层320。
所述第二侧墙膜300的材料和形成工艺参照第一侧墙膜240的材料和形成工艺。所述第二平坦层310的材料参照第一平坦层250的材料。所述第二底部抗反射层320的材料参照第一底部抗反射层260的材料。
结合参考图22至图24，图22为在图19基础上的示意图，图23为在图20基础上的示意图，图24为在图21基础上的示意图，以第二光刻胶层330为掩膜刻蚀第二底部抗反射层320、第二平坦层310、第二侧墙膜300和第一侧墙膜240，直至暴露出第二区B改性层202表面、第二鳍部211的顶部表面和第二栅极结构221的顶部；之后，以第二光刻胶层330为掩膜刻蚀第二鳍部211、以及第二鳍部211侧壁的第一侧墙膜240和第二侧墙膜300，在第二栅极结构221及第二栅极结构221侧壁的第一侧墙膜240和第二侧墙膜300两侧的第二鳍部211中形成第二凹陷340。
需要说明的是，在以第二光刻胶层330为掩膜刻蚀第二底部抗反射层320、第二平坦层310、第二侧墙膜300和第一侧墙膜240的过程中，去除了第二栅极结构221顶部上的偏移侧墙膜、第二栅极结构221顶部上的第一侧墙膜240和第二栅极结构221顶部上的第二侧墙膜300，且暴露出第二区B的改性层202，使得第二栅极结构221侧壁的偏移侧墙膜、第一侧墙膜240和第二侧墙膜300构成第二栅侧墙，使得第二鳍部211侧壁的偏移侧墙膜、第一侧墙膜240和第二侧墙膜300构成第二鳍侧墙。在其它实施例中，在没有形成偏移侧墙膜时，在以第二光刻胶层为掩膜刻蚀第二底部抗反射层、第二平坦层、第二侧墙膜和第一侧墙膜的过程中，去除了第二栅极结构顶部上的第一侧墙膜和第二侧墙膜，且暴露出第二区的改性层，使得第二栅极结构侧壁的第一侧墙膜和第二侧墙膜构成第二栅侧墙，使得第二鳍部侧壁的第一侧墙膜和第二侧墙膜构成第二鳍侧墙。
结合参考图25至图27，图25为在图22基础上的示意图，图26为在图23基础上的示意图，图27为在图24基础上的示意图，形成第二凹陷340(参考图22至图24)后，去除第二光刻胶层330(参考图22至图24)、第二底部抗反射层320(参考图22至图24)和第二平坦层310(参考图22至图24)；去除第二光刻胶层330、第二底部抗反射层320和第二平坦层310后，在第二凹陷340中外延生长第二源漏掺杂层350。
以第一区A的第二侧墙膜300、第二栅极结构221侧壁的第一侧墙膜240和第二侧墙膜300为掩膜在第二凹陷340中外延生长第二源漏掺杂层350。
当第二区B用于形成N型鳍式场效应晶体管时，第二源漏掺杂层350的材料为掺杂第二源漏离子的硅，第二离子的导电类型为N型。当第二区B用于形成P型鳍式场效应晶体管时，第二源漏掺杂层350的材料为掺杂第二源漏离子的锗硅，第二离子的导电类型为P型。
结合参考图28和图29，图28为在图25基础上的示意图，图29为在图26基础上的示意图，形成所述第二源漏掺杂层350后，在第一区A和第二区B上形成底层介质层360，在形成底层介质层360的过程中，去除第一栅极结构220顶部的第二侧墙膜300、第一掩膜保护层230和第二掩膜保护层231，暴露出第一栅极结构220顶部表面和第二栅极结构221顶部表面；形成底层介质层360后，去除第一栅极结构220，形成第一开口371，去除第二栅极结构221，形成第二开口372。
结合参考图30和图31，图30为在图28基础上的示意图，图31为在图29基础上的示意图，在第一开口371中形成第一金属栅极结构381；在第二开口372中形成第二金属栅极结构382。
第一金属栅极结构381包括位于第一开口371侧壁和底部的第一金属栅介质层和位于第一金属栅介质层上的第一金属栅电极层。第二金属栅极结构382包括位于第二开口372侧壁和底部的第二金属栅介质层和位于第二金属栅介质层上的第二金属栅电极层。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，衬底上具有第一鳍部和覆盖第一鳍部部分侧壁的隔离结构；
在隔离结构上形成第一栅极结构，第一栅极结构横跨第一鳍部且覆盖第一鳍部的部分顶部表面和部分侧壁表面；
在暴露出的隔离结构中掺杂改性离子，在隔离结构中形成改性层，隔离结构的表面与改性层的表面齐平；
在第一栅极结构的侧壁形成位于改性层表面的第一侧墙膜；
形成第一侧墙膜后，刻蚀第一鳍部，在第一栅极结构和第一栅极结构侧壁第一侧墙膜两侧的第一鳍部中形成第一凹陷。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述改性离子包括氮离子。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，在暴露出的隔离结构中掺杂改性离子的方法包括：采用离子注入工艺在暴露出的隔离结构中注入改性离子。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，当所述改性离子为氮离子时，所述离子注入工艺的参数包括：注入能量为3KeV～10KeV，注入剂量为1.0E15atom/cm2～2.0E16atom/cm2，注入角度为0度～30度。
5.根据权利要求3所述的半导体器件的形成方法，其特征在于，在暴露出的隔离结构中掺杂改性离子的方法还包括：采用离子注入工艺在暴露出的隔离结构中注入改性离子后，进行退火处理。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述改性层的厚度为10埃～50埃。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离结构的材料包括氧化硅；所述第一侧墙膜的材料为SiN、SiCN、SiBN或SiON；所述第一鳍部的材料包括单晶硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀第一鳍部以形成第一凹陷的工艺包括各向异性干刻工艺。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙膜位于改性层表面、第一鳍部的侧壁和顶部、以及第一栅极结构的侧壁和顶部；形成所述第一凹陷之前，还包括：回刻蚀第一侧墙膜直至暴露出第一区改性层表面、第一鳍部的顶部表面和第一栅极结构的顶部；回刻蚀第一侧墙膜后，刻蚀第一鳍部和第一鳍部侧壁的第一侧墙膜，形成所述第一凹陷。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第一栅极结构后，在第一栅极结构暴露出的隔离结构中形成改性层。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述改性层后，形成第一栅极结构，第一栅极结构还位于改性层上。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一凹陷中外延生长第一源漏掺杂层。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述衬底包括第一区和第二区，第一鳍部位于衬底第一区上，衬底第二区上具有第二鳍部；所述隔离结构位于衬底第一区和第二区上，隔离结构还覆盖第二鳍部的部分侧壁；所述改性层位于第一区和第二区的隔离结构中；所述半导体器件的形成方法还包括：在形成第一侧墙膜之前，在第二区隔离结构上形成第二栅极结构，第二栅极结构横跨第二鳍部、覆盖第二鳍部的部分顶部表面和部分侧壁表面；形成第一侧墙膜后，第一侧墙膜还位于第二栅极结构的侧壁和顶部、第二鳍部的侧壁和顶部以及第二区改性层表面；形成第一源漏掺杂层后，在第一区和第二区上形成第二侧墙膜，第二侧墙膜位于第一源漏掺杂层表面、第一区的第一侧墙膜和第一区改性层的表面、第一栅极结构顶部、以及第二区的第一侧墙膜表面；回刻蚀第二区第二侧墙膜和第二区第一侧墙膜直至暴露出第二区改性层表面、第二鳍部的顶部表面和第二栅极结构的顶部；回刻蚀第二区第二侧墙膜和第二区第一侧墙膜后，刻蚀第二鳍部、以及第二鳍部侧壁的第一侧墙膜和第二侧墙膜，在第二栅极结构及第二栅极结构侧壁的第一侧墙膜和第二侧墙膜两侧的第二鳍部中形成第二凹陷；在所述第二凹陷中外延生长第二源漏掺杂层。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，还包括：在形成所述第一凹陷之前，在第一区和第二区的第一侧墙膜表面、第一鳍部和第一栅极结构上、以及改性层上形成第一平坦层；在第一平坦层表面形成第一底部抗反射层；在第二区的第一底部抗反射层表面形成第一光刻胶层，且第一光刻胶层暴露出第一区的第一底部抗反射层；以第一光刻胶层为掩膜刻蚀第一底部抗反射层、第一平坦层和第一鳍部，形成所述第一凹陷；形成所述第一凹陷后，去除第一平坦层、第一底部抗反射层和第一光刻胶层；去除第一平坦层、第一底部抗反射层和第一光刻胶层后，在第一凹陷中外延生长第一源漏掺杂层。
15.根据权利要求13所述的半导体器件的形成方法，其特征在于，还包括：在第一区和第二区的第二侧墙膜表面形成第二平坦层，第二平坦层的整个表面高于第一栅极结构和第二栅极结构的顶部表面；在第二平坦层表面形成第二底部抗反射层；在第一区的第二底部抗反射层表面形成第二光刻胶层，且第二光刻胶层暴露出第二区的第二底部抗反射层；以第二光刻胶层为掩膜刻蚀第二底部抗反射层、第二平坦层、第二侧墙膜和第一侧墙膜，直至暴露出第二区改性层表面、第二鳍部的顶部表面和第二栅极结构的顶部；以第二光刻胶层为掩膜刻蚀第二底部抗反射层、第二平坦层、第二侧墙膜和第一侧墙膜后，以第二光刻胶层为掩膜刻蚀第二鳍部、以及第二鳍部侧壁的第一侧墙膜和第二侧墙膜，形成所述第二凹陷；形成第二凹陷后，去除第二光刻胶层、第二底部抗反射层和第二平坦层；去除第二光刻胶层、第二底部抗反射层和第二平坦层后，在第二凹陷中外延生长第二源漏掺杂层。
16.根据权利要求13所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成P型鳍式场效应晶体管时，所述第二区用于形成N型鳍式场效应晶体管；当所述第一区用于形成N型鳍式场效应晶体管时，所述第二区用于形成P型鳍式场效应晶体管。
17.一种根据权利要求1至16任意一项方法所形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710595411.3A CN109285778B (zh) | 2017-07-20 | 2017-07-20 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710595411.3A CN109285778B (zh) | 2017-07-20 | 2017-07-20 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109285778A true CN109285778A (zh) | 2019-01-29 |
| CN109285778B CN109285778B (zh) | 2021-11-12 |
Family
ID=65185343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710595411.3A Active CN109285778B (zh) | 2017-07-20 | 2017-07-20 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109285778B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349591A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
| CN113496895A (zh) * | 2020-04-01 | 2021-10-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW548785B (en) * | 2001-06-29 | 2003-08-21 | Hitachi Ltd | Semiconductor integrated circuit device and method of fabricating the same |
| US20140159126A1 (en) * | 2012-12-12 | 2014-06-12 | Globalfoundries Inc. | Methods of forming a finfet semiconductor device with undoped fins |
| CN104465486A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106486377A (zh) * | 2015-09-01 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍片式半导体器件及其制造方法 |
| CN106486350A (zh) * | 2015-08-26 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2017
- 2017-07-20 CN CN201710595411.3A patent/CN109285778B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW548785B (en) * | 2001-06-29 | 2003-08-21 | Hitachi Ltd | Semiconductor integrated circuit device and method of fabricating the same |
| US20140159126A1 (en) * | 2012-12-12 | 2014-06-12 | Globalfoundries Inc. | Methods of forming a finfet semiconductor device with undoped fins |
| CN104465486A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106486350A (zh) * | 2015-08-26 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106486377A (zh) * | 2015-09-01 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 鳍片式半导体器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113496895A (zh) * | 2020-04-01 | 2021-10-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN112349591A (zh) * | 2020-10-27 | 2021-02-09 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109285778B (zh) | 2021-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100597460B1 (ko) | 반도체 소자의 트랜지스터 및제조방법 | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| CN105448916B (zh) | 晶体管及其形成方法 | |
| CN107785313B (zh) | 半导体结构及其形成方法 | |
| CN103426769A (zh) | 半导体器件制造方法 | |
| CN102214684A (zh) | 一种具有悬空源漏的半导体结构及其形成方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN107919324A (zh) | 半导体器件的形成方法 | |
| CN104037083A (zh) | 一种半导体器件的制造方法 | |
| CN104701177B (zh) | 晶体管的形成方法 | |
| CN103295899B (zh) | FinFET器件制造方法 | |
| CN109285778A (zh) | 半导体器件及其形成方法 | |
| KR100771539B1 (ko) | 리세스 게이트를 갖는 반도체 소자 및 그 제조방법 | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN106856190B (zh) | 半导体结构的形成方法 | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| CN103594492B (zh) | Ldmos晶体管及其形成方法 | |
| CN106033727A (zh) | 场效应晶体管的制作方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 | |
| CN103123899A (zh) | FinFET器件制造方法 | |
| CN107731890A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108231682B (zh) | 半导体器件及其形成方法 | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| CN106328527B (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |