CN102637603B - 通过可移除侧墙集成工艺增强应力记忆效应的方法 - Google Patents

通过可移除侧墙集成工艺增强应力记忆效应的方法 Download PDF

Info

Publication number
CN102637603B
CN102637603B CN201210077720.9A CN201210077720A CN102637603B CN 102637603 B CN102637603 B CN 102637603B CN 201210077720 A CN201210077720 A CN 201210077720A CN 102637603 B CN102637603 B CN 102637603B
Authority
CN
China
Prior art keywords
silicon nitride
grid
nitride film
silicon
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210077720.9A
Other languages
English (en)
Other versions
CN102637603A (zh
Inventor
郑春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210077720.9A priority Critical patent/CN102637603B/zh
Publication of CN102637603A publication Critical patent/CN102637603A/zh
Application granted granted Critical
Publication of CN102637603B publication Critical patent/CN102637603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种通过可移除侧墙集成工艺增强应力记忆效应的方法，包括步骤：首先，在具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底表面及栅极表面、侧壁上淀积一无定形碳层，刻蚀除去多余的无定形碳层形成栅极侧墙。其次，在硅衬底表面、栅极及栅极侧墙表面淀积一氮化硅薄膜层，并对氮化硅薄膜层下的整个硅衬底进行漏/源粒子的注入。接着，除去氮化硅薄膜层和侧墙，在硅衬底表面及栅极表面、侧壁上淀积一应力氮化硅层，对整个器件进行退火处理。最后，除去应力氮化硅层，进行后续硅化物形成过程。

Description

通过可移除侧墙集成工艺增强应力记忆效应的方法
技术领域
本发明涉及一种半导体CMOS器件集成工艺，尤其涉及一种通过可移除侧墙集成工艺增强应力记忆效应的方法。
背景技术
在进入65纳米及其以下技术节点之后，SMT（Stress Memory Technique，应力记忆技术）和SPT（Stress Proximity Technique，应力渐进效应技术）技术已经比较广泛地应用在逻辑器件NMOS上以增进器件性能。
在申请号为201110138147.3的中国专利中，提供一种无侧墙CMOS器件的制备方法，该方法包括：在CMOS器件已形成的栅极上沉积一不定形碳薄膜；刻蚀不定形碳薄膜，形成栅极侧壁的侧墙，刻蚀掉侧墙采用的是干法刻蚀；进行源漏离子注入并实施热处理；在栅极顶部和源漏区顶部制备金属硅化物薄膜，刻蚀掉侧墙，金属硅化物薄膜为硅化钴薄膜或者硅化镍薄膜；沉积一通孔蚀刻停止层覆盖于CMOS器件表面；在通孔蚀刻停止层之上沉积一金属沉积前介电质层。
上述方法中，采用无定形碳作为可以移除的侧墙层，从而在硅化物形成之后，接触孔阻挡层CESL结构沉积之前采用干法刻蚀将之去除，从而达到采用SPT技术之目的。但是，该工艺容易造成硅化物的氧化，从而影响器件的最终性能，如硅化物损失，接触电阻的变化等等问题。
发明内容
本发明通过改进45纳米的现有侧墙集成工艺，可以达到增强应力记忆效应的目的，从而改进NMOS器件的性能。
为了实现上述目的，本发明提供一种通过可移除侧墙集成工艺增强应力记忆效应的方法，包括以下顺序步骤：
首先，在具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底表面及栅极表面、侧壁上淀积一无定形碳层，刻蚀除去多余的无定形碳层形成栅极侧墙。
其次，在硅衬底表面、栅极及栅极侧墙表面淀积一氮化硅薄膜层，并对氮化硅薄膜层下的整个硅衬底进行漏/源粒子的注入。
接着，除去氮化硅薄膜层和侧墙，在硅衬底表面及栅极表面、侧壁上淀积一应力氮化硅层，对整个器件进行退火处理。
最后，除去应力氮化硅层，进行后续硅化物形成过程。
在上面提供的方法中，其中采用干法或湿法除去氮化硅薄膜层。
在上面提供的方法中，其中采用灰化工艺除去侧墙。
在上面提供的方法中，其中所述退火处理采用快速热退火或激光脉冲退火。
在上面提供的方法中，其中所述刻蚀采用干法刻蚀或湿法刻蚀处理。
本发明提供的方法通过可移除侧墙集成工艺来增强应力记忆效应，从而该改进NMOS器件的性能。
附图说明
图1是本发明中具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底结构图。
图2是本发明中淀积无定形碳层后的结构示意图。
图3是本发明中形成侧墙后的结构示意图。
图4是本发明中淀积氮化硅薄膜层并完成漏/源粒子注入后的结构示意图。
图5是本发明中除去氮化硅薄膜层和侧墙后的结构示意图。
图6是本发明中淀积应力氮化硅层后的结构示意图。
图7是由本发明中所供方法所形成的结构示意图。
具体实施方式
本发明提供一种通过可移除侧墙集成工艺来实现增强应力记忆效应的方法，该方法包括：首先，在具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底表面及栅极表面、侧壁上淀积一无定形碳层，刻蚀除去多余的无定形碳层形成栅极侧墙。其次，在硅衬底表面、栅极及栅极侧墙表面淀积一氮化硅薄膜层，并对氮化硅薄膜层下的整个硅衬底进行漏/源粒子的注入。接着，除去氮化硅薄膜层和侧墙，在硅衬底表面及栅极表面、侧壁上淀积一应力氮化硅层，对整个器件进行退火处理。最后，除去应力氮化硅层，进行后续硅化物形成过程。
以下通过实施例对本发明提供的实现增强应力记忆效应方法作进一步详细的说明，以便更好本发明创造的内容，但实施例并不限制本发明创造的保护范围。
首先，在如图1所示的具有浅沟槽2、栅极结构和轻掺杂漏/源区51、52、53、54的硅衬底1表面及栅极表面、侧壁上淀积一无定形碳层7，淀积后的结构如图2所示。在图1中，标记为3的是栅极多晶硅，标记为41和42的是栅氧化物。采用干法刻蚀除去多余的无定形碳层7部分，从而形成栅极侧墙7，所形成的侧墙如图3所示。
其次，在硅衬底表面、栅极及栅极侧墙7表面淀积一氮化硅薄膜层8，并对氮化硅薄膜层8下的整个硅衬底进行漏/源粒子的注入，该结构的示意图如图4所示。在图4中，由无定形碳制作的侧墙7保护其下方硅衬底没有粒子注入，图中源/漏掺杂区的区域增大。
接着，除去氮化硅薄膜层8和侧墙7，采用干法或湿法除去氮化硅薄膜层8，采用灰化工艺除去由无定形碳材料制作的侧墙7，去除后的结构如图5所示。
再次，如图6所示，在硅衬底表面及栅极表面、侧壁7上淀积一应力氮化硅层9，并对整个器件进行退火处理。退火方式采用快速热退火（RTA，Rapid Thermal Abbeal）或激光脉冲退火（LSA，Laser Spike Anneal）。
最后，除去应力氮化硅层9，进行后续硅化物形成过程，结构图图7所示。
本发明中采用无定形碳作为侧墙主材料，并且在无定形碳沉积之后连续沉积一薄层氮化硅层，以保护无定形碳在后续的如去除光阻的灰化工艺、氧化硅的沉积工艺等制程中不被氧化性气氛的反应消耗掉。在SMT应力层沉积之前，采用灰化工艺将无定形碳层移除，然后沉积应力氮化硅层。
对于完整的工艺集成路线，采用上述提供的步骤之后，后续硅化物的定义还需要侧墙的辅助以增强器件对SCE的抵抗力。因此在上述步骤结束后，要继续沉积一层薄膜以形成二次侧墙层。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (5)

1.一种通过可移除侧墙集成工艺增强应力记忆效应的方法，其特征在于，包括以下顺序步骤：
首先，在具有浅沟槽、栅极结构和轻掺杂漏/源区的硅衬底表面及栅极表面、侧壁上淀积一无定形碳层，刻蚀除去多余的无定形碳层形成栅极侧墙；
其次，在硅衬底表面、栅极及栅极侧墙表面淀积一氮化硅薄膜层，并对氮化硅薄膜层下的整个硅衬底进行漏/源粒子的注入，所述侧墙下方的衬底没有粒子注入；
接着，除去氮化硅薄膜层和侧墙，在硅衬底表面及栅极表面、侧壁上淀积一应力氮化硅层，对整个器件进行退火处理；
最后，除去应力氮化硅层。
2.根据权利要求1所述的方法，其特征在于，采用干法或湿法除去氮化硅薄膜层。
3.根据权利要求1所述的方法，其特征在于，采用灰化工艺除去侧墙。
4.根据权利要求1所述的方法，其特征在于，所述退火处理采用快速热退火或激光脉冲退火。
5.根据权利要求1所述的方法，其特征在于，所述刻蚀采用干法刻蚀或湿法刻蚀处理。
CN201210077720.9A 2012-03-22 2012-03-22 通过可移除侧墙集成工艺增强应力记忆效应的方法 Active CN102637603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210077720.9A CN102637603B (zh) 2012-03-22 2012-03-22 通过可移除侧墙集成工艺增强应力记忆效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210077720.9A CN102637603B (zh) 2012-03-22 2012-03-22 通过可移除侧墙集成工艺增强应力记忆效应的方法

Publications (2)

Publication Number Publication Date
CN102637603A CN102637603A (zh) 2012-08-15
CN102637603B true CN102637603B (zh) 2015-01-07

Family

ID=46621957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210077720.9A Active CN102637603B (zh) 2012-03-22 2012-03-22 通过可移除侧墙集成工艺增强应力记忆效应的方法

Country Status (1)

Country Link
CN (1) CN102637603B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681844A (zh) * 2012-09-17 2014-03-26 中国科学院微电子研究所 半导体器件及其制造方法
CN111477549B (zh) * 2020-04-26 2023-06-13 上海华力集成电路制造有限公司 采用应力记忆技术的半导体器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893967B1 (en) * 2004-01-13 2005-05-17 Advanced Micro Devices, Inc. L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials
CN100517716C (zh) * 2006-02-24 2009-07-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060094194A1 (en) * 2004-11-04 2006-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90NM CMOS technology
JP2007067048A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体装置の製造方法
US20080182372A1 (en) * 2007-01-31 2008-07-31 International Business Machines Corporation Method of forming disposable spacers for improved stressed nitride film effectiveness

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893967B1 (en) * 2004-01-13 2005-05-17 Advanced Micro Devices, Inc. L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials
CN100517716C (zh) * 2006-02-24 2009-07-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-67048A 2007.03.15 *

Also Published As

Publication number Publication date
CN102637603A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
CN104752214A (zh) 鳍式场效应管的形成方法
CN103839814A (zh) 鳍式场效应晶体管的形成方法
CN102637603B (zh) 通过可移除侧墙集成工艺增强应力记忆效应的方法
WO2015169052A1 (zh) 一种finfet制造方法
US8618616B2 (en) FinFET structures and methods for fabricating the same
CN110581101B (zh) 半导体器件及其形成方法
CN102709250B (zh) 使用应力记忆技术的半导体器件制造方法
CN109087861B (zh) 半导体器件及其形成方法
CN108666221B (zh) 半导体结构及其形成方法
US20110101427A1 (en) Transistor including a high-k metal gate electrode structure formed prior to drain/source regions on the basis of a superior implantation masking effect
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN102637647B (zh) 闪存的存储单元的形成方法
CN102651321B (zh) 一种半导体器件的制备方法
CN103545257A (zh) Cmos晶体管的制作方法
US20160163859A1 (en) Nitride layer protection between pfet source/drain regions and dummy gate during source/drain etch
US9685522B1 (en) Forming uniform WF metal layers in gate areas of nano-sheet structures
US20140299880A1 (en) Layer formation with reduced channel loss
CN102800699A (zh) 半导体结构及其形成方法
CN105140123A (zh) 鳍式场效应晶体管的形成方法
CN103021827A (zh) 鳍式场效应管、cmos鳍式场效应管的形成方法
US20100230738A1 (en) Nor flash memory structure with highly-doped drain region and method of manufacturing the same
US20090117700A1 (en) Method for Manufacturing a Trench Power Transistor
CN102176414A (zh) 金属硅化物的制备方法
CN102693915A (zh) 一种mos晶体管的制造方法
CN103383961A (zh) FinFET结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant