CN102446857B - 一种用于提高半导体器件性能的硅化物掩模刻蚀方法 - Google Patents

一种用于提高半导体器件性能的硅化物掩模刻蚀方法 Download PDF

Info

Publication number
CN102446857B
CN102446857B CN2011102652701A CN201110265270A CN102446857B CN 102446857 B CN102446857 B CN 102446857B CN 2011102652701 A CN2011102652701 A CN 2011102652701A CN 201110265270 A CN201110265270 A CN 201110265270A CN 102446857 B CN102446857 B CN 102446857B
Authority
CN
China
Prior art keywords
etching
silicide mask
layer
silicide
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011102652701A
Other languages
English (en)
Other versions
CN102446857A (zh
Inventor
俞柳江
李全波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011102652701A priority Critical patent/CN102446857B/zh
Publication of CN102446857A publication Critical patent/CN102446857A/zh
Application granted granted Critical
Publication of CN102446857B publication Critical patent/CN102446857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种用于提高半导体器件性能的硅化物掩模刻蚀方法，主要是一种用于提高半导体器件性能的硅化物掩模刻蚀方法，包括：于一CMOS器件的半导体基底上覆盖一层与NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；以光阻材料层覆盖PMOS器件区域；对NMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于NMOS器件区域的硅化物掩模层被部分刻蚀，且横向刻蚀深度大于纵向刻蚀深度；去除光阻材料层；对硅化物掩模层进行第二次刻蚀，使覆盖于NMOS器件栅极侧墙表面及PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且横向刻蚀深度小于纵向刻蚀深度。

Description

一种用于提高半导体器件性能的硅化物掩模刻蚀方法
技术领域
本发明涉及半导体制造领域的一种刻蚀方法，尤其是一种用于提高半导体器件性能的硅化物掩模刻蚀方法。
背景技术
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸不断缩小的趋势，应力工程在半导体工艺和半导体器件性能方面所起的作用越来越明显，广泛适用于改进晶体管载流子迁移率的半导体器件上。尤其是一些特殊的芯片类型，如互补金属氧化物半导体（CMOS，Complementary Metal-Oxide-Semiconductor）器件。
通常，在CMOS器件的复杂制备工艺流程中存在各种各样的应力，由于器件尺寸的进一步缩小，使最终留在器件沟道区中的应力对器件的性能有着较大的影响。很多应力对器件的性能是有改善的，不同种类的应力对器件中的载流子（即电子和空穴）迁移率有着不同的影响作用。例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。通孔刻蚀停止层（Contact-Etch-Stop-Layer，即CESL）应力工程，是在通孔刻蚀停止层薄膜沉积过程中，通过调整沉积条件，在薄膜内部加入应力（可以是压应力，也可以是张应力），该应力传导到CMOS器件沟道中，可以对载流子的迁移率产生影响。通孔刻蚀停止层与CMOS器件沟道的距离，会直接影响到CMOS器件沟道中产生应力的大小。在相同的通孔刻蚀停止层沉积条件下，其距离CMOS器件沟道的距离越小，对沟道中产生应力的影响就越大。由于沟道中的应力会对NMOS和PMOS造成不同的影响。所以在利用单一通孔刻蚀停止层的应力工程改善一种器件（比如NMOS）的性能的同时，总是要降低另一种器件（比如PMOS）的性能。如何在改善一种器件性能的同时，减少对另一种器件负面的影响，是单一通孔刻蚀停止层应力工程中需要考虑的问题。
发明内容
针对以上问题，本发明提供一种用于提高半导体器件性能的硅化物掩模（Salicide Block Layer，即SAB Layer）刻蚀方法。
本发明解决技术问题所采用的技术方案为：
一种用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，具体包括如下步骤：
步骤a、于一含有NMOS和PMOS器件的半导体基底上覆盖一层与所述NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；
步骤b、以一光阻材料层覆盖所述PMOS器件区域；
步骤c、对所述NMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于所述NMOS器件区域的硅化物掩模层被部分刻蚀，且使横向刻蚀速率大，纵向刻蚀速率小；
步骤d、去除所述光阻材料层；
步骤e、对所述硅化物掩模层进行第二次刻蚀，使覆盖于所述NMOS器件栅极侧墙表面及所述PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且使横向刻蚀速率小，纵向刻蚀速率大；
步骤f、于所述半导体基底上进行自对准硅化物形成工艺，形成金属硅化物区域；
步骤g、于所述半导体基底表面形成一通孔刻蚀停止层。
上述用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，所述步骤a中的所述硅化物掩模层的材质为二氧化硅。
上述用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，所述步骤b中的所述光阻材料层为光刻胶。
上述用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，所述步骤c中的所述第一次刻蚀方法采用LAM kiyo刻蚀设备，其参数为：压力5-10mt，源功率400-500w，偏压0V，刻蚀气体为50-70sccm的四氟甲烷和10-15sccm的氧气。
上述用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，所述步骤e中所述第二次刻蚀方法采用LAM kiyo 刻蚀设备，其参数为：压力5-10mt，源功率400-500w，偏压400-450V，刻蚀气体为20-25sccm的四氟甲烷、30-40sccm的三氟甲烷、5-10sccm的氧气和75-100sccm的氩气。
上述用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，所述步骤g形成的通孔刻蚀停止层对CMOS器件沟道产生张应力。
一种用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，具体包括如下步骤：
步骤a、于一含有NMOS和PMOS器件的半导体基底上覆盖一层与所述NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；
步骤b、以一光阻材料层覆盖所述NMOS器件区域；
步骤c、对所述PMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于所述PMOS器件区域的硅化物掩模层被部分刻蚀，且使横向刻蚀速率大，纵向刻蚀速率小；
步骤d、去除所述光阻材料层；
步骤e、对所述硅化物掩模层进行第二次刻蚀，使覆盖于所述NMOS器件栅极侧墙表面及所述PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且使横向刻蚀速率小，纵向刻蚀速率大；
步骤f、于所述半导体基底上进行自对准硅化物形成工艺，形成金属硅化物区域；
步骤g、于所述半导体基底表面形成一通孔刻蚀停止层。
上述所述用于提高半导体器件性能的硅化物掩模刻蚀方法，其中，所述步骤g形成的通孔刻蚀停止层对CMOS器件沟道产生压应力。
本发明的有益效果是：
对不同CMOS器件形成不同的侧墙形貌修正，使得通孔刻蚀停止层与CMOS器件沟道之间的距离得以调整，在改善一种器件如NMOS的性能的同时，降低通孔刻蚀停止层应力对另一种器件如PMOS的负面影响，从而达到提高CMOS半导体器件总体性能的目的。
附图说明
图1是本发明一种用于提高半导体器件性能的硅化物掩模刻蚀方法的流程图；
图2是本发明一种用于提高半导体器件性能的硅化物掩模刻蚀方法步骤a完成后的结构状态示意图；
图3是本发明一种用于提高半导体器件性能的硅化物掩模刻蚀方法步骤b和步骤c完成后的结构状态示意图；
图4是本发明一种用于提高半导体器件性能的硅化物掩模刻蚀方法步骤d和步骤e完成后的结构状态示意图；
图5是本发明一种用于提高半导体器件性能的硅化物掩模刻蚀方法步骤f和步骤g完成后的结构状态示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，以通孔刻蚀停止层对CMOS器件沟道产生张应力为例，该张应力对NMOS器件有正面作用，但对PMOS器件有负面作用。本发明一种用于提高半导体器件性能的硅化物掩模刻蚀方法包括：
步骤a、如图2所示，于一含有NMOS器件11和PMOS器件12的半导体基底1上覆盖一层与NMOS器件11及PMOS器件12的栅极侧墙同材质的硅化物掩模层2；此处可以选择二氧化硅作为NMOS器件11及PMOS器件12的栅极侧墙和硅化物掩模层材质。
如图3所示，步骤b，以一光阻材料层3覆盖PMOS器件12区域，此处光阻材料层3可以是光刻胶；步骤c，对NMOS器件11区域的硅化物掩模层进行第一次刻蚀，使覆盖于NMOS器件区域的硅化物掩模层被部分刻蚀，本步骤c中所采用的第一次刻蚀方法，相对于传统的刻蚀方法，横向刻蚀速率更大，纵向刻蚀速率更小；此处可以采用LAM kiyo 刻蚀设备，其刻蚀参数为：压力5-10mt，源功率400-500w，偏压0V，刻蚀气体为50-70sccm的四氟甲烷和10-15sccm的氧气以实现高横向刻蚀，低纵向刻蚀。第一次刻蚀仅刻蚀NMOS器件11处的硅化物掩模层2，使NMOS器件11的侧墙形貌较PMOS器件12的侧墙形貌窄，为后续第二次刻蚀做准备。
如图4所示，步骤d、去除光阻材料层3；步骤e、对硅化物掩模层2进行第二次刻蚀，使覆盖于NMOS器件栅极侧墙表面及PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，本步骤e中所采用的第二次刻蚀方法，相对于传统的刻蚀方法，横向刻蚀速率更小，纵向刻蚀速率更大；此处可以采用LAM kiyo 刻蚀设备，其参数为：压力5-10mt，源功率400-500w，偏压400-450V，刻蚀气体为20-25sccm的四氟甲烷、30-40sccm的三氟甲烷、5-10sccm的氧气和75-100sccm的氩气以实现高纵向刻蚀，低横向刻蚀。在第一次刻蚀的基础上，第二次刻蚀使金属硅化物区域的预制备区域暴露，为后续工艺做准备。
如图5所示，步骤f、于半导体基底1上进行硅化物形成工艺，形成金属硅化物区域4；步骤g、于半导体基底1表面形成一通孔刻蚀停止层5。
由于NMOS器件11的侧墙形貌较PMOS器件12的侧墙形貌窄，使通孔刻蚀停止层5离NMOS器件11沟道的距离较PMOS器件12沟道的距离近，在通孔刻蚀停止层5产生张应力的前提下使得NMOS器件11沟道内的张应力较大，PMOS器件12沟道内的张应力较小，使得在提高NMOS器件11电子迁移率性能的同时，降低对PMOS器件12空穴迁移率性能的影响，进而提高CMOS器件的整体性能。
当通孔刻蚀停止层对CMOS器件沟道产生压应力时，该压应力对PMOS器件有正面作用，但对NMOS器件有负面作用，将上述方法改变为：
步骤a、于一含有NMOS和PMOS器件的半导体基底上覆盖一层与NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；
步骤b、以一光阻材料层覆盖NMOS器件区域；
步骤c、对PMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于PMOS器件区域的硅化物掩模层被部分刻蚀，且使横向刻蚀速率大，纵向刻蚀速率小；
步骤d、去除光阻材料层；
步骤e、对硅化物掩模层进行第二次刻蚀，使覆盖于NMOS器件栅极侧墙表面及PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且使横向刻蚀速率小，纵向刻蚀速率大；
步骤f、于半导体基底上进行自对准硅化物形成工艺，形成金属硅化物区域；
步骤g、于半导体基底表面形成一通孔刻蚀停止层。
上述方法改变了PMOS和NMOS的刻蚀顺序，最终形成PMOS器件侧墙形貌较NMOS器件侧墙形貌窄的技术效果，使产生压应力的通孔刻蚀停止层对NMOS器件的影响小于对PMOS器件的影响，最终实现在提高PMOS器件电子迁移率性能的同时，降低对NMOS器件电子迁移率性能的影响，进而提高CMOS器件的整体性能。通过说明和附图，给出了具体实施方式的特定结构的典型实施例，因此，尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正，在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (6)

1.一种用于提高半导体器件性能的硅化物掩模刻蚀方法，其特征在于，具体包括如下步骤：
步骤a、于一含有NMOS和PMOS器件的半导体基底上覆盖一层与所述NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；
步骤b、以一光阻材料层覆盖所述PMOS器件区域；
步骤c、对所述NMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于所述NMOS器件区域的硅化物掩模层被部分刻蚀，且使横向刻蚀速率大，纵向刻蚀速率小；
步骤d、去除所述光阻材料层；
步骤e、对所述硅化物掩模层进行第二次刻蚀，使覆盖于所述NMOS器件栅极侧墙表面及所述PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且使横向刻蚀速率小，纵向刻蚀速率大；
步骤f、于所述半导体基底上进行自对准硅化物形成工艺，形成金属硅化物区域；
步骤g、于所述半导体基底表面形成一通孔刻蚀停止层；
其中，通过步骤e得到的所述NMOS器件的栅极侧墙形貌较所述PMOS器件的栅极侧墙形貌窄；所述步骤g形成的通孔刻蚀停止层对CMOS器件沟道产生张应力；所述通孔刻蚀停止层对CMOS器件沟道产生张应力时，所述通孔刻蚀停止层离所述NMOS器件沟道的距离较离所述PMOS器件沟道的距离近，使得所述NMOS器件沟道内的张应力较大，所述PMOS器件沟道内的张应力较小。
2.如权利要求1所述用于提高半导体器件性能的硅化物掩模刻蚀方法，其特征在于，所述步骤a中的所述硅化物掩模层的材质为二氧化硅。
3.如权利要求1所述用于提高半导体器件性能的硅化物掩模刻蚀方法，其特征在于，所述步骤b中的所述光阻材料层为光刻胶。
4.如权利要求1所述用于提高半导体器件性能的硅化物掩模刻蚀方法，其特征在于，所述步骤c中的所述第一次刻蚀参数为：压力5-10mt，源功率400-500w，偏压0V，刻蚀气体为50-70sccm的四氟甲烷和10-15sccm的氧气。
5.如权利要求1所述所述用于提高半导体器件性能的硅化物掩模刻蚀方法，其特征在于，所述步骤e中所述第二次刻蚀参数为：压力5-10mt，源功率400-500w，偏压400-450V，刻蚀气体为20-25sccm的四氟甲烷、30-40sccm的三氟甲烷、5-10sccm的氧气和75-100sccm的氩气。
6.一种用于提高半导体器件性能的硅化物掩模刻蚀方法，其特征在于，具体包括如下步骤：
步骤a、于一含有NMOS和PMOS器件的半导体基底上覆盖一层与所述NMOS器件及PMOS器件的栅极侧墙同材质的硅化物掩模层；
步骤b、以一光阻材料层覆盖所述NMOS器件区域；
步骤c、对所述PMOS器件区域的硅化物掩模层进行第一次刻蚀，使覆盖于所述PMOS器件区域的硅化物掩模层被部分刻蚀，且使横向刻蚀速率大，纵向刻蚀速率小；
步骤d、去除所述光阻材料层；
步骤e、对所述硅化物掩模层进行第二次刻蚀，使覆盖于所述NMOS器件栅极侧墙表面及所述PMOS器件栅极侧墙表面的硅化物掩模层被部分刻蚀，并使覆盖于其它区域的硅化物掩模层被完全刻蚀，且使横向刻蚀速率小，纵向刻蚀速率大；
步骤f、于所述半导体基底上进行自对准硅化物形成工艺，形成金属硅化物区域；
步骤g、于所述半导体基底表面形成一通孔刻蚀停止层；
其中，通过步骤e得到的所述PMOS器件的栅极侧墙形貌较所述NMOS器件的栅极侧墙形貌窄；所述步骤g形成的通孔刻蚀停止层对CMOS器件沟道产生压应力；所述通孔刻蚀停止层对CMOS器件沟道产生压应力时，所述通孔刻蚀停止层离所述PMOS器件沟道的距离较离所述NMOS器件沟道的距离近，使得所述PMOS器件沟道内的压应力较大，所述NMOS器件沟道内的压应力较小。
CN2011102652701A 2011-09-08 2011-09-08 一种用于提高半导体器件性能的硅化物掩模刻蚀方法 Active CN102446857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102652701A CN102446857B (zh) 2011-09-08 2011-09-08 一种用于提高半导体器件性能的硅化物掩模刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102652701A CN102446857B (zh) 2011-09-08 2011-09-08 一种用于提高半导体器件性能的硅化物掩模刻蚀方法

Publications (2)

Publication Number Publication Date
CN102446857A CN102446857A (zh) 2012-05-09
CN102446857B true CN102446857B (zh) 2013-12-04

Family

ID=46009233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102652701A Active CN102446857B (zh) 2011-09-08 2011-09-08 一种用于提高半导体器件性能的硅化物掩模刻蚀方法

Country Status (1)

Country Link
CN (1) CN102446857B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609415B (zh) * 2015-12-25 2018-04-03 中国科学院微电子研究所 一种刻蚀方法
CN106024622B (zh) * 2016-07-27 2019-04-19 上海华虹宏力半导体制造有限公司 自对准硅化物阻挡层的制造方法
US11150394B2 (en) * 2019-01-31 2021-10-19 Facebook Technologies, Llc Duty cycle range increase for waveguide combiners

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624922A (zh) * 2003-12-02 2005-06-08 国际商业机器公司 具有不同的源极和漏极延伸部分间隔的互补晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136084A (ja) * 2003-10-29 2005-05-26 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4994139B2 (ja) * 2007-07-18 2012-08-08 パナソニック株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1624922A (zh) * 2003-12-02 2005-06-08 国际商业机器公司 具有不同的源极和漏极延伸部分间隔的互补晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-136084A 2005.05.26

Also Published As

Publication number Publication date
CN102446857A (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
TWI521640B (zh) 低功率半導體電晶體結構及其製造方法
CN101330053B (zh) 互补金属氧化物半导体器件应力层的形成方法
TW200731412A (en) Semiconductor device having a trench gate the fabricating method of the same
US20200058749A1 (en) Transistor layout to reduce kink effect
CN106653841A (zh) 半导体结构及其形成方法
TW200802617A (en) Etched nanofin transistors
TW200943436A (en) Method for fabricating semiconductor device
US6951784B1 (en) Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs
CN103956338A (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
TW200709305A (en) Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices
CN102446857B (zh) 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
TW200723410A (en) Method for manufacturing semiconductor device capable of improving breakdown voltage characteristics
TWI397107B (zh) 形成具有特定尺寸之閘極側壁間隔件之半導體配置之方法
JP2012504326A (ja) 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
CN105489494A (zh) 半导体元件及其制作方法
TW200735189A (en) Method for fabricating semiconductor device with dual poly-recess gate
CN103280407A (zh) ∑形凹槽的制作方法
CN104362096A (zh) SiGe源漏MOS器件制造方法
TW200725713A (en) Method to define a patern having shrunk critical dimension
CN104576532A (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
CN103972173A (zh) Cmos晶体管的形成方法
CN103187269A (zh) 晶体管的形成方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN101241853B (zh) 一种可改善多晶硅栅极侧面轮廓的栅极制作方法
CN102054686B (zh) 形成cmos器件应力膜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant